專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，具體地涉及一種雙極晶體管。
背景技術(shù)：
近年來，在電子設(shè)備中安裝了大量的集成電路(1C)，且所述集成電路有助于促進(jìn)電子設(shè)備的小型化和多功能化。在集成電路中不僅集成有諸如電阻元件或電容元件的無源器件，還集成有諸如由MOS (金屬氧化物半導(dǎo)體)晶體管所代表的場(chǎng)效晶體管(FET)或雙極晶體管的有源器件。具體來說，在諸如音頻、各種傳感器、顯示驅(qū)動(dòng)器等各種用途中使用雙極晶體管。雙極晶體管的重要電氣特性例如為電流放大系數(shù)、厄利電壓等。一般來說，從電路特性的觀點(diǎn)看，期望高的電流放大系數(shù)和高的厄利電壓。具體來說，例如，在電流鏡像電路等中，在電流放大系數(shù)高且厄利電壓高的情況下，可提高所生成的電流的精度。已公開了用于提高厄利電壓或電流放大系數(shù)的幾種方法。例如，在日本未審查專利申請(qǐng)06-310526號(hào)公報(bào)中，公開了用于改善電流放大系數(shù)的雙極晶體管。一般來說，在厄利電壓和電流放大系數(shù)之間存在相關(guān)性，且難以同時(shí)具備高的電流放大系數(shù)和高的厄利電壓。即，在厄利電壓和電流放大系數(shù)之間存在折衷。因此，所期望的是可實(shí)現(xiàn)高的厄利電壓和高的電流放大系數(shù)的雙極晶體管。近年來，例如，在邏輯電路等中經(jīng)常采用可在實(shí)現(xiàn)高集成度的同時(shí)降低功耗的MOS晶體管。此時(shí)，根據(jù)用途而存在這樣的情況，即，期望在同一芯片上形成MOS晶體管和雙極晶體管。在這些情況下，期望盡可能地共用MOS晶體管和雙極晶體管的制造步驟且以較少的步驟進(jìn)行制造。然而，日本未審查專利申請(qǐng)06-310526號(hào)公報(bào)未公開在與MOS晶體管相同的芯片上形成雙極晶體管的情況。

發(fā)明內(nèi)容
鑒于上述問題而提出本發(fā)明，且需要提供這樣的半導(dǎo)體器件，即其可具有高的厄利電壓和高的電流放大系數(shù)，而且，即使在與CMOS晶體管一起制造的情況下仍可以較少的制造步驟進(jìn)行制造。根據(jù)本發(fā)明的實(shí)施方式，提供了一種半導(dǎo)體器件，該半導(dǎo)體器件包括基極、發(fā)射極、摻雜區(qū)以及集電極?；鶚O為第一導(dǎo)電型且形成于基板的表面上。發(fā)射極為第二導(dǎo)電型且形成于基極的表面上。摻雜區(qū)為第二導(dǎo)電型，所述摻雜區(qū)在基極的表面上與發(fā)射極隔開地布置，并且在從發(fā)射極接收第一型載流子的同時(shí)將第一型載流子注入基極中。集電極為第二導(dǎo)電型，并且隔著基極而形成于發(fā)射極和摻雜區(qū)的相反側(cè)。
在本發(fā)明的實(shí)施方式的半導(dǎo)體器件中，第一型載流子從發(fā)射極注入基極中，所述載流子到達(dá)集電極且變?yōu)榧姌O電流。此時(shí)，第一型載流子在從發(fā)射極直接注入基極中的同時(shí)，被從發(fā)射極經(jīng)由摻雜區(qū)而注入基極中。根據(jù)本發(fā)明的實(shí)施方式的半導(dǎo)體器件，因?yàn)樵O(shè)有摻雜區(qū)，所述摻雜區(qū)在從發(fā)射極接收第一型載流子的同時(shí)將第一型載流子注入基極中，故可具有高的厄利電壓和高的電流放大系數(shù)。而且，即使在與CMOS晶體管一起制造的情況下，仍可采用較少的制造步驟以進(jìn)行制造。


圖1為表示本發(fā)明的第一實(shí)施方式的雙極晶體管的配置例的橫截面圖。圖2為表示圖1所示的雙極晶體管的配置例的平面圖。圖3為表示MOS晶體管的配置例的橫截面圖。圖4為表示圖1所示的雙極晶體管的能帶圖的例子的說明圖。圖5A和圖5B為表不圖1所不的雙極晶體管的操作例的其它說明圖。圖6為表示圖1所示的雙極晶體管中的MOS結(jié)構(gòu)的能帶圖的例子的說明圖。圖7為用于說明厄利電壓的說明圖。圖8為表示比較例的雙極晶體管的配置例的橫截面圖。圖9A和圖9B為表示圖8所示的雙極晶體管的操作例的說明圖。圖10為表示圖1所示的雙極晶體管的特性例的特性圖。圖11為表示第一實(shí)施方式的變型例的雙極晶體管的配置例的橫截面圖。圖12為表示圖11所示的雙極晶體管的配置例的平面圖。圖13為表示第二實(shí)施方式的雙極晶體管的配置例的橫截面圖。圖14A和圖14B為表示圖13所示的雙極晶體管的操作例的說明圖。圖15為表示第二實(shí)施方式的變型例的雙極晶體管的配置例的橫截面圖。圖16為表不第三實(shí)施方式的雙極晶體管的配置例的橫截面圖。圖17A和圖17B為表示圖16所示的雙極晶體管的操作例的說明圖。圖18為表示變型例的雙極晶體管的配置例的橫截面圖。
具體實(shí)施例方式下面，參照附圖以詳述本發(fā)明的實(shí)施方式。此外，以下列順序進(jìn)行說明:1.第一實(shí)施方式2.第二實(shí)施方式3.第三實(shí)施方式〈1.第一實(shí)施方式>[配置例](總體配置例)圖1和圖2表不本發(fā)明的第一實(shí)施方式的雙極晶體管的配置例。圖1表不橫截面配置；圖2表示用于圖示配置的平面圖。圖1表示沿圖2中的線1-1截取的橫截面配置。形成于P型基板Pll上的雙極晶體管I為所謂的縱向NPN晶體管，可在不增加專用步驟的情況下而利用通常的CMOS制造步驟形成雙極晶體管I。如圖1和圖2所示，在基板的表面上，在形成氧化膜16以隔離各元件的同時(shí)，在氧化膜16和P型基板Pll之間形成P型阱P13以類似地隔離各元件，并且在氧化膜16和P型阱P13圍繞的區(qū)域中形成雙極晶體管I。雙極晶體管I包括N型阱N12、P型阱P14、N+型源極N23、N+型源極N24、柵極MG以及柵極氧化膜25。N型阱N12為N型擴(kuò)散層，如圖1和圖2所示，N型阱N12形成于P型基板Pll上。該N型阱N12對(duì)應(yīng)于雙極晶體管I的集電極。N型阱N15和P型阱P14各形成于N型阱N12上的不同區(qū)域中。如圖2所示，N型阱N15形成為圍繞P型阱P14。N型阱N15為N型擴(kuò)散層且電連接至N型阱N12。在N型阱N15的表面上形成N+型源極N21。N型阱N15和N+型源極N21用作集電極提取區(qū)，該集電極提取區(qū)在N型阱N12和后述的集電極MC之間傳輸電位。P型阱P14為P型擴(kuò)散層，P型阱P14對(duì)應(yīng)于雙極晶體管I的基極。P型阱P14與P型阱P13同時(shí)地且采用同一步驟而形成。在P型阱P14的表面上，如圖2所示，在外側(cè)以環(huán)狀形成作為P型擴(kuò)散層的P+型源極P22。該P(yáng)+型源極P22用作基極提取區(qū)，以在P型阱P14和后述的基極MB之間傳輸電位。在P型阱P14的表面上的中央附近形成N+型源極N23，并且N+型源極N24與N+型源極N23隔開地形成以圍繞N+型源極N23。N+型源極N23和N+型源極N24為N型擴(kuò)散層，在本例中，N+型源極N23和N+型源極N24與N+型源極N21同時(shí)地且采用同一步驟而形成。在P型阱P14上，在N+型源極N24和N+型源極N23之間的區(qū)域的表面上依次形成柵極MG和柵極氧化膜25。例如，對(duì)柵極MG施加諸如電源電壓的高電壓。N+型源極N23用作雙極晶體管I的發(fā)射極。此外，后述的N+型源極N24用作第二發(fā)射極。更具體地，如后所述，柵極MG、柵極氧化膜25和P型阱P14中的柵極氧化膜25的下部構(gòu)成N型MOS結(jié)構(gòu)，且通過實(shí)現(xiàn)N+型源極N23與N+型源極N24之間的導(dǎo)通功能，將電子從N+型源極N23供給至N+型源極N24。因此，N+型源極N24用作第二發(fā)射極。在P型阱P14、N型阱N15、氧化膜16等的表面上形成場(chǎng)氧化膜17。該場(chǎng)氧化膜17在對(duì)應(yīng)于N+型源極N21、P+型源極P22和N+型源極N23的區(qū)域中具有開口，并且所述開口作為接觸孔而將N+型源極N21、P+型源極P22和N+型源極N23分別電連接至集電極MC、基極MB和發(fā)射極ME。S卩，對(duì)應(yīng)于場(chǎng)氧化膜17的N+型源極N24的區(qū)域不具有開口，使得N+型源極N24不直接連接至所述電極。在發(fā)射極ME、集電極MC和基極MB中，通常，通過施加電壓以使得基極和發(fā)射極之間正向偏置且基極和集電極之間反向偏置。從制造步驟的觀點(diǎn)看，在P型基板Pll上首先形成氧化膜16后，形成N型阱N12。然后，與形成P型阱P13、P14同時(shí)地形成N型阱N15。在P型阱P14上，將柵極MG和柵極氧化膜25形成圖形。然后，在P型阱P14和N型阱N15的表面上同時(shí)形成N+型源極N23、N24、N21。換言之，N+型源極N21、N23、N24的雜質(zhì)分布彼此相同。類似地，在P型阱P14的表面上形成P+型源極P22。然后，在形成氧化膜16后，在P型阱P14、N型阱N15、氧化膜16等的表面上形成場(chǎng)氧化膜17。然后，在場(chǎng)氧化膜17中形成接觸孔，并且形成發(fā)射極ME、集電極MC和基極MB?？刹捎猛ǔ５腃MOS制造步驟而不增加專用步驟以形成雙極晶體管I。接下來，說明在與雙極晶體管I的同一芯片上形成的MOS晶體管。
圖3表示MOS晶體管的配置例。在圖3中，在左側(cè)圖示NMOS晶體管8，且在右側(cè)圖示PMOS晶體管9。在本例中，NMOS晶體管8的背柵與P型基板Pll電隔離。此外，在圖3中，例如，未圖示用于對(duì)背柵施加電壓的電極。在NMOS晶體管8中，在P型基板Pll上形成N型阱N81，并且在N型阱N81上形成P型阱P83以用作NMOS晶體管8的背柵。N型阱N81具有將P型阱P83和P型基板Pll電隔離的功能。在P型阱P83的表面上，用作NMOS晶體管8的源極和漏極的N+型源極N85和N+型源極N84彼此隔離地形成。在P型阱P83中，在N+型源極N85和N+型源極N84之間的區(qū)域的表面上依次形成柵極氧化膜86和柵極MGN。而且，在N+型源極N85和N+型源極N84上，經(jīng)由場(chǎng)氧化膜17的接觸孔而各自形成源極MSN和漏極MDN。在PMOS晶體管9中，在P型基板Pll上形成N型阱N93。在N型阱N93的表面上，用作PMOS晶體管9的源極和漏極的P+型源極P94和P+型源極P95彼此隔離地形成。在N型阱N93中，在P+型源極P95和P+型源極P94之間的區(qū)域的表面上，依次形成柵極氧化膜96和柵極MGP。而且，在P+型源極P94和P+型源極P95上經(jīng)由場(chǎng)氧化膜17的接觸孔而各自形成源極MSP和漏極MDP?？赏ㄟ^與圖3所示的PMOS晶體管9和NMOS晶體管8相同的制造步驟以形成圖1和圖2所示的雙極晶體管I。更具體地，通過與NMOS晶體管8的N型阱N81 (圖3)相同的步驟以形成雙極晶體管I的N型阱N12 (圖1)。通過與用作NMOS晶體管8的背柵的P型阱P83(圖3)相同的步驟以形成雙極晶體管I的P型阱P14(圖1)。通過與用作PMOS晶體管9的背柵的N型阱N93(圖3)相同的步驟以形成雙極晶體管I的N型阱N15(圖1)。通過與NMOS晶體管8的柵極氧化膜86和柵極MGN以及PMOS晶體管9的柵極氧化膜96和柵極MGP (圖3)相同的步驟以形成雙極晶體管I的柵極MG和柵極氧化膜25(圖1)。通過與用作NMOS晶體管8的源極和漏極的N+型源極N84、N85 (圖3)相同的步驟以形成雙極晶體管I的N+型源極N21、N23、N24(圖1)。而且，通過與用作PMOS晶體管9的源極和漏極的P+型源極P94、P95(圖3)相同的步驟以形成雙極晶體管I的P+型源極P22(圖1)。這里，N+型源極N23對(duì)應(yīng)于本發(fā)明的實(shí)施方式中的“發(fā)射極”的具體例。N+型源極N24對(duì)應(yīng)于本發(fā)明的實(shí)施方式中的“摻雜區(qū)”的具體例。P型阱P14對(duì)應(yīng)于本發(fā)明的實(shí)施方式中的“基極”的具體例。N型阱N12對(duì)應(yīng)于本發(fā)明的實(shí)施方式中的“集電極”的具體例。柵極氧化膜25對(duì)應(yīng)于本發(fā)明的實(shí)施方式中的“絕緣膜”的具體例。[操作和作用]接下來，說明本發(fā)明的實(shí)施方式的雙極晶體管I的操作和作用。(基本操作)圖4表示雙極晶體管I的能帶圖。在雙極晶體管I中，隨著電子EL在導(dǎo)帶CB中移動(dòng)，正空穴HL在價(jià)帶VB中移動(dòng)。在本例中，對(duì)集電極MC、基極MB和發(fā)射極ME施加電壓以使得基極與發(fā)射極之間正向偏置且基極與集電極之間反向偏置。首先，參照?qǐng)D1、圖2和圖4，說明雙極晶體管I的基本操作。首先，N+型源極N23 (發(fā)射極)等發(fā)射作為多數(shù)載流子的電子EL，并且這些電子EL注入P型阱P14(基極)中。注入P型阱P14(基極)中的電子EL在P型阱P14中擴(kuò)散。此時(shí)，在P型阱P14(基極)中，電子EL的一部分與作為P型阱P14的多數(shù)載流子的正空穴HL復(fù)合。然后，通過這種復(fù)合，正空穴HL從基極注入發(fā)射極中，從而生成基極電流Ib。另一方面，大部分電子EL擴(kuò)散至P型阱P14(基極)中，到達(dá)基極與集電極的結(jié)區(qū)域、即P型阱P14(基極)與N型阱N12(集電極)的邊界附近，且由于基極和集電極之間的反向偏置而流入N型阱N12(集電極)偵U。這樣，由于從N+型源極N23(發(fā)射極)等注入P型阱P14(基極)中的電子EL移動(dòng)至N型阱NI2 (集電極)，故集電極電流Ic從集電極流入發(fā)射極?；鶚O電流Ib和集電極電流Ic之間的關(guān)系如下。hFE=Ic/Ib …(I)這里，hFE為電流放大系數(shù)。這樣，在雙極晶體管I中，由電流放大系數(shù)hFE將基極電流Ib放大后的集電極電流Ic可以流動(dòng)。(詳細(xì)操作)在雙極晶體管I中，在P型阱P14(基極)的表面上，N+型源極N24與N+型源極N23隔開地形成以便圍繞N+型源極N23 (發(fā)射極)。于是，N+型源極N24用作第二發(fā)射極。下面，進(jìn)行詳細(xì)說明。 圖5A和圖5B示意性地表示雙極晶體管I的詳細(xì)操作；圖5A表示電子的移動(dòng)，且圖5B表示空穴的移動(dòng)。在本例中，如圖5A和圖5B所示，隨著使發(fā)射極ME接地，對(duì)基極MB施加電壓Vb，由此，基極與發(fā)射極之間進(jìn)入正向偏置狀態(tài)。此外，對(duì)集電極MC施加比電壓Vb大的電壓Vc，由此，基極與集電極之間進(jìn)入反向偏置狀態(tài)。此外，對(duì)柵極MG施加比電壓Vb大的電壓Vg。首先，說明電子的移動(dòng)。在雙極晶體管I中，如圖5A所示，N+型源極N23 (發(fā)射極)發(fā)射作為多數(shù)載流子的電子EL，且這些電子EL注入P型阱P14(基極)中。同時(shí)，在P型阱P14中，在柵極MG和柵極氧化膜25的正下方的區(qū)域中形成溝道，且N+型源極N23經(jīng)由該溝道而對(duì)N+型源極N24提供電子EL。S卩，柵極MG、柵極氧化膜25和P型阱P14中的柵極氧化膜25的下部構(gòu)成N型MOS結(jié)構(gòu)，且通過對(duì)柵極MG施加電壓Vg以形成溝道。圖6表示MOS結(jié)構(gòu)的能帶圖。通過對(duì)柵極MG施加電壓Vg，在P型阱P14中的柵極氧化膜25附近，能帶發(fā)生彎曲，且在導(dǎo)帶CB中，電子EL聚集于界面附近。即，在P型阱P14中的柵極氧化膜25附近，通過對(duì)柵極MG施加充分高的電壓Vg，建立強(qiáng)反轉(zhuǎn)狀態(tài)，并形成溝道以傳輸電子EL。然后，電子EL在與其中形成有溝道的P型阱P14的界面附近傳輸，并且能夠在N+型源極N23和N+型源極N24之間移動(dòng)。而且，因?yàn)樵摐系佬纬捎谒鼋缑娓浇?，故沒有電子EL從溝道向P型阱P14的內(nèi)部移動(dòng)。這樣，N+型源極N23(發(fā)射極)經(jīng)由該溝道而對(duì)N+型源極N24提供電子EL。此時(shí)，由于N+型源極N24和N+型源極N23通過形成溝道而導(dǎo)通且電位基本相同，故類似于P型阱P14(基極)和N+型源極N23(發(fā)射極)之間的正向偏置狀態(tài)，P型阱P14(基極)和N+型源極N24之間也進(jìn)入正向偏置狀態(tài)。于是，在雙極晶體管I中，如圖5A所示，N+型源極N23 (發(fā)射極)和N+型源極N24均發(fā)射電子El，且這些電子EL注入P型阱P14 (基極)中。換言之，N+型源極N24用作第二發(fā)射極。換言之，在雙極晶體管I中，將電子EL通過兩條路徑注入P型阱P14 (基極)中。即，第一路徑為其中將電子EL從N+型源極N23 (發(fā)射極)直接注入P型阱P14 (基極)中的路徑。且第二路徑為這樣的路徑，其中，將電子EL從N+型源極N23(發(fā)射極)經(jīng)由溝道而提供給N+型源極N24 (第二發(fā)射極)、接著從N+型源極N24注入P型阱P14 (基極)中。注入P型阱P14 (基極)中的大部分電子EL在P型阱P14中擴(kuò)散，且在到達(dá)N型阱N12 (集電極)和P型阱P14(基極)之間的邊界附近后，由于基極和集電極之間的反向偏置而流入N型阱N12(集電極)側(cè)。這樣，生成集電極電流Ic。以此方式，在雙極晶體管I中，不僅設(shè)有N+型源極N23，還設(shè)有N+型源極N24，從而在N+型源極N23和N+型源極N24之間設(shè)有N型MOS結(jié)構(gòu)，由于形成了使得N+型源極N23和N+型源極N24導(dǎo)通的溝道，故N+型源極N23 (發(fā)射極)和N+型源極N24均可發(fā)射電子EL,并且可增大集電極電流Ic。接下來，說明空穴的移動(dòng)。在P型阱P14中進(jìn)行擴(kuò)散的過程中，從N+型源極N23、N24注入P型阱P14(基極)中的電子EL的一部分與作為P型阱P14的多數(shù)載流子的正空穴HL復(fù)合。此外，將正空穴HL從P型阱P14(基極)注入N+型源極N23(發(fā)射極)中。通過這種復(fù)合以及將正空穴HL從基極注入發(fā)射極中，生成了基極電流lb。換言之，沒有正空穴HL從P型阱P14(基極)向N+型源極N24流動(dòng)。原因在于，N+型源極N24 (第二發(fā)射極)和N+型源極N23 (發(fā)射極)之間的MOS結(jié)構(gòu)為N型MOS結(jié)構(gòu)，且如圖6所示，由強(qiáng)反轉(zhuǎn)形成的溝道(N溝道)能夠傳輸電子EL但不能傳輸正空穴HL。這樣，由于在N+型源極N24(第二發(fā)射極)和N+型源極N23(發(fā)射極)之間阻擋了正空穴HL的移動(dòng)，故正空穴HL從P型阱P14 (基極)直接流入N+型源極N23中，而不能從P型阱P14 (基極)經(jīng)由N+型源極N24流入N+型源極N23中。這樣，在雙極晶體管I中，在N+型源極N24和N+型源極N23之間設(shè)有N型MOS結(jié)構(gòu)，因?yàn)樾纬闪擞糜趥鬏旊娮覧L的溝道，故可減小基極電流Ib以使溝道阻擋正空穴HL的移動(dòng)。如上所述，在雙極晶體管I中，在可增大集電極電流Ic的同時(shí)，可將基極電流Ib抑制為較小。因此，從式(I)可見，可增大電流放大系數(shù)hFE。具體來說，在雙極晶體管I中，隨著在P型阱P14的表面的中央附近形成小的N+型源極N23，由于N+型源極N24形成為圍繞N+型源極N23，故可有效增大電流放大系數(shù)hFE。換言之，在雙極晶體管I中，形成為使得P型阱P14 (基極)與N+型源極N24 (第二發(fā)射極)的結(jié)面積大于P型阱P14(基極)與N+型源極N23(發(fā)射極)的結(jié)面積。這樣，為使P型阱P14(基極)與N+型源極N24(第二發(fā)射極)的結(jié)面積大，大量電子EL可從N+型源極N24注入P型阱P14中，并且電子EL可增大集電極電流Ic。另一方面，因?yàn)镻型阱P14 (基極)與N+型源極N23 (發(fā)射極)的結(jié)面積小，故可降低從P型阱P14 (基極)流入N+型源極N23中的正空穴HL數(shù)量。這樣，在雙極晶體管I中，可增大集電極電流Ic，而另一方面，可將基極電流Ib抑制為較小，并且可增大電流放大系數(shù)hFE。接下來,說明雙極晶體管的重要特性之一的厄利效應(yīng)(Early effect)。在雙極晶體管中，當(dāng)通過基極電流Ib控制集電極電流Ic時(shí)，期望由集電極和發(fā)射極之間的電壓Vce生成的集電極電流Ic不變。然而，實(shí)際上，如果電壓Vce增大，則集電極電流Ic由于厄利效應(yīng)而發(fā)生變化。更具體地，例如，在圖1中，當(dāng)N+型源極N23(發(fā)射極)和N型阱N12(集電極)之間的電壓Vce增大時(shí)，在N型阱N12(集電極)和P型阱P14(基極)之間施加大的反向偏置。此時(shí)，在該結(jié)區(qū)域中，耗盡層擴(kuò)展至P型阱P14側(cè)。于是，發(fā)生了所謂的基極寬度調(diào)制效應(yīng)，且有效基極寬度變窄，因此，集電極電流Ic增大。厄利電壓經(jīng)常用作厄利效應(yīng)的指標(biāo)。接下來，說明厄利電壓。圖7表示雙極晶體管的靜態(tài)特性。圖7在基極電流Ib的某些例子中表示集電極電流Ic和集電極與發(fā)射極間的電壓Vce之間的關(guān)系。在雙極晶體管中，當(dāng)電壓Vce為預(yù)定電壓以上時(shí)，集電極電流Ic隨著電壓Vce的增大而緩慢增加(部分P)。以電壓Vce下降的方向外推這部分的特性，并且外推線與集電極電流Ic=O的線(橫軸)交叉處的電壓Vce為(-VA) ο這里，VA為厄利電壓。厄利電壓VA可由下式表示:VA=-(VcelXIc2-Vce2XIcl)/(Ic2-1cl)...(2)這里，如圖7所示，對(duì)于給定的基極電流，Icl為當(dāng)集電極和發(fā)射極間的電壓為電壓Vcel時(shí)的集電極電流，且對(duì)于同一基極電流，Ic2為當(dāng)集電極和發(fā)射極間的電壓為電壓Vce2時(shí)的集電極電流。該厄利電壓VA越高越好。即，如圖7所示，厄利電壓VA越高，部分P的斜率越小，從而難以通過電壓Vce使集電極電流Ic發(fā)生變化。一般來說，在電流放大系數(shù)hFE和厄利電壓VA之間存在相關(guān)性。更具體地，例如，為提高厄利電壓VA，例如，如果通過雜質(zhì)分布的變化以防止耗盡層擴(kuò)散至基極側(cè)，則基極寬度變寬。這樣，易于發(fā)生基極中的電子EL與正空穴HL的復(fù)合，并且為了使基極電流Ib增大，電流放大系數(shù)hFE下降。在雙極晶體管I中，通過利用這種關(guān)系，可具有高的厄利電壓VA和高的電流放大系數(shù)hFE。即，可利用通過圖1所示的配置所獲得的高的電流放大系數(shù)hFE的一部分以提高厄利電壓VA。更具體地，例如，通過改變P型阱P14(基極)中的雜質(zhì)分布，可在略微降低電流放大系數(shù)hFE的同時(shí)提高厄利電壓VA。換言之，本發(fā)明的實(shí)施方式的雙極晶體管I可提高電流放大系數(shù)hFE與厄利電壓VA的乘積。即，一般來說，在電流放大系數(shù)hFE和厄利電壓VA中，由于上述相關(guān)性，故例如即使雜質(zhì)分布發(fā)生變化等，仍難以提高h(yuǎn)FE -VA乘積、S卩電流放大系數(shù)hFE和厄利電壓VA的乘積。另一方面，在雙極晶體管I中，通過具有圖1所示的配置，可在保持厄利電壓VA的同時(shí)提高電流放大系數(shù)hFE。然后，經(jīng)提高的電流放大系數(shù)hFE可用于增大厄利電壓VA。這樣，在雙極晶體管I中，可提高h(yuǎn)FE.VA乘積本身。而且，在雙極晶體管I中，如同在本例中，在采用通常的CMOS制造步驟以在同一芯片上形成MOS晶體管(例如NMOS晶體管8和PMOS晶體管9)和雙極晶體管的情況下特別有效。換言之，在這種情況下，為防止MOS晶體管由于寄生雙極效應(yīng)等而發(fā)生誤操作，頻繁調(diào)整雜質(zhì)分布。由于這種情況下的步驟條件不必為雙極晶體管的最優(yōu)條件，故例如存在不能提高h(yuǎn)FE與VA的乘積的情況。即使在這種情況下，通過圖1所示的配置，雙極晶體管I仍可在抑制MOS晶體管的影響的同時(shí)提高h(yuǎn)FE.VA乘積。(比較例)下面，在說明本比較例的雙極晶體管IR時(shí)，對(duì)比本比較例以說明本實(shí)施方式的效果。雙極晶體管IR為常見的縱向NPN晶體管。圖8表示本比較例的雙極晶體管IR的橫截面配置。雙極晶體管IR從本實(shí)施方式的雙極晶體管I (圖1)中省略了 N+型源極N24、柵極MG和柵極氧化膜25。圖9A和圖9B示意性地表示雙極晶體管IR的詳細(xì)操作。圖9A表示電子的移動(dòng)；圖9B表示空穴的移動(dòng)。集電極、基極和發(fā)射極的各自偏置條件與本實(shí)施方式的雙極晶體管I的情況(圖4)相同。在本比較例的雙極晶體管IR中，如圖9A所示，N+型源極N23 (發(fā)射極)發(fā)射作為多數(shù)載流子的電子，并且這些電子注入P型阱P14(基極)中。注入P型阱P14(基極)中的大部分電子擴(kuò)散至P型阱P14中，并且在到達(dá)P型阱P14 (基極)與N型阱N12 (集電極)之間的邊界附近后，由于基極與集電極間的反向偏置而移動(dòng)至N型阱N12(集電極)側(cè)。這樣，生成集電極電流Ic。此時(shí)，為了僅從N+型源極N23發(fā)射電子EL，集電極電流Ic由此變小。另一方面，在本實(shí)施方式的雙極晶體管I中，不僅設(shè)有N+型源極N23，還設(shè)有N+型源極N24，從而在N+型源極N23和N+型源極N24之間設(shè)有N型MOS結(jié)構(gòu)，并且形成了用于在N+型源極N23和N+型源極N24之間傳輸電子EL的溝道。這樣，如圖5A所示，通過不但從N+型源極N23(發(fā)射極)而且從N+型源極N24(第二發(fā)射極)進(jìn)一步釋放電子EL，在增大集電極電流Ic的同時(shí)，如圖5B所示，通過使正空穴HL僅從P型阱P14向N+型源極N23流動(dòng)，可將基極電流Ib抑制為較低。這樣，在雙極晶體管I中，可提高電流放大系數(shù)hFE，并且提高h(yuǎn)FE.VA乘積本身。圖10表示厄利電壓VA與電流放大系數(shù)hFE的特性例。在圖10中，實(shí)線所示的特性為本實(shí)施方式的雙極晶體管I的特性例，并且虛線所示的特性為本比較例的雙極晶體管IR的特性例。在本例中，與本比較例的雙極晶體管IR中的hFE.VA乘積相比，本實(shí)施方式的雙極晶體管I中的hFE.VA乘積可提高約三倍。這樣，在雙極晶體管I中，通過圖1所示的配置，可提高電流放大系數(shù)hFE且提高h(yuǎn)FE.VA乘積本身。以此方式，可提高厄利電壓VA與電流放大系數(shù)hFE之間的特性分布的
自由度。[效果]在上述的本實(shí)施方式中，因?yàn)樵O(shè)有N+型源極N24，故通過將N+型源極N24用作第二發(fā)射極，可增大集電極電流Ic，并且可提高電流放大系數(shù)。而且，在本實(shí)施方式中，因?yàn)樵贜+型源極N23和N+型源極N24之間設(shè)有N型MOS結(jié)構(gòu)，故在有效傳輸電子的同時(shí)，可阻擋空穴，從而可提高電流放大系數(shù)。 而且，在本實(shí)施方式中，因?yàn)樾纬蒒+型源極N24以圍繞N+型源極N23，故可有效提高電流放大系數(shù)。而且，在本實(shí)施方式中，因?yàn)橥ㄟ^這種配置提高了電流放大系數(shù)，故可增大厄利電壓和電流放大系數(shù)的乘積本身，從而可實(shí)現(xiàn)高的厄利電壓和高的電流放大系數(shù)。而且，在本實(shí)施方式中，不同于雜質(zhì)分布的變化，因?yàn)橥ㄟ^這種配置提高了厄利電壓和電流放大系數(shù)的乘積本身，故即使在同一芯片上形成雙極晶體管和MOS晶體管的情況下，仍可在抑制MOS晶體管的制造步驟的影響的同時(shí)而提高厄利電壓和電流放大系數(shù)的乘積本身。[變型例1-1]在上述實(shí)施方式中，設(shè)有N+型源極N24以用作第二發(fā)射極，但本實(shí)施方式不限于所述情況，并且可設(shè)有另一 N+型源極以圍繞N+型源極N24。下面，詳述這種情況的例子。圖11和圖12表示本變型例的雙極晶體管IB的配置的例子。圖11表示橫截面配置；圖12表示平面配置。圖11為表示從圖12中的線X1-XI所見的配置的橫截面圖。雙極晶體管IB包括作為N型擴(kuò)散層的N+型源極N26。在P型阱P14的表面上，還在圍繞N+型源極N23的N+型源極N24的外側(cè)隔離地形成N+型源極N26以圍繞N+型源極N24。與N+型源極N21、N23、N24同時(shí)地且采用同一步驟形成該N+型源極N26。在P型阱P14中，在N+型源極N26和N+型源極N24之間的區(qū)域的表面上，依次形成柵極氧化膜27和柵極MG2。雖然未圖示，但柵極MG2連接至柵極MG，且例如，對(duì)柵極MG2施加諸如電源電壓的高電壓。該N+型源極N26用作第三發(fā)射極。更具體地，柵極MG2、柵極氧化膜27和P型阱P14中的柵極氧化膜27的下部構(gòu)成N型MOS結(jié)構(gòu)，并且通過實(shí)現(xiàn)N+型源極N24與N+型源極N26之間的導(dǎo)通功能，將電子從N+型源極N24提供給N+型源極N26。因此，N+型源極N26用作第三發(fā)射極。通過這種配置，將電子EL通過三條路徑注入至P型阱P14(基極)中。換言之，類似于相關(guān)技術(shù)中的雙極晶體管IR，第一路徑為其中將電子EL從N+型源極N23 (發(fā)射極)直接注入P型阱P14(基極)中的路徑。類似于第一實(shí)施方式的雙極晶體管1，第二路徑為這樣的路徑，其中，將電子EL從N+型源極N23 (發(fā)射極)經(jīng)由溝道提供給N+型源極N24 (第二發(fā)射極)、接著從N+型源極N24注入至P型阱P14(基極)中。而且，第三路徑為這樣的路徑，其中，將電子EL從N+型源極N24 (第二發(fā)射極)經(jīng)由溝道提供給N+型源極N26 (第三發(fā)射極)、接著從N+型源極N26注入P型阱P14 (基極)中。另一方面，在N+型源極N24 (第二發(fā)射極)和N+型源極N23 (發(fā)射極)之間，且在N+型源極N26(第三發(fā)射極)和N+型源極N24(第二發(fā)射極)之間，為阻擋正空穴HL的移動(dòng)，正空穴HL從P型阱P14(基極)直接流入N+型源極N23中，而不能從P型阱P14(基極)經(jīng)由N+型源極N24以流入N+型源極N23且還在不能從P型阱P14 (基極)經(jīng)由N+型源極N24和N+型源極N26以流入N+型源極N23。于是，在雙極晶體管IB中，不僅通過N+型源極N23(發(fā)射極)還通過N+型源極N26(第三發(fā)射極)和N+型源極N24(第二發(fā)射極)釋放電子EL，可將基極電流Ib抑制為較低，同時(shí)通過從P型阱P14僅流入N+型源極N23的正空穴HL以增大集電極電流Ic。這樣，在雙極晶體管IB中，可提高電流放大系數(shù)hFE，并且提高h(yuǎn)FE.VA乘積本身。順便提及，在本例中，僅設(shè)有一個(gè)N+型源極以圍繞N+型源極N24，但本實(shí)施方式不限于所述情況，可設(shè)有多個(gè)N+型源極以圍繞N+型源極N24。[變型例1-2]在上述實(shí)施方式中，雖然雙極晶體管I為NPN晶體管，但所述晶體管不限于所述情況，作為替代，例如，所述晶體管可以為PNP晶體管。[變型例1-3]在上述實(shí)施方式中，采用通常的CMOS制造步驟而不增加專用步驟以形成雙極晶體管1，但所述步驟不限于所述情況。例如，可對(duì)通常的CMOS制造步驟增加專用步驟，并且可根據(jù)不同的雜質(zhì)分布、通過不同的步驟以形成N+型源極N24和N+型源極N23，或者例如，基極和集電極中的雜質(zhì)分布可變?yōu)楦鼉?yōu)。此外，不同于局限于與MOS晶體管一起形成，例如，本發(fā)明的實(shí)施方式可適用于采用最適于雙極晶體管制造的雙極制造步驟所形成的雙極晶體管?！?.第二實(shí)施方式〉接下來，說明第二實(shí)施方式的雙極晶體管2。在本實(shí)施方式中，在不采用MOS結(jié)構(gòu)的情況下構(gòu)成第二發(fā)射極。為與第一實(shí)施方式的雙極晶體管I基本相同的那些部件給定相同的附圖標(biāo)記，且適當(dāng)省略了對(duì)所述部件的說明。圖13為表示本實(shí)施方式的雙極晶體管2的橫截面配置的例子的圖。雙極晶體管2設(shè)有作為N型擴(kuò)散層的N+型源極N31。在P型阱P14的表面中，隔離地形成N+型源極N31以圍繞N+型源極N23。與N+型源極N21、N23同時(shí)地且采用同一步驟以形成N+型源極N31。如后所述，N+型源極N31和N+型源極N23之間的距離、即介于P型阱P14中的N+型源極N23和N+型源極N31之間的部分的寬度小于從N+型源極N23注入P型阱P14中的電子在P型阱P14中的擴(kuò)散長(zhǎng)度。從而，如后所述，N+型源極N31用作第二發(fā)射極。換言之，在第一實(shí)施方式的雙極晶體管I中設(shè)有MOS結(jié)構(gòu)，且通過在N+型源極N23和N+型源極N24之間形成溝道，將N+型源極N24設(shè)定為用作第二發(fā)射極；然而，在本發(fā)明的本實(shí)施方式的雙極晶體管2中，通過使N+型源極N31和N+型源極N23之間的間隔小于電子擴(kuò)散長(zhǎng)度，將N+型源極N31設(shè)定為用作第二發(fā)射極。而且，類似于第一實(shí)施方式的雙極晶體管1，在N+型源極N31(第二發(fā)射極)上形成場(chǎng)氧化膜17，并且N+型源極N31未直接連接至電極。圖14A和圖14B示意性地表示雙極晶體管2的詳細(xì)操作。圖14A表示電子的移動(dòng)；圖14B表示空穴的移動(dòng)。首先，說明電子的移動(dòng)。在雙極晶體管2中，如圖14A所示，N+型源極N23(發(fā)射極)發(fā)射作為多數(shù)載流子的電子EL，并且這些電子注入P型阱P14(基極)中。注入P型阱P14(基極)中的電子EL的一部分以N+型源極N31的方向擴(kuò)散，并且到達(dá)設(shè)置在比擴(kuò)散長(zhǎng)度短的距離處的N+型源極N31。這樣，N+型源極N31與N+型源極N23(發(fā)射極)導(dǎo)通，且由于將發(fā)射極的電位傳輸給N+型源極N31，故類似于P型阱P14 (基極)和N+型源極N23 (發(fā)射極)為正向偏置狀態(tài)，P型阱P14(基極)和N+型源極N31之間也為正向偏置狀態(tài)。于是，在雙極晶體管2中，如圖14A所示，從N+型源極N23(發(fā)射極)和N+型源極N31發(fā)射電子EL，且將所述電子EL注入P型阱P14(基極)中。即，N+型源極N31用作第二發(fā)射極。類似于第一實(shí)施方式中的任何情況，注入P型阱P14 (基極)中的大部分電子EL在P型阱P14中擴(kuò)散，且在到達(dá)N型阱N12(集電極)與P型阱P14(基極)之間的邊界附近后，由于基極和集電極之間的反向偏置而移動(dòng)至N型阱N12(集電極)側(cè)。以此方式生成集電極電流Ic。這樣，在雙極晶體管2中，不僅設(shè)有N+型源極N23，由于在比來自N+型源極N23的電子的擴(kuò)散長(zhǎng)度短的距離處還設(shè)有N+型源極N31，故可從N+型源極N23 (發(fā)射極)和N+型源極N31發(fā)射電子EL，并且可增大集電極電流Ic。接下來，說明空穴的移動(dòng)。在P型阱P14內(nèi)的擴(kuò)散過程中，從N+型源極N23、N31注入P型阱P14 (基極)中的電子EL的一部分與正空穴HL復(fù)合，所述正空穴HL為P型阱P14中的多數(shù)載流子。此外，將正空穴HL從P型阱P14 (基極)注入N+型源極N31、N23中。通過這種復(fù)合以及將正空穴HL從基極注入至發(fā)射極中，從而生成基極電流lb。此時(shí)，如圖14B所示，雖然正空穴HL的一部分從P型阱P14 (基極)向N+型源極N31移動(dòng)，接著流入N+型源極N23，但如圖14B所示，大部分正空穴HL從P型阱P14(基極)向N+型源極N23(發(fā)射極)流動(dòng)。從而，N+型源極N31未連接至作為N+型源極N23的電極(發(fā)射極ME)，這是因?yàn)镹+型源極N31經(jīng)由N+型源極N23以連接至發(fā)射極ME。換言之，因?yàn)镹+型源極N23和N+型源極N31由于電子EL的擴(kuò)散而彼此電連接，故經(jīng)由高阻抗而連接正空穴HL。這樣，由于抑制了 N+型源極N31(第二發(fā)射極)和N+型源極N23(發(fā)射極)之間的正空穴HL的移動(dòng)，故抑制了正空穴HL從P型阱P14 (基極)經(jīng)由N+型源極N31至N+型源極N23的流動(dòng)，于是所述正空穴HL中的大部分從P型阱P14 (基極)直接流動(dòng)至N+型源極N23，從而可將基極電流Ib抑制為較低。如上所述，在雙極晶體管2中，在可增大集電極電流Ic的同時(shí)，可將基極電流Ib抑制為較低。這樣，從式(I)可見，可提高電流放大系數(shù)hFE，并且可提高h(yuǎn)FE.VA乘積本身。在上述的本實(shí)施方式中，因?yàn)樵诰郚+型源極N23比電子的擴(kuò)散長(zhǎng)度短的距離處設(shè)有N+型源極N31，故可通過用作第二發(fā)射極的N+型源極N31以增大集電極電流Ic，并且可提高電流放大系數(shù)。而且，在本實(shí)施方式中，因?yàn)閷+型源極N23和N+型源極N31之間的距離設(shè)定為小于電子的擴(kuò)散長(zhǎng)度，故所述距離可有效傳輸電子，從而可限制空穴的移動(dòng)，并且可提高電流放大系數(shù)。而且，在本實(shí)施方式中，因?yàn)樵诰郚+型源極N23比電子的擴(kuò)散長(zhǎng)度短的距離處設(shè)有N+型源極N31，并且在不從外部施加電壓的情況下將N+型源極N31用作第二發(fā)射極，故可采用簡(jiǎn)單配置以提高電流放大系數(shù)。而且，在本實(shí)施方式中，因?yàn)樾纬蒒+型源極N31以圍繞N+型源極N23，故類似于第一實(shí)施方式的情況，可有效提高電流放大系數(shù)。而且，在本實(shí)施方式中，因?yàn)橥ㄟ^這種配置提高了電流放大系數(shù)，故可提高厄利電壓與電流放大系數(shù)的乘積本身，并且可實(shí)現(xiàn)高的厄利電壓和高的電流放大系數(shù)。而且，在本實(shí)施方式中，不同于雜質(zhì)分布的變化，因?yàn)橥ㄟ^這種配置提高了厄利電壓與電流放大系數(shù)的乘積本身，故即使在同一芯片上形成雙極晶體管和MOS晶體管的情況下，仍可在抑制MOS晶體管的影響的同時(shí)提高厄利電壓與電流放大系數(shù)的乘積本身。[變型例2-1]例如，第一實(shí)施方式的變型例1-f 1-3可適用于本實(shí)施方式。下面，作為例子，說明變型例1-1適用于本實(shí)施方式的情況。圖15為表示本變型例的雙極晶體管2B的橫截面配置的例子的圖。雙極晶體管2B設(shè)有作為N型擴(kuò)散層的N+型源極N32。在P型阱P14的表面上，還在圍繞N+型源極N23的N+型源極N31的外側(cè)隔離地形成N+型源極N32以圍繞N+型源極N31。在本例中，與N+型源極N23、N31、N21同時(shí)地且采用同一步驟以形成N+型源極N32。N+型源極N31和N+型源極N32之間的間隔小于電子在P型阱P14中的擴(kuò)散長(zhǎng)度。從而，N+型源極N32用作第三發(fā)射極。于是，在雙極晶體管2B中，不僅通過N+型源極N23(發(fā)射極)還通過N+型源極N32(第三發(fā)射極)和N+型源極N31(第二發(fā)射極)釋放電子EL，從而在增大集電極電流Ic的同時(shí)，由于大部分正空穴HL從P型阱P14直接流入N+型源極N23，故可將基極電流Ib抑制為較小。這樣，在雙極晶體管2B中，可提高電流放大系數(shù)hFE并且提高h(yuǎn)FE.VA乘積本身。〈3.第三實(shí)施方式〉接下來，說明第三實(shí)施方式的雙極晶體管3。在本實(shí)施方式中，在第一實(shí)施方式的雙極晶體管I中，在用作第二發(fā)射極的N+型源極N24的外側(cè)設(shè)有第二實(shí)施方式的N+型源極。為與第一實(shí)施方式和第二實(shí)施方式的雙極晶體管I和雙極晶體管2基本相同的那些部件給定了相同的附圖標(biāo)記，且適當(dāng)省略了對(duì)所述部件的說明。圖16為表示本實(shí)施方式的雙極晶體管3的橫截面配置的例子的圖。雙極晶體管3設(shè)有作為N型擴(kuò)散層的N+型源極N33。在P型阱P14的表面上，隔離地形成N+型源極N33以圍繞N+型源極N24(第二發(fā)射極)。在本例中，與N+型源極N23、N24、N21同時(shí)地且采用同一步驟以形成N+型源極N33。如后所述，N+型源極N33和N+型源極N24之間的距離小于從N+型源極N24注入P型阱P14中的電子在P型阱P14中的擴(kuò)散長(zhǎng)度。于是，如后所述，N+型源極N33用作第三發(fā)射極。這里，類似于第二實(shí)施方式的雙極晶體管2，在N+型源極N33(第三發(fā)射極)上形成場(chǎng)氧化膜17，且N+型源極N33未直接連接至電極。圖17A和圖17B示意性地表示雙極晶體管3的詳細(xì)操作。圖17A表示電子的移動(dòng)；圖17B表示空穴的移動(dòng)。首先，說明電子的移動(dòng)。在雙極晶體管3中，如圖17A所示，N+型源極N23(發(fā)射極)發(fā)射作為多數(shù)載流子的電子EL，并且將電子EL注入P型阱P14(基極)中。同時(shí)，類似于第一實(shí)施方式的雙極晶體管I，在P型阱P14中的柵極MG和柵極氧化膜25正下方的區(qū)域中形成溝道，并且N+型源極N23與N+型源極N24導(dǎo)通。接下來，N+型源極N23經(jīng)由該溝道以對(duì)N+型源極N24提供電子EL，并且電子EL從N+型源極N24注入P型阱P14 (基極)中。即，N+型源極N24用作第二發(fā)射極。進(jìn)而，類似于第二實(shí)施方式的雙極晶體管2，從N+型源極N24 (第二發(fā)射極)注入P型阱P14 (基極)中的電子EL的一部分以N+型源極N33的方向擴(kuò)散，且通過到達(dá)設(shè)置在比擴(kuò)散長(zhǎng)度短的距離處的N+型源極N33，從而使N+型源極N24(第二發(fā)射極)和N+型源極N33導(dǎo)通。這樣，N+型源極N24對(duì)N+型源極N33提供電子EL，并且將電子EL從N+型源極N33注入P型阱P14(基極)中。即，N+型源極N33用作第三發(fā)射極。換言之，在雙極晶體管3中，通過三條路徑將電子EL注入P型阱P14(基極)中。即，類似于相關(guān)技術(shù)中的雙極晶體管IR，第一路徑為其中將電子EL從N+型源極N23 (發(fā)射極)直接注入P型阱P14(基極)中的路徑。類似于第一實(shí)施方式的雙極晶體管1，第二路徑為這樣的路徑，其中，將電子EL從N+型源極N23 (發(fā)射極)經(jīng)由溝道以提供給N+型源極N24(第二發(fā)射極)、接著從N+型源極N24注入P型阱P14(基極)中。且第三路徑為這樣的路徑，其中，將電子EL從N+型源極N24 (第二發(fā)射極)提供給N+型源極N33 (第三發(fā)射極)、接著從N+型源極N33注入P型阱P14(基極)中。類似于第一實(shí)施方式的情況，注入P型阱P14(基極)中的大部分電子EL在P型阱P14中擴(kuò)散，并且在到達(dá)P型阱P14 (基極)和N型阱N12 (集電極)之間的邊界附近后，由于基極與集電極間的反向偏置而移動(dòng)至N型阱N12(集電極)側(cè)。以此方式生成集電極電流Ic。這樣，在雙極晶體管2中，因?yàn)椴粌H設(shè)有N+型源極N23，還設(shè)有N+型源極N24、N33，故可不但從N+型源極N23 (發(fā)射極)而且可以從N+型源極N31發(fā)射電子EL，并且增大集電極電流Ic。接下來，說明空穴的移動(dòng)。在P型阱P14中的擴(kuò)散過程中，從N+型源極N24、N33、N23注入P型阱P14 (基極)中的電子EL的一部分與正空穴HL復(fù)合，所述正空穴HL為P型阱P14中的多數(shù)載流子。此外，將正空穴HL從P型阱P14(基極)注入N+型源極N23(發(fā)射極)中。由于這種復(fù)合以及將正空穴HL從基極注入發(fā)射極中，生成了基極電流lb。此時(shí)，如圖17B所示，正空穴HL僅從P型阱P14(基極)向N+型源極N23 (發(fā)射極)流動(dòng)，而不向N+型源極N24(第二發(fā)射極)或N+型源極N33(第三發(fā)射極)流動(dòng)。即，類似于第一實(shí)施方式的情況，N+型源極N24 (第二發(fā)射極)和N+型源極N23 (發(fā)射極)之間的MOS結(jié)構(gòu)為N型MOS結(jié)構(gòu)，雖然這種結(jié)構(gòu)可傳輸電子EL，但不能傳輸正空穴HL。由于阻擋了正空穴HL在N+型源極N33 (第三發(fā)射極)及N+型源極N24 (第二發(fā)射極)與N+型源極N23 (發(fā)射極)之間的移動(dòng)，故正空穴HL僅從P型阱P14(基極)向N+型源極N23(發(fā)射極)流動(dòng)，從而可將基極電流Ib抑制為較小。如上所述，在雙極晶體管3中，不僅可增大集電極電流Ic，還可將基極電流Ib抑制為較低。因此，從式(I)可見，可提高電流放大系數(shù)hFE，并且可提高h(yuǎn)FE.VA乘積自身。在上述的本實(shí)施方式中，在距N+型源極N24比電子的擴(kuò)散長(zhǎng)度短的距離處設(shè)有N+型源極N33，由于N+型源極N33用作第三發(fā)射極，故可增大集電極電流Ic，并且可提高電流放大系數(shù)。而且，在本實(shí)施方式中，因?yàn)閮H在N+型源極N23和N+型源極N24之間設(shè)有MOS結(jié)構(gòu)，故可實(shí)現(xiàn)更簡(jiǎn)單的結(jié)構(gòu)。其它效果與第一實(shí)施方式的情況相同。[變型例3-1]在上述實(shí)施方式中，在第一實(shí)施方式的雙極晶體管I中，還在用作第二發(fā)射極的N+型源極N24的外側(cè)設(shè)有第二實(shí)施方式的N+型源極，但不限于所述情況。例如，作為替代方式，在第二實(shí)施方式的雙極晶體管2中，還在用作第二發(fā)射極的N+型源極N31的外側(cè)設(shè)有第一實(shí)施方式的柵極氧化膜25、柵極MG和N+型源極N24。[變型例3-2]例如，第一實(shí)施方式的變型例1-f 1-3可適用于本實(shí)施方式。以上，參照幾個(gè)實(shí)施方式和變型例說明了本發(fā)明，但本發(fā)明不限于所述實(shí)施方式等，且可作出各種變型。例如，在上述各實(shí)施方式中，以矩形形狀形成用作第二發(fā)射極的N+型源極，但不限于所述情況，且作為替代，例如，可形成為多角形或者形成為圓形。而且，例如，在上述實(shí)施方式中，形成用作第二發(fā)射極的N+型源極，以在基板面內(nèi)從所有方向圍繞用作發(fā)射極的N+型源極N23，但不限于所述情況，且作為替代方式，例如，N+型源極可形成為從三個(gè)方向進(jìn)行圍繞。此外，例如，在上述各實(shí)施方式中，形成用作第二發(fā)射極的N+型源極以圍繞用作發(fā)射極的N+型源極N23，但不限于所述情況，且作為替代方式，例如，形成用作第二發(fā)射極的N+型源極以在一個(gè)方向上延伸。下面，詳述其中本變型例適用于第一實(shí)施方式的雙極晶體管I的情況的例子。圖18為表示本變型例的雙極晶體管IC的平面配置的例子的圖。沿圖18中的線1-1截取的橫截面配置類似于圖1所示的配置。在雙極晶體管IC中，如圖18所示，在P型阱P14的表面上，用作第二發(fā)射極的N+型源極N24、P+型源極P22和N+型源極N21等每次形成為兩個(gè)，以沿圖18的垂直方向延伸。這些源極夾著形成于P型阱P14的表面的中央附近的N+型源極N23而沿圖18的左右方向逐一布置。更具體地，在N+型源極23的左右布置有兩個(gè)N+型源極N24以夾著形成于P型阱P14的表面的中央附近的N+型源極N23。而且，布置有兩個(gè)P+型源極P22以夾著兩個(gè)N+型源極N24等，而且，布置有兩個(gè)N+型源極N21以夾著兩個(gè)P+型源極P22。在N+型源極N23與其兩側(cè)形成的N+型源極N24之間的區(qū)域中形成有柵極MG等。而且，在本例中，形成N+型源極N24、P+型源極P22和N+型源極N21，以使得它們?cè)谘由旆较蛏系拈L(zhǎng)度比N+型源極N23在同一方向上的長(zhǎng)度更長(zhǎng)。在雙極晶體管IC中，類似于上述實(shí)施方式的雙極晶體管1，采用這種配置可提高電流放大系數(shù)hFE并提高h(yuǎn)FE.VA乘積本身。而且，例如，在上述各實(shí)施方式中，雙極晶體管為縱向晶體管，但不限于所述情況，作為替代方式，例如，所述雙極晶體管可以為橫向晶體管。進(jìn)而，本發(fā)明的實(shí)施方式可配置如下。(I) 一種半導(dǎo)體器件，其包括:第一導(dǎo)電型基極，其形成于基板的表面上；第二導(dǎo)電型發(fā)射極，其形成于所述基極的表面上；第一個(gè)第二導(dǎo)電型摻雜區(qū)，其在從所述發(fā)射極接收第一型載流子的同時(shí)將所述第一型載流子注入所述基極中，并且在所述基極的表面上與所述發(fā)射極隔開地布置；以及第二導(dǎo)電型集電極，其隔著所述基極而形成于所述發(fā)射極和所述第一個(gè)第二導(dǎo)電型摻雜區(qū)的相反側(cè)。(2)如(I)所述的半導(dǎo)體器件，還包括:柵極，其隔著絕緣膜而形成于所述基極的介于所述發(fā)射極和所述第一個(gè)第二導(dǎo)電型摻雜區(qū)之間的表面上。(3)如(2)所述的半導(dǎo)體器件，其中，在操作時(shí)，在所述基極的介于所述發(fā)射極和所述第一個(gè)第二導(dǎo)電型摻雜區(qū)之間的表面上形成有溝道，通過所述溝道以傳輸所述第一型載流子。(4)如(I)所述的半導(dǎo)體器件，其中，所述發(fā)射極和所述第一個(gè)第二導(dǎo)電型摻雜區(qū)之間的間隔小于所述第一型載流子在所述基極中的擴(kuò)散長(zhǎng)度。(5)如(I)所述的半導(dǎo)體器件，其中，所述發(fā)射極和所述第一個(gè)第二導(dǎo)電型摻雜區(qū)在深度方向上具有相同的雜質(zhì)分布。(6)如(I)所述的半導(dǎo)體器件，其中，所述第一個(gè)第二導(dǎo)電型摻雜區(qū)形成于所述基極的表面上以圍繞所述發(fā)射極。(7)如(I)所述的半導(dǎo)體器件，其中，所述第一個(gè)第二導(dǎo)電型摻雜區(qū)在形成為以一個(gè)方向延伸的同時(shí)夾著所述發(fā)射極而以兩行布置。(8)如(7)所述的半導(dǎo)體器件，其中，所述第一個(gè)第二導(dǎo)電型摻雜區(qū)的長(zhǎng)邊比所述發(fā)射極的長(zhǎng)邊長(zhǎng)。(9)如(I)所述的半導(dǎo)體器件，還包括: 第二個(gè)第二導(dǎo)電型摻雜區(qū)，其在從所述第一個(gè)第二導(dǎo)電型摻雜區(qū)接收所述第一型載流子的同時(shí)將所述第一型載流子注入所述基極中，所述第二個(gè)第二導(dǎo)電型摻雜區(qū)在所述基極的表面上隔著所述第一個(gè)第二導(dǎo)電型摻雜區(qū)布置于所述發(fā)射極的相反側(cè)，并且與所述第一個(gè)第二導(dǎo)電型摻雜區(qū)隔開地布置。(10)如(9)所述的半導(dǎo)體器件，其中，所述第一個(gè)第二導(dǎo)電型摻雜區(qū)和所述第二個(gè)第二導(dǎo)電型摻雜區(qū)之間的間隔小于所述第一型載流子在所述基極中的擴(kuò)散長(zhǎng)度。( 11)如(2 )所述的半導(dǎo)體器件，還包括:第二個(gè)第二導(dǎo)電型摻雜區(qū)，其在從所述第一個(gè)第二導(dǎo)電型摻雜區(qū)接收所述第一型載流子的同時(shí)將所述第一型載流子注入所述基極中，所述第二個(gè)第二導(dǎo)電型摻雜區(qū)在所述基極的表面上隔著所述第一個(gè)第二導(dǎo)電型摻雜區(qū)布置于所述發(fā)射極的相反側(cè)，并且與所述第一個(gè)第二導(dǎo)電型摻雜區(qū)隔開地布置，其中，所述第一個(gè)第二導(dǎo)電型摻雜區(qū)和所述第二個(gè)第二導(dǎo)電型摻雜區(qū)之間的間隔小于所述第一型載流子在所述基極中的擴(kuò)散長(zhǎng)度。( 12)如(I)所述的半導(dǎo)體器件，其中，所述集電極在所述基板內(nèi)部形成于所述基極下方。( 13)如(I)所述的半導(dǎo)體器件，其中，在所述第一個(gè)第二導(dǎo)電型摻雜區(qū)的表面上覆蓋有絕緣膜。(14)如(I)所述的半導(dǎo)體器件，其中，所述第一型載流子為所述發(fā)射極和所述第一個(gè)第二導(dǎo)電型摻雜區(qū)中的多數(shù)載流子。本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)明白，在不脫離所附權(quán)利要求及其等同物的范圍內(nèi)，取決于設(shè)計(jì)需要和其它因素可出現(xiàn)各種變化、組合、子組合和替代。
權(quán)利要求
1.一種半導(dǎo)體器件，其包括: 第一導(dǎo)電型基極，其形成于基板的表面上； 第二導(dǎo)電型發(fā)射極，其形成于所述基極的表面上； 第一個(gè)第二導(dǎo)電型摻雜區(qū)，其在從所述發(fā)射極接收第一型載流子的同時(shí)將所述第一型載流子注入所述基極中，并且在所述基極的表面上與所述發(fā)射極隔開地布置；以及 第二導(dǎo)電型集電極，其隔著所述基極而形成于所述發(fā)射極和所述第一個(gè)第二導(dǎo)電型摻雜區(qū)的相反側(cè)。
2.如權(quán)利要求1所述的半導(dǎo)體器件，還包括: 柵極，其隔著絕緣膜而形成于所述基極的介于所述發(fā)射極和所述第一個(gè)第二導(dǎo)電型摻雜區(qū)之間的表面上。
3.如權(quán)利要求2所述的半導(dǎo)體器件， 其中，在操作時(shí)，在所述基極的介于所述發(fā)射極和所述第一個(gè)第二導(dǎo)電型摻雜區(qū)之間的表面上形成有溝道，通過所述溝道以傳輸所述第一型載流子。
4.如權(quán)利要求1所述的半導(dǎo)體器件， 其中，所述發(fā)射極和所述第一個(gè)第二導(dǎo)電型摻雜區(qū)之間的間隔小于所述第一型載流子在所述基極中的擴(kuò)散長(zhǎng)度。
5.如權(quán)利要求1所述的半導(dǎo)體器件， 其中，所述發(fā)射極和所述 第一個(gè)第二導(dǎo)電型摻雜區(qū)在深度方向上具有相同的雜質(zhì)分布。
6.如權(quán)利要求1所述的半導(dǎo)體器件， 其中，所述第一個(gè)第二導(dǎo)電型摻雜區(qū)形成于所述基極的表面上以圍繞所述發(fā)射極。
7.如權(quán)利要求1所述的半導(dǎo)體器件， 其中，所述第一個(gè)第二導(dǎo)電型摻雜區(qū)在形成為以一個(gè)方向延伸的同時(shí)夾著所述發(fā)射極而以兩行布置。
8.如權(quán)利要求7所述的半導(dǎo)體器件， 其中，所述第一個(gè)第二導(dǎo)電型摻雜區(qū)的長(zhǎng)邊比所述發(fā)射極的長(zhǎng)邊長(zhǎng)。
9.如權(quán)利要求1所述的半導(dǎo)體器件，還包括: 第二個(gè)第二導(dǎo)電型摻雜區(qū)，其在從所述第一個(gè)第二導(dǎo)電型摻雜區(qū)接收所述第一型載流子的同時(shí)將所述第一型載流子注入所述基極中，所述第二個(gè)第二導(dǎo)電型摻雜區(qū)在所述基極的表面上隔著所述第一個(gè)第二導(dǎo)電型摻雜區(qū)布置于所述發(fā)射極的相反側(cè)，并且與所述第一個(gè)第二導(dǎo)電型摻雜區(qū)隔開地布置。
10.如權(quán)利要求9所述的半導(dǎo)體器件， 其中，所述第一個(gè)第二導(dǎo)電型摻雜區(qū)和所述第二個(gè)第二導(dǎo)電型摻雜區(qū)之間的間隔小于所述第一型載流子在所述基極中的擴(kuò)散長(zhǎng)度。
11.如權(quán)利要求2所述的半導(dǎo)體器件，還包括: 第二個(gè)第二導(dǎo)電型摻雜區(qū)，其在從所述第一個(gè)第二導(dǎo)電型摻雜區(qū)接收所述第一型載流子的同時(shí)將所述第一型載流子注入所述基極中，所述第二個(gè)第二導(dǎo)電型摻雜區(qū)在所述基極的表面上隔著所述第一個(gè)第二導(dǎo)電型摻雜區(qū)布置于所述發(fā)射極的相反側(cè)，并且與所述第一個(gè)第二導(dǎo)電型摻雜區(qū)隔開地布置，其中，所述第一個(gè)第二導(dǎo)電型摻雜區(qū)和所述第二個(gè)第二導(dǎo)電型摻雜區(qū)之間的間隔小于所述第一型載流子在所述基極中的擴(kuò)散長(zhǎng)度。
12.如權(quán)利要求1所述的半導(dǎo)體器件， 其中，所述集電極在所述基板內(nèi)部形成于所述基極下方。
13.如權(quán)利要求1所述的半導(dǎo)體器件， 其中，在所述第一個(gè)第二導(dǎo)電型摻雜區(qū)的表面上覆蓋有絕緣膜。
14.如權(quán)利要求1所述的半導(dǎo)體器件， 其中，所述第一型載流子為所述發(fā)射極和所述第一個(gè)第二導(dǎo)電型摻雜區(qū)中的多數(shù)載流子 。
全文摘要
一種半導(dǎo)體器件，其包括第一導(dǎo)電型基極，其形成于基板的表面上；第二導(dǎo)電型發(fā)射極，其形成于基極的表面上；第二導(dǎo)電型摻雜區(qū)，其在從發(fā)射極接收第一型載流子的同時(shí)將第一型載流子注入基極中，并且在基極的表面上與發(fā)射極隔開地布置；以及第二導(dǎo)電型集電極，其隔著基極而形成于發(fā)射極和摻雜區(qū)的相反側(cè)。本發(fā)明的半導(dǎo)體器件，因?yàn)樵O(shè)有摻雜區(qū)，所述摻雜區(qū)在從發(fā)射極接收第一型載流子的同時(shí)將第一型載流子注入基極中，故可具有高的厄利電壓和高的電流放大系數(shù)。而且，即使在與CMOS晶體管一起制造的情況下，仍可采用較少的制造步驟以進(jìn)行制造。
文檔編號(hào)H01L29/739GK103077966SQ201210395198
公開日2013年5月1日 申請(qǐng)日期2012年10月17日 優(yōu)先權(quán)日2011年10月26日
發(fā)明者森日出樹 申請(qǐng)人:索尼公司