專利名稱：Ddr信號(hào)布線封裝基板以及ddr信號(hào)布線封裝方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體封裝技術(shù)，更具體地說，本發(fā)明涉及一種DDR信號(hào)布線封裝基板以及DDR信號(hào)布線封裝方法。
背景技術(shù)：
幾乎每一個(gè)電子設(shè)備，從智能手機(jī)到服務(wù)器，都使用了某種形式的RAM (RandomAccess Memory)存儲(chǔ)器。由于 SDRAM (Synchronous Dynamic Random Access Memory,同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)相對(duì)較低的每比特成本，所以提供了速度和存儲(chǔ)很好的結(jié)合。因此，SDRAM仍然是大多數(shù)計(jì)算機(jī)以及基于計(jì)算機(jī)產(chǎn)品的主流存儲(chǔ)器技術(shù)。DDR (Double Data Rate)是雙數(shù)據(jù)速率的SDRAM內(nèi)存，已經(jīng)成為今天存儲(chǔ)器技術(shù)的選擇。DDR技術(shù)不斷發(fā)展，不斷提高速度和容量，同時(shí)降低成本，減小功率和存儲(chǔ)設(shè)備的物 理尺寸。DDR也稱為DDR SDRAM (雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器)，其簡(jiǎn)稱為DDR。DDR存儲(chǔ)器是在SDRAM存儲(chǔ)器基礎(chǔ)上發(fā)展而來的，仍然沿用SDRAM生產(chǎn)體系，因此對(duì)于內(nèi)存廠商而言，只需對(duì)制造普通SDRAM的設(shè)備稍加改進(jìn)，即可實(shí)現(xiàn)DDR內(nèi)存的生產(chǎn)，可有效的降低成本。封裝是電子元器件的重要組成部分。DDR高速信號(hào)傳輸速率的不斷提高，對(duì)封裝基板設(shè)計(jì)提出了極大的挑戰(zhàn)。目前，在封裝基板設(shè)計(jì)中為了確保DDR高速信號(hào)的信號(hào)完整性，通常是通過精確的阻抗設(shè)計(jì)來提高DDR信號(hào)的高速信號(hào)傳輸性能。然而，阻抗設(shè)計(jì)僅僅能夠保證信號(hào)的阻抗特性。DDR高速信號(hào)傳輸速率高，電流翻轉(zhuǎn)速率快，如果在DDR高速信號(hào)的電流返回路徑上存在較大的電感，將產(chǎn)生顯著的感性噪聲，直接影響DDR高速信號(hào)的信號(hào)完整性。因此，希望能夠提供一種能夠提高DDR信號(hào)的高速信號(hào)傳輸性能的適用于DDR高速信號(hào)的封裝基板設(shè)計(jì)方法。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是針對(duì)現(xiàn)有技術(shù)中存在上述缺陷，提供一種適用于DDR高速信號(hào)的封裝基板設(shè)計(jì)方法，其能夠減小封裝基板物理設(shè)計(jì)的復(fù)雜度，同時(shí)縮短DDR高速信號(hào)的電流返回路徑進(jìn)而減小環(huán)路電感，提高DDR信號(hào)的高速信號(hào)傳輸性能。根據(jù)本發(fā)明的第一方面，提供了一種DDR信號(hào)布線封裝基板，其包括在所述DDR信號(hào)布線封裝基板的芯片上對(duì)稱放置的多個(gè)DDR存儲(chǔ)控制模塊；在所述DDR信號(hào)布線封裝基板的所述芯片之外的區(qū)域中布置的與所述多個(gè)DDR存儲(chǔ)控制模塊相對(duì)應(yīng)地對(duì)稱布置的多個(gè)存儲(chǔ)控制信號(hào)引腳；以及將所述多個(gè)DDR存儲(chǔ)控制模塊之一分別相對(duì)應(yīng)地連接至所述多個(gè)存儲(chǔ)控制信號(hào)引腳之一的對(duì)稱布置的多個(gè)DDR信號(hào)線。優(yōu)選地，在上述DDR信號(hào)布線封裝基板中，所述DDR信號(hào)布線封裝基板依次層疊的地平面層、第一介質(zhì)層、DDR信號(hào)層、第二介質(zhì)層、以及DDR接口電源平面層；其中所述DDR接口電源平面層和所述地平面層同時(shí)選擇作為DDR信號(hào)的參考平面層。
優(yōu)選地，上述DDR信號(hào)布線封裝基板進(jìn)一步包括將所述多個(gè)DDR存儲(chǔ)控制模塊之一分別相對(duì)應(yīng)地連接至所述多個(gè)存儲(chǔ)控制信號(hào)引腳之一而形成的對(duì)稱布置的多個(gè)DDR信號(hào)過孔。優(yōu)選地，上述DDR信號(hào)布線封裝基板進(jìn)一步包括優(yōu)選地，上述DDR信號(hào)布線封裝基板進(jìn)一步包括參照所述多個(gè)DDR信號(hào)過孔的位置相應(yīng)地對(duì)稱布置的多個(gè)地孔。優(yōu)選地，在上述DDR信號(hào)布線封裝基板中，多個(gè)DDR存儲(chǔ)控制模塊包括第一 DDR存儲(chǔ)控制模塊、第二 DDR存儲(chǔ)控制模塊、第三DDR存儲(chǔ)控制模塊以及第四DDR存儲(chǔ)控制模塊；其中，所述第一 DDR存儲(chǔ)控制模塊、所述第二 DDR存儲(chǔ)控制模塊、所述第三DDR存儲(chǔ)控制模塊以及所述第四DDR存儲(chǔ)控制模塊位于一個(gè)正方形的四個(gè)角的位置處；并且其中所述第一存儲(chǔ)控制信號(hào)引腳、所述第二存儲(chǔ)控制信號(hào)引腳、所述第三存儲(chǔ)控制信號(hào)引腳以及所述第四存儲(chǔ)控制信號(hào)引腳位于另一個(gè)正方形的四個(gè)角的位置處；并且其中所述第一 DDR信號(hào)過孔、所述第二 DDR信號(hào)過孔、所述第三DDR信號(hào)過孔以及所述第四DDR信號(hào)過孔位于又一個(gè)正方形的四個(gè)角的位置處；并且其中所述第一地孔、所述第二地孔、所述第三地孔以及所述第四地孔位于又另一個(gè)正方形的四個(gè)角的位置處。 根據(jù)本發(fā)明的第二方面，提供了一種DDR信號(hào)布線封裝方法，其包括在所述DDR信號(hào)布線封裝基板的芯片上對(duì)稱放置多個(gè)DDR存儲(chǔ)控制模塊；在所述DDR信號(hào)布線封裝基板的所述芯片之外的區(qū)域中，與所述多個(gè)DDR存儲(chǔ)控制模塊相對(duì)應(yīng)地對(duì)稱布置多個(gè)存儲(chǔ)控制信號(hào)引腳；以及利用對(duì)稱布置的多個(gè)DDR信號(hào)線將所述多個(gè)DDR存儲(chǔ)控制模塊之一分別相對(duì)應(yīng)地連接至所述多個(gè)存儲(chǔ)控制信號(hào)引腳之一。優(yōu)選地，在上述DDR信號(hào)布線封裝方法中，所述DDR信號(hào)布線封裝基板包括依次層疊的地平面層、第一介質(zhì)層、DDR信號(hào)層、第二介質(zhì)層、以及DDR接口電源平面層；其中所述DDR接口電源平面層和所述地平面層同時(shí)選擇作為DDR信號(hào)的參考平面層。優(yōu)選地，上述DDR信號(hào)布線封裝方法進(jìn)一步包括通過對(duì)稱布置的多個(gè)DDR信號(hào)過孔，將所述多個(gè)DDR存儲(chǔ)控制模塊之一分別相對(duì)應(yīng)地連接至所述多個(gè)存儲(chǔ)控制信號(hào)引腳之
O優(yōu)選地，上述DDR信號(hào)布線封裝方法進(jìn)一步包括參照所述多個(gè)DDR信號(hào)過孔的位置相應(yīng)地對(duì)稱布置多個(gè)地孔。優(yōu)選地，在上述DDR信號(hào)布線封裝方法中，多個(gè)DDR存儲(chǔ)控制模塊包括第一 DDR存儲(chǔ)控制模塊、第二 DDR存儲(chǔ)控制模塊、第三DDR存儲(chǔ)控制模塊以及第四DDR存儲(chǔ)控制模塊；其中，所述第一 DDR存儲(chǔ)控制模塊、所述第二 DDR存儲(chǔ)控制模塊、所述第三DDR存儲(chǔ)控制模塊以及所述第四DDR存儲(chǔ)控制模塊位于一個(gè)正方形的四個(gè)角的位置處；并且其中所述第一存儲(chǔ)控制信號(hào)引腳、所述第二存儲(chǔ)控制信號(hào)引腳、所述第三存儲(chǔ)控制信號(hào)引腳以及所述第四存儲(chǔ)控制信號(hào)引腳位于另一個(gè)正方形的四個(gè)角的位置處；并且其中所述第一 DDR信號(hào)過孔、所述第二 DDR信號(hào)過孔、所述第三DDR信號(hào)過孔以及所述第四DDR信號(hào)過孔位于又一個(gè)正方形的四個(gè)角的位置處；并且其中所述第一地孔、所述第二地孔、所述第三地孔以及所述第四地孔位于又另一個(gè)正方形的四個(gè)角的位置處。根據(jù)本發(fā)明，通過在芯片平面規(guī)劃階段對(duì)稱放置多個(gè)DDR存儲(chǔ)控制模塊，此外通過在封裝基板設(shè)計(jì)階段結(jié)合芯片布局對(duì)稱分配DDR存儲(chǔ)控制信號(hào)引腳及相應(yīng)的電源地引腳，實(shí)現(xiàn)封裝基板內(nèi)多路DDR存儲(chǔ)控制信號(hào)對(duì)稱鏡像布線，從而極大地降低封裝基板物理設(shè)計(jì)的復(fù)雜度；而且，在封裝基板疊層設(shè)計(jì)時(shí)，利用DDR接口電源平面層/DDR高速信號(hào)層/地平面層這樣一種疊層結(jié)構(gòu)，同時(shí)選擇DDR接口電源平面層和地平面層作為DDR高速信號(hào)的參考平面層，既確保DDR高速信號(hào)的良好的阻抗控制，同時(shí)縮短了 DDR高速信號(hào)的返回電流路徑，減小DDR高速信號(hào)的環(huán)路電感；在封裝基板物理設(shè)計(jì)階段，在鄰近DDR高速信號(hào)過孔的區(qū)域內(nèi)增加地孔，這些地孔可以進(jìn)一步縮短DDR高速信號(hào)的返回電流路徑，從而減小環(huán)路電感提高DDR高速信號(hào)傳輸性能。此外，由于整體對(duì)稱布置，本發(fā)明的封裝基板設(shè)計(jì)可以實(shí)現(xiàn)封裝基板內(nèi)多路DDR存儲(chǔ)控制信號(hào)布線的復(fù)制拷貝，從而極大地降低封裝基板物理設(shè)計(jì)的復(fù)雜度。


結(jié)合附圖，并通過參考下面的詳細(xì)描述，將會(huì)更容易地對(duì)本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點(diǎn)和特征，其中圖I示意性地示出了根據(jù)本發(fā)明第一實(shí)施例的DDR信號(hào)布線封裝基板上DDR存儲(chǔ)控制模塊的布置。
圖2示意性地示出了根據(jù)本發(fā)明第一實(shí)施例的DDR信號(hào)布線封裝基板上DDR存儲(chǔ)控制模塊以及DDR存儲(chǔ)控制信號(hào)弓I腳的布置。圖3示意性地示出了根據(jù)本發(fā)明第一實(shí)施例的DDR信號(hào)布線封裝基板上DDR存儲(chǔ)控制模塊、DDR存儲(chǔ)控制信號(hào)引腳以及DDR信號(hào)線的布置。圖4示意性地示出了根據(jù)本發(fā)明第二實(shí)施例的DDR信號(hào)布線封裝基板的DDR信號(hào)
層的布置。圖5示意性地示出了根據(jù)本發(fā)明第三實(shí)施例的DDR信號(hào)布線封裝基板。需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標(biāo)有相同或者類似的標(biāo)號(hào)。
具體實(shí)施例方式為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實(shí)施例和附圖對(duì)本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。本發(fā)明的發(fā)明人有利地發(fā)現(xiàn)可以在芯片平面規(guī)劃階段對(duì)稱放置多個(gè)DDR存儲(chǔ)控制模塊；此外，可以在封裝基板設(shè)計(jì)階段結(jié)合芯片布局對(duì)稱分配DDR存儲(chǔ)控制信號(hào)引腳及相應(yīng)的電源地引腳，實(shí)現(xiàn)封裝基板內(nèi)多路DDR存儲(chǔ)控制信號(hào)對(duì)稱鏡像布線，從而極大地降低封裝基板物理設(shè)計(jì)的復(fù)雜度；而且，在封裝基板疊層設(shè)計(jì)時(shí)，利用DDR接口電源平面層/DDR高速信號(hào)層/地平面層這樣一種疊層結(jié)構(gòu)，同時(shí)選擇DDR接口電源平面層和地平面層作為DDR高速信號(hào)的參考平面層，既確保DDR高速信號(hào)的良好的阻抗控制，同時(shí)縮短了 DDR高速信號(hào)的返回電流路徑，減小DDR高速信號(hào)的環(huán)路電感；在封裝基板物理設(shè)計(jì)階段，在鄰近DDR高速信號(hào)過孔的區(qū)域內(nèi)增加地孔，這些地孔可以進(jìn)一步縮短DDR高速信號(hào)的返回電流路徑，從而減小環(huán)路電感提高DDR高速信號(hào)傳輸性能。此外，由于整體對(duì)稱布置，本發(fā)明的封裝基板設(shè)計(jì)可以實(shí)現(xiàn)封裝基板內(nèi)多路DDR存儲(chǔ)控制信號(hào)布線的復(fù)制拷貝，從而極大地降低封裝基板物理設(shè)計(jì)的復(fù)雜度。下面將描述本發(fā)明的具體實(shí)施例。
<第一實(shí)施例>圖I示意性地示出了根據(jù)本發(fā)明第一實(shí)施例的DDR信號(hào)布線封裝基板上DDR存儲(chǔ)控制模塊的布置。如圖I所示，根據(jù)本發(fā)明第一實(shí)施例的DDR信號(hào)布線封裝基板包括在DDR信號(hào)布線封裝基板的芯片A上對(duì)稱放置的多個(gè)DDR存儲(chǔ)控制模塊。在本實(shí)施例中，多個(gè)DDR存儲(chǔ)控制模塊包括第一 DDR存儲(chǔ)控制模塊Ml、第二 DDR存儲(chǔ)控制模塊M2、第三DDR存儲(chǔ)控制模塊M3以及第四DDR存儲(chǔ)控制模塊M4，其中第一 DDR存儲(chǔ)控制模塊Ml、第二 DDR存儲(chǔ)控制模塊M2、第三DDR存儲(chǔ)控制模塊M3以及第四DDR存儲(chǔ)控制模塊M4位于一個(gè)正方形的四個(gè)角的位置處，由此形成了完美的對(duì)稱布置結(jié)構(gòu)。圖2示意性地示出了根據(jù)本發(fā)明第一實(shí)施例的DDR信號(hào)布線封裝基板上DDR存儲(chǔ)控制模塊以及DDR存儲(chǔ)控制信號(hào)弓I腳的布置。如圖2所示，根據(jù)本發(fā)明第一實(shí)施例的DDR信號(hào)布線封裝基板進(jìn)一步包括^DDR 信號(hào)布線封裝基板B的芯片A外的區(qū)域中布置的與所述多個(gè)DDR存儲(chǔ)控制模塊相對(duì)應(yīng)地對(duì)稱布置的多個(gè)存儲(chǔ)控制信號(hào)引腳。更具體地說，在本實(shí)施例中，在DDR信號(hào)布線封裝基板B的芯片A外的區(qū)域中，與第一 DDR存儲(chǔ)控制模塊Ml、第二 DDR存儲(chǔ)控制模塊M2、第三DDR存儲(chǔ)控制模塊M3以及第四DDR存儲(chǔ)控制模塊M4相對(duì)應(yīng)地對(duì)稱布置第一存儲(chǔ)控制信號(hào)弓I腳Pl、第二存儲(chǔ)控制信號(hào)弓I腳P2、第三存儲(chǔ)控制信號(hào)引腳P3以及第四存儲(chǔ)控制信號(hào)引腳P4 ;同樣，優(yōu)選地，第一存儲(chǔ)控制信號(hào)引腳P1、第二存儲(chǔ)控制信號(hào)引腳P2、第三存儲(chǔ)控制信號(hào)引腳P3以及第四存儲(chǔ)控制信號(hào)引腳P4位于另一個(gè)正方形的四個(gè)角的位置處，由此形成了完美的對(duì)稱布置結(jié)構(gòu)。圖3示意性地示出了根據(jù)本發(fā)明第一實(shí)施例的DDR信號(hào)布線封裝基板上DDR存儲(chǔ)控制模塊、DDR存儲(chǔ)控制信號(hào)引腳以及DDR信號(hào)線的布置。如圖3所示，在根據(jù)本發(fā)明第一實(shí)施例的DDR信號(hào)布線封裝基板上，所述多個(gè)DDR存儲(chǔ)控制模塊之一分別相對(duì)應(yīng)地連接至所述多個(gè)存儲(chǔ)控制信號(hào)引腳之一，從而形成對(duì)稱布置的多個(gè)DDR信號(hào)線。由此，根據(jù)本發(fā)明第一實(shí)施例的DDR信號(hào)布線封裝基板還可以包括將所述多個(gè)DDR存儲(chǔ)控制模塊之一分別相對(duì)應(yīng)地連接至所述多個(gè)存儲(chǔ)控制信號(hào)引腳之一的對(duì)稱布置的多個(gè)DDR信號(hào)線。更具體地說，在本實(shí)施例中，形成了第一 DDR信號(hào)線LI、第二 DDR信號(hào)線L2、第三DDR信號(hào)線L3、以及第四DDR信號(hào)線L4。優(yōu)選地，第一 DDR信號(hào)線LI、第二 DDR信號(hào)線L2、第三DDR信號(hào)線L3、以及第四DDR信號(hào)線L4形狀完全一致，只是朝向不同。在根據(jù)本發(fā)明第一實(shí)施例的DDR信號(hào)布線封裝基板上，首先在芯片平面規(guī)劃階段對(duì)稱放置多個(gè)DDR存儲(chǔ)控制模塊，在封裝基板設(shè)計(jì)階段結(jié)合芯片布局對(duì)稱分配DDR存儲(chǔ)控制信號(hào)引腳及相應(yīng)的地引腳，從而能夠?qū)崿F(xiàn)封裝基板內(nèi)多路DDR存儲(chǔ)控制信號(hào)的對(duì)稱布線。〈第二實(shí)施例〉圖4示意性地示出了根據(jù)本發(fā)明第二實(shí)施例的DDR信號(hào)布線封裝基板的DDR信號(hào)
層的布置。如圖4所示，根據(jù)本發(fā)明第二實(shí)施例的DDR信號(hào)布線封裝基板包括依次層疊的地平面層I、第一介質(zhì)層2、DDR信號(hào)層3、第二介質(zhì)層4、以及DDR接口電源平面層5。其中，同時(shí)選擇DDR接口電源平面層5和地平面層I作為DDR信號(hào)的參考平面層。在根據(jù)本發(fā)明第二實(shí)施例的DDR信號(hào)布線封裝基板上，采用DDR接口電源平面層/DDR高速信號(hào)/地平面層這樣一種疊層結(jié)構(gòu)，同時(shí)選擇DDR接口電源平面層和地平面層作為DDR高速信號(hào)的參考平面層，既確保DDR高速信號(hào)的良好的阻抗控制，同時(shí)縮短了 DDR高速信號(hào)的返回電流路徑，減小DDR高速信號(hào)的環(huán)路電感。對(duì)于任何熟悉本領(lǐng)域的技術(shù)人員而言，可以理解的是，第二實(shí)施例的特征可以與第一實(shí)施例的特征結(jié)合來產(chǎn)生更好的技術(shù)效果。<第三實(shí)施例>圖5示意性地示出了根據(jù)本發(fā)明第三實(shí)施例的DDR信號(hào)布線封裝基板。根據(jù)本發(fā)明第三實(shí)施例的DDR信號(hào)布線封裝基板進(jìn)一步包括將所述多個(gè)DDR存 儲(chǔ)控制模塊之一分別相對(duì)應(yīng)地連接至所述多個(gè)存儲(chǔ)控制信號(hào)引腳之一而形成的多個(gè)DDR信號(hào)過孔。根據(jù)本發(fā)明第三實(shí)施例的DDR信號(hào)布線封裝基板進(jìn)一步包括參照所述多個(gè)DDR信號(hào)過孔的位置相應(yīng)地對(duì)稱布置的多個(gè)地孔。更具體地說，在本實(shí)施例中，形成了第一 DDR信號(hào)過孔W1、第二 DDR信號(hào)過孔W2、第三DDR信號(hào)過孔W3以及第四DDR信號(hào)過孔W4 ;相應(yīng)地參照第一 DDR信號(hào)過孔W1、第二DDR信號(hào)過孔W2、第三DDR信號(hào)過孔W3以及第四DDR信號(hào)過孔W4的位置相應(yīng)地對(duì)稱布置第一地孔K1、第二地孔K2、第三地孔K3以及第四地孔K4。同樣，優(yōu)選地，在具體實(shí)施例中，第一 DDR信號(hào)過孔Wl、第二 DDR信號(hào)過孔W2、第三DDR信號(hào)過孔W3以及第四DDR信號(hào)過孔W4位于又一個(gè)正方形的四個(gè)角的位置處，由此形成了完美的對(duì)稱布置結(jié)構(gòu)。而且，優(yōu)選地，在具體實(shí)施例中，第一地孔K1、第二地孔K2、第三地孔K3以及第四地孔K4位于又另一個(gè)正方形的四個(gè)角的位置處，由此形成了完美的對(duì)稱布置結(jié)構(gòu)。在根據(jù)本發(fā)明第三實(shí)施例的DDR信號(hào)布線封裝基板上，在封裝基板物理設(shè)計(jì)階段，在鄰近DDR高速信號(hào)過孔的區(qū)域內(nèi)增加地孔，這些地孔可以進(jìn)一步縮短DDR高速信號(hào)的返回電流路徑，從而減小環(huán)路電感提聞DDR聞速/[目號(hào)傳輸性能。對(duì)于任何熟悉本領(lǐng)域的技術(shù)人員而言，可以理解的是，第三實(shí)施例的特征可以與第一實(shí)施例和/或第二實(shí)施例的特征結(jié)合來產(chǎn)生更好的技術(shù)效果?？梢岳斫獾氖?，雖然本發(fā)明已以較佳實(shí)施例披露如上，然而上述實(shí)施例并非用以限定本發(fā)明。對(duì)于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種DDR信號(hào)布線封裝基板,其特征在于包括 在所述DDR信號(hào)布線封裝基板的芯片上對(duì)稱放置的多個(gè)DDR存儲(chǔ)控制模塊； 在所述DDR信號(hào)布線封裝基板的所述芯片之外的區(qū)域中布置的與所述多個(gè)DDR存儲(chǔ)控制模塊相對(duì)應(yīng)地對(duì)稱布置的多個(gè)存儲(chǔ)控制信號(hào)引腳；以及 將所述多個(gè)DDR存儲(chǔ)控制模塊之一分別相對(duì)應(yīng)地連接至所述多個(gè)存儲(chǔ)控制信號(hào)引腳之一的對(duì)稱布置的多個(gè)DDR信號(hào)線。
2.根據(jù)權(quán)利要求I所述的DDR信號(hào)布線封裝基板，其特征在于，所述DDR信號(hào)布線封裝基板依次層疊的地平面層、第一介質(zhì)層、DDR信號(hào)層、第二介質(zhì)層、以及DDR接口電源平面層；其中所述DDR接口電源平面層和所述地平面層同時(shí)選擇作為DDR信號(hào)的參考平面層。
3.根據(jù)權(quán)利要求I或2所述的DDR信號(hào)布線封裝基板，其特征在于進(jìn)一步包括將所述多個(gè)DDR存儲(chǔ)控制模塊之一分別相對(duì)應(yīng)地連接至所述多個(gè)存儲(chǔ)控制信號(hào)引腳之一而形成的對(duì)稱布置的多個(gè)DDR信號(hào)過孔。
4.根據(jù)權(quán)利要求3所述的DDR信號(hào)布線封裝基板，其特征在于進(jìn)一步包括參照所述多個(gè)DDR信號(hào)過孔的位置相應(yīng)地對(duì)稱布置的多個(gè)地孔。
5.根據(jù)權(quán)利要求I至4之一所述的DDR信號(hào)布線封裝基板，其特征在于，多個(gè)DDR存儲(chǔ)控制模塊包括第一 DDR存儲(chǔ)控制模塊、第二 DDR存儲(chǔ)控制模塊、第三DDR存儲(chǔ)控制模塊以及第四DDR存儲(chǔ)控制模塊； 其中，所述第一 DDR存儲(chǔ)控制模塊、所述第二 DDR存儲(chǔ)控制模塊、所述第三DDR存儲(chǔ)控制模塊以及所述第四DDR存儲(chǔ)控制模塊位于一個(gè)正方形的四個(gè)角的位置處； 并且其中所述第一存儲(chǔ)控制信號(hào)引腳、所述第二存儲(chǔ)控制信號(hào)引腳、所述第三存儲(chǔ)控制信號(hào)引腳以及所述第四存儲(chǔ)控制信號(hào)引腳位于另一個(gè)正方形的四個(gè)角的位置處； 并且其中所述第一 DDR信號(hào)過孔、所述第二 DDR信號(hào)過孔、所述第三DDR信號(hào)過孔以及所述第四DDR信號(hào)過孔位于又一個(gè)正方形的四個(gè)角的位置處； 并且其中所述第一地孔、所述第二地孔、所述第三地孔以及所述第四地孔位于又另一個(gè)正方形的四個(gè)角的位置處。
6.—種DDR信號(hào)布線封裝方法,其特征在于包括 在所述DDR信號(hào)布線封裝基板的芯片上對(duì)稱放置多個(gè)DDR存儲(chǔ)控制模塊； 在所述DDR信號(hào)布線封裝基板的所述芯片之外的區(qū)域中，與所述多個(gè)DDR存儲(chǔ)控制模塊相對(duì)應(yīng)地對(duì)稱布置多個(gè)存儲(chǔ)控制信號(hào)引腳；以及 利用對(duì)稱布置的多個(gè)DDR信號(hào)線將所述多個(gè)DDR存儲(chǔ)控制模塊之一分別相對(duì)應(yīng)地連接至所述多個(gè)存儲(chǔ)控制信號(hào)弓I腳之一。
7.根據(jù)權(quán)利要求6所述的DDR信號(hào)布線封裝方法，其特征在于，所述DDR信號(hào)布線封裝基板包括依次層疊的地平面層、第一介質(zhì)層、DDR信號(hào)層、第二介質(zhì)層、以及DDR接口電源平面層；其中所述DDR接口電源平面層和所述地平面層同時(shí)選擇作為DDR信號(hào)的參考平面層。
8.根據(jù)權(quán)利要求6或7所述的DDR信號(hào)布線封裝方法，其特征在于進(jìn)一步包括通過對(duì)稱布置的多個(gè)DDR信號(hào)過孔，將所述多個(gè)DDR存儲(chǔ)控制模塊之一分別相對(duì)應(yīng)地連接至所述多個(gè)存儲(chǔ)控制信號(hào)引腳之一。
9.根據(jù)權(quán)利要求6或7所述的DDR信號(hào)布線封裝方法，其特征在于進(jìn)一步包括參照所述多個(gè)DDR信號(hào)過孔的位置相應(yīng)地對(duì)稱布置多個(gè)地孔。
10.根據(jù)權(quán)利要求6或7所述的DDR信號(hào)布線封裝方法，其特征在于，多個(gè)DDR存儲(chǔ)控制模塊包括第一 DDR存儲(chǔ)控制模塊、第二 DDR存儲(chǔ)控制模塊、第三DDR存儲(chǔ)控制模塊以及第四DDR存儲(chǔ)控制模塊； 其中，所述第一 DDR存儲(chǔ)控制模塊、所述第二 DDR存儲(chǔ)控制模塊、所述第三DDR存儲(chǔ)控制模塊以及所述第四DDR存儲(chǔ)控制模塊位于一個(gè)正方形的四個(gè)角的位置處； 并且其中所述第一存儲(chǔ)控制信號(hào)引腳、所述第二存儲(chǔ)控制信號(hào)引腳、所述第三存儲(chǔ)控制信號(hào)引腳以及所述第四存儲(chǔ)控制信號(hào)引腳位于另一個(gè)正方形的四個(gè)角的位置處； 并且其中所述第一 DDR信號(hào)過孔、所述第二 DDR信號(hào)過孔、所述第三DDR信號(hào)過孔以及所述第四DDR信號(hào)過孔位于又一個(gè)正方形的四個(gè)角的位置處； 并且其中所述第一地孔、所述第二地孔、所述第三地孔以及所述第四地孔位于又另一個(gè)正方形的四個(gè)角的位置處。
全文摘要
本發(fā)明提供了一種DDR信號(hào)布線封裝基板以及DDR信號(hào)布線封裝方法。在芯片上對(duì)稱放置多個(gè)DDR存儲(chǔ)控制模塊。在芯片之外的區(qū)域中，與多個(gè)DDR存儲(chǔ)控制模塊相對(duì)應(yīng)地對(duì)稱布置多個(gè)存儲(chǔ)控制信號(hào)引腳。利用對(duì)稱布置的多個(gè)DDR信號(hào)線將多個(gè)DDR存儲(chǔ)控制模塊之一分別相對(duì)應(yīng)地連接至多個(gè)存儲(chǔ)控制信號(hào)引腳之一。DDR信號(hào)布線封裝基板包括依次層疊的地平面層、第一介質(zhì)層、DDR信號(hào)層、第二介質(zhì)層、以及DDR接口電源平面層；其中DDR接口電源平面層和地平面層同時(shí)選擇作為DDR信號(hào)的參考平面層。通過對(duì)稱布置的多個(gè)DDR信號(hào)過孔，將多個(gè)DDR存儲(chǔ)控制模塊之一分別相對(duì)應(yīng)地連接至多個(gè)存儲(chǔ)控制信號(hào)引腳之一。參照多個(gè)DDR信號(hào)過孔的位置相應(yīng)地對(duì)稱布置多個(gè)地孔。
文檔編號(hào)H01L21/58GK102800644SQ201210324768
公開日2012年11月28日 申請(qǐng)日期2012年9月5日 優(yōu)先權(quán)日2012年9月5日
發(fā)明者胡晉, 丁亞軍, 金利峰, 李川, 王玲秋, 王彥輝 申請(qǐng)人:無錫江南計(jì)算技術(shù)研究所