一種半導(dǎo)體器件的形成方法
【專利摘要】本發(fā)明提供一種半導(dǎo)體器件的形成方法，包括步驟：提供半導(dǎo)體襯底；在所述襯底上依次形成柵極介電層、多晶硅層和第一硬掩膜層；圖案化柵極區(qū)域的所述第一硬掩膜層，并暴露柵極區(qū)域的所述多晶硅層；對所述柵極區(qū)域的多晶硅層執(zhí)行一次或多次功函數(shù)調(diào)整離子注入；在所述柵極區(qū)域的多晶硅層上形成第二硬掩膜層；依次去除所述第一硬掩膜、柵極區(qū)域以外的所述多晶硅層和所述第二硬掩膜層，形成具有橫向可變的功函數(shù)的柵極；執(zhí)行形成源極和漏極的步驟。解決了現(xiàn)有技術(shù)中溝道區(qū)上的柵電極的不充分電控電平的問題，并可以有效提高半導(dǎo)體器件的性能。
【專利說明】一種半導(dǎo)體器件的形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是涉及一種半導(dǎo)體制造【技術(shù)領(lǐng)域】，更確切的說，本發(fā)明涉及可包括金屬氧 化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)器件的半導(dǎo)體的形成方法。
【背景技術(shù)】
[0002]隨著包括MOSFET器件在內(nèi)的半導(dǎo)體器件尺寸的減小，尤其隨著MOSFET柵電極尺 寸的減小，短溝道效應(yīng)等新效應(yīng)在MOSFET器件中更為突出，短溝道效應(yīng)源于MOSFET中溝 道區(qū)上的柵電極的不充分電控電平，有害的短溝道效應(yīng)會導(dǎo)致MOSFET中大的MOSFET關(guān)態(tài) 電流、高的備用功耗和有害的電參數(shù)變化?，F(xiàn)有技術(shù)中也有一些嘗試來解決上述問題，例如 將MOSFET器件制成具有不摻雜且很薄的體區(qū)域，其包括不摻雜且很薄的溝道區(qū)域；但是這 樣的結(jié)構(gòu)會對其他的電參數(shù)造成損害。所以需要一種半導(dǎo)體器件的形成方法來解決以上問 題。

【發(fā)明內(nèi)容】

[0003]鑒于以上問題，本發(fā)明提供一種半導(dǎo)體的形成方法，包括以下步驟:a)提供半導(dǎo) 體襯底；b)在所述襯底上依次形成柵極介電層、多晶硅層和第一硬掩膜層；c)圖案化柵極 區(qū)域的所述第一硬掩膜層，并暴露柵極區(qū)域的所述多晶硅層；d)對所述柵極區(qū)域的多晶 硅層執(zhí)行一次或多次功函數(shù)調(diào)整離子注入；e)在所述柵極區(qū)域的多晶硅層上形成第二硬 掩膜層；f)依次去除所述第一硬掩膜層、柵極區(qū)域以外的所述多晶硅層和所述第二硬掩膜 層，形成具有橫向可變的功函數(shù)的柵極；g)執(zhí)行形成源極和漏極的步驟。
[0004]進(jìn)一步，其中所述功函數(shù)調(diào)整離子的注入劑量為10E10-10E20離子/cm2。
[0005]進(jìn)一步，其中使用第III族或第V族元素離子作為所述功函數(shù)調(diào)整離子。
[0006]進(jìn)一步，其中所述步驟d)為:以所述圖案化了的第一硬掩膜層為掩膜執(zhí)行所述功 函數(shù)調(diào)整離子注入。
[0007]進(jìn)一步，其中所述步驟d)為:在所述柵極區(qū)域的多晶硅層上和所述第一硬掩膜層 的內(nèi)側(cè)側(cè)壁的一側(cè)上形成間隙壁；以所述第一硬掩膜層和所述一側(cè)的間隙壁為掩膜執(zhí)行所 述功函數(shù)調(diào)整離子注入。
[0008]進(jìn)一步，其中所述步驟d)為:在所述柵極區(qū)域的多晶硅層上和所述第一硬掩膜層 的內(nèi)側(cè)側(cè)壁的兩側(cè)上形成間隙壁；以所述第一硬掩膜層和所述兩側(cè)的間隙壁為掩膜執(zhí)行所 述功函數(shù)調(diào)整離子注入。
[0009]進(jìn)一步，其中所述步驟f)還包括在去除所述柵極區(qū)域以外的多晶硅層后去除所 述間隙壁的步驟。
[0010]進(jìn)一步，其中步驟b)中所述形成的第一硬掩膜層具有大于100埃的厚度。
[0011]進(jìn)一步,還包括在步驟g)之前形成LDD的步驟。
[0012]進(jìn)一步，其中所述半導(dǎo)體器件是M0SFET。
[0013]進(jìn)一步，其中所述柵極具有橫向可變且不對稱的功函數(shù)。[0014]進(jìn)一步，還包括在所述間隙壁上多次重復(fù)形成間隙壁以及進(jìn)行功函數(shù)調(diào)整離子注 入的步驟。
[0015]由于采用了本發(fā)明的半導(dǎo)體器件的形成方法，可以形成具有橫向可變的(其可以 是對稱或不對稱的)功函數(shù)的柵極，其可以是具有多個(gè)調(diào)整層次功函數(shù)的柵極。即可以容易 地通過本發(fā)明的掩膜來在所選擇的區(qū)域上形成具有橫向可變的功函數(shù)的柵極的半導(dǎo)體器 件。由于解決了現(xiàn)有技術(shù)中溝道區(qū)上的柵電極的不充分電控電平的問題，本發(fā)明的方法可 以有效提高半導(dǎo)體器件的性能。
【專利附圖】

【附圖說明】
[0016]圖1-8是本發(fā)明各個(gè)工藝步驟的器件剖面圖。
【具體實(shí)施方式】
[0017]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然 而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以 實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn) 行描述。
[0018]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出 半導(dǎo)體器件的形成方法。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的 特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具 有其他實(shí)施方式。
[0019]應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時(shí)，其指明存在所 述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、整 體、步驟、操作、元件、組件和/或它們的組合接下來，將結(jié)合附圖更加完整地描述本發(fā)明。
[0020]參見圖1。提供半導(dǎo)體襯底200。所述襯底可以為以下所提到的材料中的至少一 種:硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)以及 絕緣體上鍺化硅(SiGeOI)等。在所述襯底中可以形成有摻雜區(qū)域和/或隔離結(jié)構(gòu)，所述隔 離結(jié)構(gòu)為淺溝槽隔離(STI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)。在本發(fā)明的實(shí)施例中， 所述襯底可以為Si襯底。
[0021]然后在其上形成柵極介質(zhì)層201，所述柵極介質(zhì)層是通過快速熱氧化工藝(RTO) 或原子層沉積工藝(ALD)來形成的Si02柵極介質(zhì)層。
[0022]然后在所述柵極介質(zhì)層201上形成多晶硅層202。形成方法包括化學(xué)氣相沉積法 (CVD)等。
[0023]然后在多晶硅層上形成第一硬掩膜層203。其可以使用氧化物、氮化物、氮氧化物、 A-C、BN或其組合來形成，該硬掩膜層可以具有大于100埃的厚度。形成方法可以是低溫化 學(xué)氣相沉積(LTCVD)、低壓化學(xué)氣相沉積(LPCVD)、快熱化學(xué)氣相沉積(LTCVD)、等離子體化 學(xué)氣相沉積(PECVD)，也可使用例如濺鍍及物理氣相沉積(PVD)等一般相似方法。
[0024]參見圖2。然后進(jìn)行第一硬掩膜層的圖案化以定義柵極區(qū)域的步驟。可以使用光 刻工藝來執(zhí)行該步驟。然后根據(jù)所形成的圖案，刻蝕去除柵極區(qū)域的硬掩膜層以暴露柵極 區(qū)域的多晶硅層?？梢允褂脻窨涛g或干刻蝕的方法來去除?？梢圆捎脷浞崛芤海缇彌_氧化物蝕刻劑(BOE)或氫氟酸緩沖溶液(BHF)。也可以是反應(yīng)離子蝕刻(RIE)、離子束蝕 亥IJ、等離子體蝕刻或者激光切割的方法。
[0025]然后進(jìn)行第一功函數(shù)調(diào)整離子注入的步驟。具體的，按圖2中所示出的方向即垂 直于襯底的方向注入。可以使用的摻雜劑包括第111族或第V族摻雜劑物質(zhì)中的任何一種。 可以按10E10-10E20離子/cm2的劑量提供功函數(shù)調(diào)整離子。
[0026]然后在多晶硅層202上和第一硬掩膜層203的側(cè)壁上形成間隙壁210，可以使用氧 化物、氮化物、氮氧化物、A-C、BN或其組合通過沉積和刻蝕的方法來形成該間隙壁?？梢詢H 在一側(cè)的多晶硅層上和第一硬掩膜層的內(nèi)側(cè)側(cè)壁上形成該間隙壁，如圖3所示。
[0027]接著執(zhí)行第二功函數(shù)調(diào)整離子注入的步驟。具體的，按圖3中所示出的方向即垂 直于襯底的方向注入?？梢允褂玫膿诫s劑包括第111族或第V族摻雜劑物質(zhì)中的任何一種。 可以按10E10-10E20離子/cm2的劑量提供功函數(shù)調(diào)整離子。在此過程中，在一側(cè)的多晶硅 層上和第一硬掩膜層的內(nèi)側(cè)側(cè)壁上形成間隙壁與第一硬掩膜層203 —樣起到離子注入的 掩膜層的作用。
[0028]在執(zhí)行第一功函數(shù)調(diào)整離子注入步驟之后，也可以在兩側(cè)的多晶硅層上和第一硬 掩膜層的內(nèi)側(cè)側(cè)墻上均形成間隙壁210，如圖4所示。
[0029]接著執(zhí)行第二功函數(shù)調(diào)整離子注入的步驟。具體的，按圖4中所示出的方向即垂 直于襯底的方向注入?？梢允褂玫膿诫s劑包括第111族或第V族摻雜劑物質(zhì)中的任何一種。 可以按10E10-10E20離子/cm2的劑量提供功函數(shù)調(diào)整離子。在此過程中，在兩側(cè)的多晶硅 層上和第一硬掩膜層的內(nèi)側(cè)側(cè)壁上均形成的間隙壁與第一硬掩膜203 —樣起到離子注入 的掩膜層的作用。
[0030]在本法明的一個(gè)實(shí)施例中，僅執(zhí)行第一功函數(shù)離子注入的步驟，而不執(zhí)行第二功 函數(shù)離子注入的步驟；在另一個(gè)的實(shí)施例中，僅執(zhí)行第二功函數(shù)離子注入的步驟，而不執(zhí)行 第一功函數(shù)離子注入的步驟；在另一個(gè)實(shí)施例中，在執(zhí)行第一功函數(shù)離子注入步驟之后還 執(zhí)行第二功函數(shù)離子注入步驟。此外，還可以在所述間隙壁上多次重復(fù)形成新的間隙壁以 及進(jìn)行相應(yīng)的功函數(shù)調(diào)整離子注入的步驟，以形成在橫向上具有多個(gè)調(diào)整層次功函數(shù)的柵 極。
[0031]參見圖5。然后在柵極區(qū)域的多晶硅層上形成第二硬掩膜層220，即該硬掩膜 層形成于執(zhí)行過功函數(shù)調(diào)整離子注入的多晶硅層202’上?？梢允褂玫蜏鼗瘜W(xué)氣相沉積 (LTCVD)、低壓化學(xué)氣相沉積(LPCVD)、快熱化學(xué)氣相沉積(LTCVD)、等離子體化學(xué)氣相沉積 (PECVD)的方法，也可使用例如濺鍍及物理氣相沉積(PVD)等一般相似方法來形成該硬掩膜層。
[0032]參見圖6。進(jìn)行去除第一硬掩膜層203的步驟?？梢允褂脻窨涛g或干刻蝕的方法 來去除?？梢圆捎脷浞崛芤?，例如緩沖氧化物蝕刻劑(BOE)或氫氟酸緩沖溶液(BHF)。也 可以是反應(yīng)離子蝕刻(RIE)、離子束蝕刻、等離子體蝕刻或者激光切割的方法。
[0033]參見圖7?？梢允褂酶晌g刻或濕蝕刻的方法來去除柵極區(qū)域以外的多晶硅層和柵 極介質(zhì)層。
[0034]參見圖8。然后去除執(zhí)行過功函數(shù)調(diào)整離子注入的多晶硅層202’上的第二硬掩 膜層220和間隙壁210?？梢孕纬删哂袡M向可變的(其可以是對稱或不對稱的)功函數(shù)的柵 極，且可以控制使柵極的邊緣區(qū)域的功函數(shù)高于或低于柵極的中間位置的功函數(shù)。[0035]然后還可以進(jìn)行形成輕摻雜源極/漏極(LDD)和源漏極(S/D)的步驟，圖中未示 出。
[0036]然后還可以進(jìn)行后續(xù)工藝以完成半導(dǎo)體元件的制造。
[0037]為了說明和描述的目的，給出了本發(fā)明各個(gè)方面的以上描述。其并不旨在窮盡列 舉或?qū)⒈景l(fā)明限制為所公開的精確形式，且明顯地，可以進(jìn)行多種修改和變化。本發(fā)明旨在 將對本領(lǐng)域技術(shù)人員是顯而易見的這些修改和變化包括在由所附權(quán)利要求限定的本發(fā)明 的范圍內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體器件的形成方法，包括步驟:a)提供半導(dǎo)體襯底；b)在所述襯底上依次形成柵極介電層、多晶硅層和第一硬掩膜層；c)圖案化柵極區(qū)域的所述第一硬掩膜層，并暴露柵極區(qū)域的所述多晶硅層；d)對所述柵極區(qū)域的多晶硅層執(zhí)行一次或多次功函數(shù)調(diào)整離子注入；e)在所述柵極區(qū)域的多晶硅層上形成第二硬掩膜層；f)依次去除所述第一硬掩膜層、柵極區(qū)域以外的所述多晶硅層和所述第二硬掩膜層， 形成具有橫向可變的功函數(shù)的柵極；g)執(zhí)行形成源極和漏極的步驟。
2.根據(jù)權(quán)利要求1所述的方法，其中所述功函數(shù)調(diào)整離子的注入劑量為10E10-10E20 離子/cm2。
3.根據(jù)權(quán)利要求1所述的方法，其中使用第III族或第V族元素離子作為所述功函數(shù)調(diào)整離子。
4.根據(jù)權(quán)利要求1所述的方法，其中所述步驟d)為:以所述圖案化了的第一硬掩膜層 為掩膜執(zhí)行所述功函數(shù)調(diào)整離子注入。
5.根據(jù)權(quán)利要求1所述的方法，其中所述步驟d)為:在所述柵極區(qū)域的多晶硅層上和 所述第一硬掩膜層的內(nèi)側(cè)側(cè)壁的一側(cè)上形成間隙壁；以所述第一硬掩膜層和所述一側(cè)的間 隙壁為掩膜執(zhí)行所述功函數(shù)調(diào)整離子注入。
6.根據(jù)權(quán)利要求1所述的方法，其中所述步驟d)為:在所述柵極區(qū)域的多晶硅層上和 所述第一硬掩膜層的內(nèi)側(cè)側(cè)壁的兩側(cè)上形成間隙壁；以所述第一硬掩膜層和所述兩側(cè)的間 隙壁為掩膜執(zhí)行所述功函數(shù)調(diào)整離子注入。
7.根據(jù)權(quán)利要求5或6所述的方法，其中所述步驟f)還包括在去除所述柵極區(qū)域以外 的多晶硅層后去除所述間隙壁的步驟。
8.根據(jù)權(quán)利要求1所述的方法，其中步驟b)中所述形成的第一硬掩膜層具有大于100 埃的厚度。
9.根據(jù)權(quán)利要求1所述的方法，還包括在步驟g)之前形成LDD的步驟。
10.根據(jù)權(quán)利要求1所述的方法，其中所述半導(dǎo)體器件是MOSFET。
11.根據(jù)權(quán)利5所述的方法，其中所述柵極具有橫向可變且不對稱的功函數(shù)。
12.根據(jù)權(quán)利要求5或6所述的方法，其中還包括在所述間隙壁上多次重復(fù)形成間隙壁 以及進(jìn)行功函數(shù)調(diào)整離子注入的步驟。
【文檔編號】H01L21/28GK103594346SQ201210291312
【公開日】2014年2月19日 申請日期:2012年8月16日 優(yōu)先權(quán)日:2012年8月16日
【發(fā)明者】鮑宇 申請人:中芯國際集成電路制造(上海)有限公司