專利名稱：一種抗輻射的cmos器件及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于CMOS集成電路技術(shù)領(lǐng)域，具體涉及一種抗輻射的CMOS器件及其制備方法。
背景技術(shù)：
信息技術(shù)的高速發(fā)展和廣泛應(yīng)用改變了 傳統(tǒng)的生產(chǎn)、經(jīng)營、管理和生活方式，對人類社會的各方面都帶來了深刻的影響。隨著科學(xué)技術(shù)的發(fā)展，特別是空間技術(shù)、核動力及核武器的發(fā)展，核輻射環(huán)境與電子技術(shù)的關(guān)系越來越密切。為了滿足航天技術(shù)的發(fā)展對集成電路抗輻照性能的要求，衛(wèi)星和宇宙飛船的某些關(guān)鍵核心集成電路需要使用抗輻照加固器件。因此航天事業(yè)的發(fā)展和宇宙探索的進(jìn)步，促使研究者們深入研究空間自然輻射環(huán)境對集成電路性能的影響，并尋找可行的加固方法。目前關(guān)于CMOS集成電路輻照效應(yīng)的研究，主要集中在總劑量效應(yīng)、單粒子效應(yīng)的研究上。目前，主流的CMOS集成電路是由傳統(tǒng)體硅器件構(gòu)成。在傳統(tǒng)體硅器件中，隨著柵氧化層的進(jìn)一步減薄，輻照源在柵氧化層中產(chǎn)生的電荷對器件性能的影響可以忽略不計，但是STI區(qū)陷入的電荷會引起寄生晶體管的打開，影響器件的正常工作。另外由于硅襯底中電荷收集區(qū)較大，離子入射傳統(tǒng)體硅器件的敏感節(jié)點時會引發(fā)比較嚴(yán)重的單粒子效應(yīng)，造成器件邏輯狀態(tài)的非正常改變或器件損壞。另外，隨著器件尺寸的不斷縮小，傳統(tǒng)體硅器件間的間距不斷變小，一個高能離子的入射會引起多個平面體硅器件能同時收集電荷，即出現(xiàn)電荷共享效應(yīng)，電荷共享效應(yīng)會造成集成電路多個節(jié)點同時發(fā)生翻轉(zhuǎn)，增大翻轉(zhuǎn)橫截面，降低發(fā)生翻轉(zhuǎn)所需要的能量閾值。此外，電荷共享效應(yīng)會造成如保護(hù)環(huán)等器件級和電路級的抗輻射加固技術(shù)的失效。為了改善傳統(tǒng)體硅器件的抗輻射性能，一些新的器件結(jié)構(gòu)逐漸被提出和發(fā)展。但是這些新型器件結(jié)構(gòu)往往只能完成單一的抗輻射指標(biāo)，不能同時兼顧滿足即抗總劑量輻射又抗單粒子輻射的要求，同時也沒有考慮小尺寸引起的電荷共享效應(yīng)。因此，研究即抗總劑量輻射又抗單粒子輻射同時抑制電荷共享效應(yīng)的新弄抗輻射器件結(jié)構(gòu)就顯得十分有價值。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服現(xiàn)有技術(shù)中存在的問題，提出一種新型垂直溝道CMOS器件，使之在輻射環(huán)境中能夠即抗單粒子輻射又能抗總劑量輻射，同時還要以抑制器件間距縮小引起的電荷共享效應(yīng)。本發(fā)明的CMOS器件包括襯底、源區(qū)、漏區(qū)以及位于襯底上的垂直溝道，在垂直溝道的上方設(shè)有源區(qū)，所述漏區(qū)設(shè)置在襯底上位于垂直溝道的兩側(cè)；或者在垂直溝道的上方設(shè)有漏區(qū)，所述源區(qū)設(shè)置在襯底上位于垂直溝道的兩側(cè)，在垂直溝道的兩側(cè)設(shè)有柵介質(zhì)和柵側(cè)墻，其特征在于，在垂直溝道內(nèi)增加一介質(zhì)保護(hù)區(qū)一，該介質(zhì)保護(hù)區(qū)一位于垂直溝道中央，將垂直溝道分為兩部分，所述介質(zhì)保護(hù)區(qū)一的高度等于垂直溝道長度，以有源硅臺中軸線為中心，介質(zhì)保護(hù)區(qū)一的邊緣距離溝道外側(cè)為20 IOOnm ;同時在襯底上的源區(qū)或漏區(qū)的下方設(shè)有介質(zhì)保護(hù)區(qū)二，該介質(zhì)保護(hù)區(qū)二的長度與源區(qū)或漏區(qū)的長度相等，所述介質(zhì)保護(hù)區(qū)二的高度為10 50nm。對于NMOS器件，介質(zhì)保護(hù)區(qū)使用的材料為易陷入電子的材料，如氮化硅等。對于PMOS器件，介質(zhì)保護(hù)區(qū)使用的材料為易陷入空穴的材料，如二氧化硅等。本發(fā)明制備基于體硅襯底的新型垂直溝道CMOS器件的方法包括以下步驟I)準(zhǔn)備半導(dǎo)體襯底；2)在襯底熱氧化一薄層二氧化硅，再淀積一層氮化硅和一層二氧化硅。光刻，刻蝕掉二氧化硅和氮化硅，再腐蝕二氧化硅，刻蝕后使第一層的二氧化硅與氮化硅存在微小的臺階；刻蝕半導(dǎo)體襯底，形成半導(dǎo)體臺階； 3)再次熱氧化一薄層二氧化硅，淀積一層氮化硅和一層二氧化硅，刻蝕后，局部場 區(qū)氧化形成器件隔離區(qū)；4)淀積二氧化硅作為緩沖層，多次多能量進(jìn)行離子注入，使溝道中離子濃度分布均勻；5)淀積氮化硅層和二氧化硅層后，以氮化硅和二氧化硅為硬掩膜，第二次刻蝕有源區(qū)半導(dǎo)體臺階；6)淀積介質(zhì)保護(hù)區(qū)材料，對于NMOS器件，介質(zhì)保護(hù)區(qū)使用的材料為易陷入電子的材料，如氮化硅等。對于PMOS器件，介質(zhì)保護(hù)區(qū)使用的材料為易陷入空穴的材料，如二氧化硅等平坦化后刻蝕，形成介質(zhì)保護(hù)區(qū)；7)清洗，淀積一層多晶硅，平坦化；8)第三次刻蝕有源區(qū)半導(dǎo)體平臺，離子注入形成器件的源漏區(qū)；9)熱氧化一層二氧化硅，淀積一層多晶硅，離子注入光刻柵線條，刻蝕后形成多晶硅柵電極和柵側(cè)墻。本發(fā)明的優(yōu)越性如下I)在輻射環(huán)境中，如果高能離子入射頂部的源區(qū)(或漏區(qū))或底部的漏區(qū)(或源區(qū))，半導(dǎo)體平臺中存在介質(zhì)保護(hù)區(qū)有效隔斷了器件源區(qū)和漏區(qū)收集電荷的路徑，因此改善了器件的單粒子特性。2)由于器件的溝道和器件隔離氧化層隔離，即使隔離氧化層陷入足夠的電荷，但仍不能在垂直溝道中產(chǎn)生寄生的晶體管，因此改善了器件的總劑量特性。3)器件的源區(qū)和漏區(qū)下方存在的絕緣層可以有效阻擋高能離子電離產(chǎn)生電子和空穴的擴(kuò)散。另外，如果器件頂部為漏區(qū)，底部用作源區(qū)時，器件正常工作時，高能帶電粒子穿過漏區(qū)(器件正常工作時的敏感節(jié)點)產(chǎn)生的電子和空穴如果被臨近器件的漏區(qū)收集，需要經(jīng)過一個STI區(qū)和兩個源區(qū)的距離，在擴(kuò)散過程中電子和空穴大量復(fù)合，因此改善了單粒子作用下的電荷共享效應(yīng)。


圖I為本發(fā)明提出的CMOS器件的剖面圖；圖2 (a)至圖2 (q)為本發(fā)明CMOS器件的制備方法的流程示意圖。
具體實施方式
下面結(jié)合附圖以NMOS為例詳細(xì)說明本發(fā)明的實施方式，其中介質(zhì)保護(hù)區(qū)材料采
用氮化硅。I)備片準(zhǔn)備P型(100)硅襯底I ;2)刻蝕有源區(qū)硅臺先在襯底熱氧化一薄層二氧化硅2a，再低壓化學(xué)氣相淀積(LPCVD)—層氮化硅3a，然后LPCVD —層二氧化硅4a，如圖2(a);光刻，反應(yīng)離子刻蝕(RIE)二氧化硅4a，RIE刻蝕氮化硅3a，氫氟酸腐蝕二氧化硅2a，使刻蝕后的二氧化硅4a與氮化硅3a間存在微小的臺階；電感耦合等離子體(ICP) 刻蝕硅襯底I，形成有源區(qū)硅臺，如圖2(b)；3)形成器件隔離區(qū)再次熱氧化一薄層二氧化硅2b，再LPCVD —層氮化硅3b，然后LPCVD—層二氧化硅4b，如圖2 (c);RIE 二氧化硅4b，RIE場區(qū)的氮化硅3b，如圖2 Cd)；腐蝕淀積的二氧化硅4a，4b，2b，有源區(qū)硅臺的臺面和側(cè)壁都完全被氮化硅保護(hù)，如圖2 (e)所示；局部場區(qū)氧化形成隔離區(qū)5，如圖2 Cf);腐蝕掉氮化硅3a，3b，二氧化硅2a，2b，如圖2 (g)；4)溝道雜質(zhì)注入LPCVD 二氧化硅6作為緩沖層，注入p型雜質(zhì)離子，如圖2 (h)；5)有源區(qū)硅臺第二次刻蝕=LPCVD氮化硅8，光刻出硅臺圖形，RIE刻蝕二氧化硅6和氮化硅8，如圖2 (i);以氮化硅8和二氧化硅6為硬掩膜，ICP刻蝕硅I和7，如圖2 (j)；6)形成阻擋層LPCVD氮化硅9，化學(xué)機(jī)械拋光(CMP)，如圖(k);光刻出底部源(或漏)區(qū)圖形，RIE刻蝕氮化硅9，如圖2 (I);7)形成源漏多晶硅清洗，LPCVD —層多晶硅10，化學(xué)機(jī)械拋光(CMP)，如圖2 Cm)；8)源漏區(qū)形成有源區(qū)硅臺第三次刻蝕，LPCVD 一層二氧化硅11，LPCVD —層氮化硅12，光刻出硅臺圖形，RIE刻蝕二氧化硅11和氮化硅12，以二氧化硅11和氮化硅12為阻擋層，ICP刻蝕多晶硅10和氮化硅9，如圖2 (n);注入n型雜質(zhì)離子；9)柵氧及柵側(cè)墻的形成熱氧化一層二氧化硅13，LPCVD 一層多晶硅14，如圖2
(O);光刻柵線條，刻蝕多晶硅14，二氧化硅13，形成多晶硅柵電極14和柵側(cè)墻13，如圖2(P);平坦化，去除硅臺頂層源漏區(qū)上方的二氧化硅11，氮化硅12，二氧化硅13，如圖2 (q)。最后需要注意的是，公布實施方式的目的在于幫助進(jìn)一步理解本發(fā)明，但是本領(lǐng)域的技術(shù)人員可以理解在不脫離本發(fā)明及所附的權(quán)利要求的精神和范圍內(nèi)，各種替換和修改都是可能的。因此，本發(fā)明不應(yīng)局限于實施例所公開的內(nèi)容，本發(fā)明要求保護(hù)的范圍以權(quán)利要求書界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種CMOS器件，包括襯底、源區(qū)、漏區(qū)以及位于襯底上的垂直溝道，在垂直溝道的上方設(shè)有源區(qū)，所述漏區(qū)設(shè)置在襯底上位于垂直溝道的兩側(cè)；或者在垂直溝道的上方設(shè)有漏區(qū)，所述源區(qū)設(shè)置在襯底上位于垂直溝道的兩側(cè)；在垂直溝道的兩側(cè)設(shè)有柵介質(zhì)和柵側(cè)墻，其特征在于，在垂直溝道內(nèi)增加一介質(zhì)保護(hù)區(qū)一，該介質(zhì)保護(hù)區(qū)一位于垂直溝道中央，將垂直溝道分為兩部分，所述介質(zhì)保護(hù)區(qū)一的高度等于垂直溝道長度，以有源硅臺中軸線為中心，介質(zhì)保護(hù)區(qū)一的邊緣距離溝道外側(cè)為20 IOOnm ;同時在襯底上的源區(qū)或漏區(qū)的下方設(shè)有介質(zhì)保護(hù)區(qū)二，該介質(zhì)保護(hù)區(qū)二的長度與源區(qū)或漏區(qū)的長度相等，所述介質(zhì)保護(hù)區(qū)二的高度為10 50nm。
2.如權(quán)利要求I所述的CMOS器件，其特征在于，對于NMOS器件，介質(zhì)保護(hù)區(qū)使用的材料為易陷入電子的材料；對于PMOS器件，介質(zhì)保護(hù)區(qū)使用的材料為易陷入空穴的材料。
3.如權(quán)利要求I所述的CMOS器件的方法，包括以下步驟 1)準(zhǔn)備半導(dǎo)體襯底； 2)在襯底熱氧化形成第一二氧化硅層，再淀積第一氮化硅層和第二二氧化硅層；光刻、刻蝕掉第二二氧化硅層和第一氮化硅層，再腐蝕第一二氧化硅層，刻蝕后使第一二氧化硅層與第一氮化硅層存在微小的臺階；刻蝕半導(dǎo)體襯底，形成半導(dǎo)體臺階； 3 )再次熱氧化形成第三二氧化硅層，淀積形成第二氮化硅層和第四二氧化硅層，刻蝕、局部場區(qū)氧化，形成器件隔離區(qū)； 4)淀積第五二氧化硅層作為緩沖層，進(jìn)行離子注入，使溝道中離子濃度分布均勻； 5)淀積第三氮化硅層和第六二氧化硅層后，以第三氮化硅層和第六二氧化硅層為硬掩膜，第二次刻蝕有源區(qū)半導(dǎo)體臺階； 6)淀積介質(zhì)保護(hù)區(qū)材料并刻蝕； 7)淀積第一多晶硅層，平坦化； 8)第三次刻蝕有源區(qū)半導(dǎo)體平臺，離子注入，形成器件的源漏區(qū)； 9)熱氧化第七二氧化硅層，淀積第二多晶硅層，離子注入，光刻柵線條，刻蝕后形成多晶硅柵電極和柵側(cè)墻。
全文摘要
本發(fā)明公開了一種抗輻射的CMOS器件及其制備方法，屬于CMOS集成電路技術(shù)領(lǐng)域。該CMOS器件包括襯底、源區(qū)、漏區(qū)以及位于襯底上的垂直溝道，在垂直溝道內(nèi)增加一介質(zhì)保護(hù)區(qū)一，該介質(zhì)保護(hù)區(qū)一位于垂直溝道中央，將垂直溝道分為兩部分，所述介質(zhì)保護(hù)區(qū)一的高度等于垂直溝道長度，以有源硅臺中軸線為中心，介質(zhì)保護(hù)區(qū)一的邊緣距離溝道外側(cè)為20～100nm；同時在襯底上的源區(qū)或漏區(qū)的下方設(shè)有介質(zhì)保護(hù)區(qū)二，該介質(zhì)保護(hù)區(qū)二的長度與源區(qū)或漏區(qū)的長度相等，所述介質(zhì)保護(hù)區(qū)二的高度為10～50nm。本發(fā)明由于增加介質(zhì)保護(hù)區(qū)，可有效隔斷器件源區(qū)和漏區(qū)收集電荷的路徑，改善了器件的單粒子特性。
文檔編號H01L23/552GK102769016SQ20121028927
公開日2012年11月7日 申請日期2012年8月14日 優(yōu)先權(quán)日2012年8月14日
發(fā)明者安霞, 武唯康, 譚斐, 黃如, 黃良喜 申請人:北京大學(xué)