晶片及其電源開關(guān)電路的布局方法
【專利摘要】一種電源開關(guān)電路的布局方法，包括：建立整合電路區(qū)塊，其中，整合電路區(qū)塊具有常開緩沖器以及標(biāo)準(zhǔn)電源開關(guān)電路。設(shè)定開關(guān)信號起始點以及信號終止點，并于信號起始點以及信號終止點間的傳輸路徑間放置多個標(biāo)準(zhǔn)電路區(qū)塊，其中，各標(biāo)準(zhǔn)電路區(qū)塊具有標(biāo)準(zhǔn)電源開關(guān)電路。檢視信號起始點與相鄰的標(biāo)準(zhǔn)電路區(qū)塊間、相鄰的各標(biāo)準(zhǔn)電路區(qū)塊間以及信號終止點與相鄰的標(biāo)準(zhǔn)電路區(qū)塊間的多數(shù)條導(dǎo)線片段的多個線段長度。在各線段長度大于預(yù)設(shè)值時，置換與各線段耦接的各標(biāo)準(zhǔn)電路區(qū)塊為整合電路區(qū)塊并成為多個被置換的電路區(qū)塊。本發(fā)明所提供的方法，可以消除需要透過手動來置放常開緩沖器的動作，降低布局的復(fù)雜度，有效減低電路布局的面積，進(jìn)以降低生產(chǎn)成本。
【專利說明】晶片及其電源開關(guān)電路的布局方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種電源開關(guān)電路的布局方法，且特別是有關(guān)于一種在低功率積體電路設(shè)計上配置常開緩沖器(Always On buffer, AO buffer)的電源開關(guān)電路的布局方法。
【背景技術(shù)】
[0002]在習(xí)知的低功率的集成電路的設(shè)計中，為了降低電源電壓下降(IR drop)的現(xiàn)象，在開關(guān)信號傳輸導(dǎo)線中，透過串接多個常開緩沖器(Always ON buffer, AO buffer)在電源開關(guān)電路(Power Gating Cell)間是一種常見的作法。通常，在習(xí)知技術(shù)中，常開緩沖器的布局通常需要通過人工的方式來放置在合適的位置，而在選擇可以放置常開緩沖器的區(qū)域時，也常需要尋找晶片中額外的區(qū)域。如此一來，除了增加布局的復(fù)雜度以外，還會耗去較大的布局面積，造成晶片成本的提升。
[0003]另外，在習(xí)知技術(shù)中，若采用具有雙電源接腳的架構(gòu)的常開緩沖器時，還需要針對電源線的走線作特殊的考量，也因此，經(jīng)常會發(fā)生所謂的走線壅塞(routing congestion)的現(xiàn)象，而更為提升布局的復(fù)雜度，并可能導(dǎo)致布局面積的增加。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供多種電源開關(guān)電路的布局方法，有效降低線路布局的復(fù)雜度，并減少所需要的布局面積。
[0005]本發(fā)明提出一種電源開關(guān)電路的布局方法，包括:設(shè)定一信號起始點以及一信號終止點；于所述信號起始點以及所述信號終止點間的一傳輸路徑間放置多個標(biāo)準(zhǔn)電路區(qū)塊與多個緩沖器，其中各所述標(biāo)準(zhǔn)電路區(qū)塊具有所述標(biāo)準(zhǔn)電源開關(guān)電路；檢視所述信號起始點與相鄰的標(biāo)準(zhǔn)電路區(qū)塊間、相鄰的各所述標(biāo)準(zhǔn)電路區(qū)塊間以及所述信號終止點與相鄰的標(biāo)準(zhǔn)電路區(qū)塊間的多數(shù)條導(dǎo)線片段的線段長度；以及在各所述線段長度大于一預(yù)設(shè)值時，置換與各所述導(dǎo)線片段耦接的各所述標(biāo)準(zhǔn)電路區(qū)塊為所述整合電路區(qū)塊并成為多個被置換的電路區(qū)塊且移除各所述導(dǎo)線片段上的所述多個緩沖器，其中每一所述整合電路區(qū)塊具有一常開緩沖器以及一標(biāo)準(zhǔn)電源開關(guān)電路。
[0006]本發(fā)明另提出一種電源開關(guān)電路的布局方法，包括:建立一整合電路區(qū)塊，其中，整合電路區(qū)塊具有常開緩沖器以及標(biāo)準(zhǔn)電源開關(guān)電路。并且，設(shè)定信號起始點以及信號終止點，于信號起始點以及信號終止點間的信號傳輸路徑間放置多個整合電路區(qū)塊以成為多個傳輸電路區(qū)塊。
[0007]本發(fā)明更提出一種晶片，包括電源開關(guān)電路。其中，電源開關(guān)電路包括電源開關(guān)信號起始點、傳輸路徑、多個標(biāo)準(zhǔn)電路區(qū)塊、多個整合電路區(qū)塊以及電源開關(guān)信號終止點。其中，電源開關(guān)電路依據(jù)單一布線路徑配置由所述信號起始點通過標(biāo)準(zhǔn)電路區(qū)塊與所述整合電路區(qū)塊至電源開關(guān)信號終止點。
[0008]基于上述，本發(fā)明建立同時具有常開緩沖器以及標(biāo)準(zhǔn)電源開關(guān)電路的整合電路區(qū)塊，并在進(jìn)行晶片內(nèi)的信號布局時，利用整合電路區(qū)塊來取代標(biāo)準(zhǔn)電路區(qū)塊，并藉以克服傳輸信號上所可能發(fā)生的電源電壓下降(IR drop)的現(xiàn)象。本發(fā)明所提供的利用整合電路區(qū)塊的置換方法，可以消除需要透過手動來置放常開緩沖器的動作，降低布局的復(fù)雜度，而整合電路區(qū)塊的布局面積又個別放置常開緩沖器以及標(biāo)準(zhǔn)電源開關(guān)電路的布局面積為小，有效減低電路布局的面積，進(jìn)以降低生產(chǎn)成本。
[0009]為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附圖式作詳細(xì)說明如下。
【專利附圖】

【附圖說明】
[0010]圖1繪示本發(fā)明實施例的電源開關(guān)電路的布局方法的流程圖。
[0011]圖2A繪示整合電路區(qū)塊200的示意圖。
[0012]圖2B以及圖2C繪示圖1實施例的步驟S12(TS140的一實施動作示意圖。
[0013]圖2D繪示圖2C的部份傳輸導(dǎo)線的連接方式的示意圖。
[0014]圖2E以及圖2F繪示圖1實施例的步驟S12(TS140的另一實施動作示意圖。
[0015]圖3繪示本發(fā)明另一實施例的電源開關(guān)電路的布局方法的流程圖。
[0016]圖4繪示圖3實施例的一實施方式示意圖。
[0017]【專利附圖】

【附圖說明】:
[0018]S11(TS140、S31( TS330:電源開關(guān)電路的布局步驟
[0019]200:整合電路區(qū)塊
[0020]2103(?11(?4:常開緩沖器
[0021]220:標(biāo)準(zhǔn)電源開關(guān)電路
[0022]201~208、251~2512:標(biāo)準(zhǔn)電路區(qū)塊
[0023]SIN:標(biāo)準(zhǔn)輸入端
[0024]SOUT:標(biāo)準(zhǔn)輸出端
[0025]AIN:常開輸入端
[0026]AOUT:常開輸出端
[0027]INVl、INV2:反向器
[0028]PMl:P型電晶體
[0029]VDDT、VCCT:電源傳輸端
[0030]SAl:信號起始點
[0031]SBl:信號終止點
[0032]LI~L9、LA:導(dǎo)線片段
[0033]201_1 ~208_1、259_1 ~2512_1:整合電路區(qū)塊
[0034]401:核心電路
[0035]410~450:整合電路區(qū)塊
[0036]BUFl~BUF6:緩沖器
【具體實施方式】
[0037]請參照圖1，圖1繪示本發(fā)明實施例的電源開關(guān)電路的布局方法的流程圖。其中，在步驟SllO中，整合常開緩沖器以及標(biāo)準(zhǔn)電源開關(guān)電路來建立整合電路區(qū)塊。請同步參照圖2A，圖2A繪示整合電路區(qū)塊200的示意圖。其中，建立整合電路區(qū)塊200是透過將常開緩沖器210以及標(biāo)準(zhǔn)電源開關(guān)電路220在固定的區(qū)域中進(jìn)行整合式的布局所建構(gòu)而成的。簡單來說，在進(jìn)行整合電路區(qū)塊200的建立時，可以在整合電路區(qū)塊中設(shè)定標(biāo)準(zhǔn)輸入端SIN、標(biāo)準(zhǔn)輸出端SOUT、常開輸入端AIN以及常開輸出端AOUT。接著，在將常開緩沖器210布局在整合電路區(qū)塊200中的常開輸入端AIN以及常開輸出端AOUT之間，并使常開緩沖器210的輸入端耦接至常開輸入端AIN，且使常開緩沖器210的輸出端耦接至常開輸出端A0UT。
[0038]另外，并將標(biāo)準(zhǔn)電源開關(guān)電路220布局在整合電路區(qū)塊200中的標(biāo)準(zhǔn)輸入端SIN以及標(biāo)準(zhǔn)輸出端SOUT間，并使標(biāo)準(zhǔn)電源開關(guān)電路220的輸入端耦接至標(biāo)準(zhǔn)輸入端SIN，且使標(biāo)準(zhǔn)電源開關(guān)電路220的輸出端耦接至標(biāo)準(zhǔn)輸出端SOUT。
[0039]在圖2A的繪示中，標(biāo)準(zhǔn)電源開關(guān)電路220由反向器INV1、INV2以及P型電晶體PMl所構(gòu)成。其中，反向器INVl接收傳送自標(biāo)準(zhǔn)輸入端SIN的信號，并對標(biāo)準(zhǔn)輸入端SIN上的信號進(jìn)行反向后傳送至P型電晶體PMl的柵極，以控制P型電晶體PMl的導(dǎo)通或斷開。P型電晶體PMl的源極以及漏極分別耦接至電源傳輸端VDDT以及VCCT，并且，在當(dāng)P型電晶體PMl依據(jù)其柵極所接受的信號而導(dǎo)通時，電源傳輸端VDDT上所接收的電源會被傳送至電源傳輸端VCCT上，相反的，若當(dāng)P型電晶體PMl依據(jù)其柵極所接受的信號而斷開時，電源傳輸端VDDT與電源傳輸端VCCT間的電源傳輸路徑會被切斷。
[0040]另外，反向器INV2則串接在反向器INVl的輸出端以及標(biāo)準(zhǔn)輸出端SOUT間，反向器INV2用以針對反向器INVl的輸出端上的信號進(jìn)行反向，并將反向后的信號傳送至標(biāo)準(zhǔn)輸出端SOUT。
[0041]值得注意的，常開緩沖器210可以與標(biāo)準(zhǔn)電源開關(guān)電路220共用操作電源，而所共用的操作電源可以是由電源傳輸端VDDT所接收的電源。并且，這種整合常開緩沖器210以及標(biāo)準(zhǔn)電源開關(guān)電路220以進(jìn)行整合式布局所建構(gòu)的整合電路區(qū)塊200所需要的布局面積會比分別針對常開緩沖器210以及標(biāo)準(zhǔn)電源開關(guān)電路220進(jìn)行獨立布局所需要的總面積來得小。而且，在整合電路區(qū)塊200中所具有的整合常開緩沖器210以及標(biāo)準(zhǔn)電源開關(guān)電路220的操作電源可以共用的條件下，可以省去獨立進(jìn)行常開緩沖器210的布局時還需要另外配置操作電源的電源線的布局動作，有效降低布局的復(fù)雜度。
[0042]請重新參照圖1，在步驟S120中，則針對開關(guān)信號起始點以及終止點進(jìn)行設(shè)定，并于信號起始點以及信號終止點間的導(dǎo)線傳輸路徑間放置多個標(biāo)準(zhǔn)電路區(qū)塊。以下請同步參照圖2B以及圖2C，圖2B以及圖2C繪示圖1實施例的步驟S12(TS140的一實施動作示意圖。在圖2B中，首先，設(shè)定信號起始點SAl以及信號終止點SBl在晶片上的布局位置，并且，在信號起始點SAl以及信號終止點SBl間的預(yù)設(shè)的導(dǎo)線傳輸路徑上放置多個標(biāo)準(zhǔn)電路區(qū)塊201?208，其中的標(biāo)準(zhǔn)電路區(qū)塊201?208中各具有如圖2A繪示的標(biāo)準(zhǔn)電源開關(guān)電路220。
[0043]在此，標(biāo)準(zhǔn)電路區(qū)塊是透過串連的方式配置在信號起始點SAl以及信號終止點SBl間的導(dǎo)線傳輸路徑上。并且，信號起始點SAl以及信號終止點SBl間所需要被配置的標(biāo)準(zhǔn)電路區(qū)塊的數(shù)量是依據(jù)信號起始點SAl以及信號終止點SBl間的傳輸路徑上的電源消耗狀態(tài)來決定的。也就是說，信號起始點SAl以及信號終止點SBl間所配置的標(biāo)準(zhǔn)電路區(qū)塊數(shù)量必須滿足晶片設(shè)計中的電源電壓下降(IR drop)的規(guī)范的需求。因此，信號起始點SAl以及信號終止點SBl間所需要被配置的標(biāo)準(zhǔn)電路區(qū)塊的數(shù)量可以依據(jù)晶片的實際狀態(tài)來決定，而圖2B繪示的8個標(biāo)準(zhǔn)電路區(qū)塊20廣208的配置方式僅只是一個范例，并不用以限縮本發(fā)明。
[0044]請參照圖1以及圖2B，在步驟S130中，則進(jìn)行信號起始點SAl與相鄰的標(biāo)準(zhǔn)電路區(qū)塊210間、相鄰的各標(biāo)準(zhǔn)電路區(qū)塊間(例如標(biāo)準(zhǔn)電路區(qū)塊201與標(biāo)準(zhǔn)電路區(qū)塊202間，標(biāo)準(zhǔn)電路區(qū)塊203與標(biāo)準(zhǔn)電路區(qū)塊204間)以及信號終止點SBl與相鄰的標(biāo)準(zhǔn)電路區(qū)塊208間的多數(shù)條導(dǎo)線片段Lf L9的多個線段長度的檢視動作。其中，導(dǎo)線片段L5由標(biāo)準(zhǔn)電路區(qū)塊204開始，依序透過緩沖器BUFf BUF3連接至標(biāo)準(zhǔn)電路區(qū)塊205。導(dǎo)線片段L9則由標(biāo)準(zhǔn)電路區(qū)塊208開始，依序透過緩沖器BUF4、UF6連接至信號終止點SBl。
[0045]在步驟S140中，在當(dāng)檢視出導(dǎo)線片段Lf L9中部份線段的長度超過預(yù)設(shè)值時，則進(jìn)行針對線段長度超過預(yù)設(shè)值的導(dǎo)線片段相耦接的標(biāo)準(zhǔn)電路區(qū)塊置換為整合電路區(qū)塊的置換動作，而這些被置換的整合電路區(qū)塊則可被稱為被置換的電路區(qū)塊。
[0046]具體來說明，請參照圖2B以及圖2C，在圖2B中，透過步驟S130的檢視動作后可以得知，導(dǎo)線片段L5以及L9的線段長度是超過預(yù)設(shè)值的。因此，透過步驟S140將與導(dǎo)線片段L5相耦接的標(biāo)準(zhǔn)電路區(qū)塊20廣204置換為整合電路區(qū)塊201_廣204_1。并且，透過步驟S140將導(dǎo)線片段L9相耦接的標(biāo)準(zhǔn)電路區(qū)塊205?208置換為整合電路區(qū)塊205_1?208_1。其中，被置換的電路區(qū)塊的整合電路區(qū)塊201_廣208_1的電路皆如圖2A繪示的整合電路區(qū)塊 200。
[0047]值得注意的是，在進(jìn)行信號起始點SAl通過整合電路區(qū)塊201_廣208_1至信號終止點SBl的傳輸信號的布局方式是利用單一布線路徑的方式來進(jìn)行的。也就是說，傳輸導(dǎo)線由信號起始點SAl出發(fā)并依序經(jīng)過整合電路區(qū)塊201_廣208_1至信號終止點SBl的傳輸路徑上是連續(xù)的且沒有分叉，并且，可利用一筆劃的方式來畫完整個傳輸路徑。
[0048]在圖2C中，傳輸導(dǎo)線由信號起始點SAl連接至整合電路區(qū)塊201_1的標(biāo)準(zhǔn)輸入端SIN，并由整合電路區(qū)塊201_1的標(biāo)準(zhǔn)輸出端SOUT連接至整合電路區(qū)塊202_1的標(biāo)準(zhǔn)輸入端SIN。信號沿著整合電路區(qū)塊202_廣203_1連接至整合電路區(qū)塊204_1的標(biāo)準(zhǔn)輸入端SIN,并透過整合電路區(qū)塊204_1的標(biāo)準(zhǔn)輸出端SOUT連接至整合電路區(qū)塊204_1的常開輸入端AIN。再透過整合電路區(qū)塊204_1的常開輸出端AOUT連接至整合電路區(qū)塊203_1的常開輸入端AIN。傳輸信號再沿著整合電路區(qū)塊203_1以及202_1連接至整合電路區(qū)塊201_1的常開輸入端AIN，并連接至整合電路區(qū)塊205_1的標(biāo)準(zhǔn)輸入端SIN。
[0049]整合電路區(qū)塊205_1?208_1間的信號的連接方式與整合電路區(qū)塊201_1?204_1間的信號的連接方式相類似，以下則不多贅述。其中信號透過整合電路區(qū)塊205_1的常開輸出端AOUT連接至信號終止點SBl。
[0050]附帶一提的，在完成了信號起始點SAl以及信號終止點SBl間的傳輸導(dǎo)線的連接，以及操作電源以及切斷電源的連接后，
[0051]請參照圖2D，圖2D繪示圖2C的部份傳輸導(dǎo)線的連接方式的示意圖。由圖2D可以發(fā)現(xiàn)，整合電路區(qū)塊201_廣204_1中所配置的常開緩沖器AOBf A0B4就可以有效的被放置在信號起始點SAl與信號終止點SBl間。另外，整合電路區(qū)塊201_廣204_1的電源傳輸端VDDT可共同接收相同的操作電源，而整合電路區(qū)塊201_廣204_1的電源傳輸端VCCT可相互耦接。
[0052]以下請同步參照圖1、圖2E以及2F，圖2E以及圖2F繪示圖1實施例的步驟S12(TS140的另一實施動作示意圖。在圖2A中，在步驟S130中，進(jìn)行信號起始點SAl與相鄰的標(biāo)準(zhǔn)電路區(qū)塊210間、相鄰的各標(biāo)準(zhǔn)電路區(qū)塊252~2511間(例如標(biāo)準(zhǔn)電路區(qū)塊251與標(biāo)準(zhǔn)電路區(qū)塊252間，標(biāo)準(zhǔn)電路區(qū)塊253與標(biāo)準(zhǔn)電路區(qū)塊254間)以及信號終止點SBl與相鄰的標(biāo)準(zhǔn)電路區(qū)塊2512間的多數(shù)條信號片段的多個線段長度的檢視動作，其中的導(dǎo)線片段LA則由標(biāo)準(zhǔn)電路區(qū)塊2512開始，依序透過緩沖器BUF1、UF4連接至信號終止點SBl。
[0053]而在步驟S140中，檢視出導(dǎo)線片段LA的線段長度超過預(yù)設(shè)值，并進(jìn)行針對與線段長度超過預(yù)設(shè)值的導(dǎo)線片段相耦接的標(biāo)準(zhǔn)電路區(qū)塊置換為整合電路區(qū)塊的置換動作。并且，由圖2F可知，透過步驟S140，則可以將與導(dǎo)線片段LA相耦接的標(biāo)準(zhǔn)電路區(qū)塊259~2512置換為整合電路區(qū)塊259_1~2512_1。
[0054]在完成了上述的整合電路區(qū)塊259_廣2512_1的置換動作后，則可以透過單一布線路徑的方式來進(jìn)行信號起始點SAl通過標(biāo)準(zhǔn)電路區(qū)塊25f258以及整合電路區(qū)塊201_1-208_1至信號終止點SBl的傳輸布局。
[0055]以下請參照圖3，圖3繪示本發(fā)明另一實施例的電源開關(guān)電路的布局方法的流程圖。其中的步驟包括:首先，在步驟S310中，透過針對常開緩沖器以及標(biāo)準(zhǔn)電源開關(guān)電路進(jìn)行整合式布局以建立整合電路區(qū)塊。并且，在步驟S320中，設(shè)定信號起始點以及信號終止點在晶片上的布局位置，再于步驟S330中，于信號起始點以及信號終止點間的傳輸路徑間放置多個整合電路區(qū)塊以成為多個傳輸電路區(qū)塊。
[0056]值得注意的是，本實施例直接放置作為傳輸電路區(qū)塊的整合電路區(qū)塊于信號起始點以及信號終止點間，可有效簡化布局的流程。而信號起始點以及信號終止點間的整合電路區(qū)塊的數(shù)量，可以依據(jù)導(dǎo)線傳輸路徑上的電源消耗狀態(tài)來計算。并且，標(biāo)準(zhǔn)電路區(qū)塊在傳輸路徑上以串連排列的方式來進(jìn)行配置。
[0057]以下請參照圖4，圖4繪示圖3實施例的一實施方式示意圖。在圖4中，信號起始點SAl以及信號終止點SBl被設(shè)定在晶片中的核心電路401的相同的側(cè)邊。信號傳輸路徑則被設(shè)定為信號起始點SAl出發(fā)并繞至核心電路401的另一側(cè)的上方，再繞回信號終止點SBl0藉由傳輸路徑上的電源消耗狀態(tài)來進(jìn)行計算，可以獲知信號起始點SAl以及信號終止點SBl間的整合電路區(qū)塊的數(shù)量(例如為5個)。因此，透過在信號起始點SAl以及信號終止點SBl間的導(dǎo)線傳輸路徑上，透過依序串接的方式，將整合電路區(qū)塊410-450依序配置在信號起始點SAl以及信號終止點SBl間。
[0058]綜上所述，本發(fā)明通過針對常開緩沖器以及標(biāo)準(zhǔn)電源開關(guān)電路進(jìn)行整合性的布局來建立整合電路區(qū)塊，并且，在需要常開緩沖器的傳輸路徑上，配置足夠數(shù)量的整合電路區(qū)塊以配置常開緩沖器。如此一來，不需要進(jìn)行額外加入常開緩沖器的布局動作，有效減低布局的復(fù)雜度。另外，整合電路區(qū)塊的布局面積會小于常開緩沖器以及標(biāo)準(zhǔn)電源開關(guān)電路獨立進(jìn)行布局所需要的布局面積，因此，可以降低因加入常開緩沖器所造成的布局面積的增加，有效降低生產(chǎn)成本。
[0059]雖然本發(fā)明已以實施例揭露如上，然其并非用以限定本發(fā)明，任何所屬【技術(shù)領(lǐng)域】中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，故本發(fā)明的保護(hù)范圍當(dāng)視申請專利范圍所界定者為準(zhǔn)。
【權(quán)利要求】
1.一種電源開關(guān)電路的布局方法，其特征是，所述方法包括: 設(shè)定一信號起始點以及一信號終止點； 于所述信號起始點以及所述信號終止點間的一傳輸路徑間放置多個標(biāo)準(zhǔn)電路區(qū)塊與多個緩沖器，其中各所述標(biāo)準(zhǔn)電路區(qū)塊具有所述標(biāo)準(zhǔn)電源開關(guān)電路； 檢視所述信號起始點與相鄰的標(biāo)準(zhǔn)電路區(qū)塊間、相鄰的各所述標(biāo)準(zhǔn)電路區(qū)塊間以及所述信號終止點與相鄰的標(biāo)準(zhǔn)電路區(qū)塊間的多數(shù)條導(dǎo)線片段的線段長度；以及 在各所述線段長度大于一預(yù)設(shè)值時，置換與各所述導(dǎo)線片段耦接的各所述標(biāo)準(zhǔn)電路區(qū)塊為所述整合電路區(qū)塊并成為多個被置換的電路區(qū)塊且移除各所述導(dǎo)線片段上的所述多個緩沖器，其中每一所述整合電路區(qū)塊具有一常開緩沖器以及一標(biāo)準(zhǔn)電源開關(guān)電路。
2.如權(quán)利要求1所述的電源開關(guān)電路的布局方法，其特征是，于所述信號起始點以及所述信號終止點間的所述信號傳輸路徑上放置所述多個標(biāo)準(zhǔn)電路區(qū)塊的步驟包括: 依據(jù)所述信號傳輸路徑上的電源消耗狀態(tài)來計算出所述多個標(biāo)準(zhǔn)電路區(qū)塊與所述多個緩沖器的數(shù)量；以及 在所述信號傳輸路徑上以串連排列的方式配置所述多個標(biāo)準(zhǔn)電路區(qū)塊與所述多個緩沖器。
3.如權(quán)利要求1所述的電源開關(guān)電路的布局方法，其特征是，所述方法更包括: 依據(jù)一單一布線路徑配置由所述信號起始點通過所述多個被置換電路區(qū)塊至所述信號終止點的傳輸信號。
4.如權(quán)利要求3所述的電源開關(guān)電路的布局方法，其特征是，所述方法更包括: 依據(jù)一傳輸時間需求來調(diào)整所述單一布線路徑。
5.一種電源開關(guān)電路的布局方法，其特征是，所述方法包括: 建立一整合電路區(qū)塊，其中所述整合電路區(qū)塊具有一常開緩沖器以及一標(biāo)準(zhǔn)電源開關(guān)電路； 設(shè)定一信號起始點以及一信號終止點；以及 于所述信號起始點以及所述信號終止點間的一信號傳輸路徑間放置多個所述整合電路區(qū)塊與多個標(biāo)準(zhǔn)電路區(qū)塊形成一開關(guān)電路傳輸路徑。
6.如權(quán)利要求5所述的電源開關(guān)電路的布局方法，其特征是，建立所述整合電路區(qū)塊的步驟包括: 在所述整合電路區(qū)塊中設(shè)定一標(biāo)準(zhǔn)輸入端、一標(biāo)準(zhǔn)輸出端、一常開輸入端以及一常開輸出端；以及 配置使所述常開緩沖器的輸入端耦接所述常開輸入端，且使所述常開緩沖器的輸出端耦接所述常開輸出端，并配置使所述標(biāo)準(zhǔn)電源開關(guān)電路的輸入端耦接所述標(biāo)準(zhǔn)輸入端，使所述標(biāo)準(zhǔn)電源開關(guān)電路的輸出端耦接所述標(biāo)準(zhǔn)輸出端。
7.如權(quán)利要求5所述的電源開關(guān)電路的布局方法，其特征是，于所述信號起始點以及所述信號終止點間的所述導(dǎo)線傳輸路徑上放置所述多個標(biāo)準(zhǔn)電路區(qū)塊的步驟包括: 依據(jù)所述信號傳輸路徑上的電源消耗狀態(tài)來計算出所述多個傳輸電路區(qū)塊的數(shù)量；以及 在所述信號傳輸路徑上以串連排列的方式配置所述多個傳輸電路區(qū)塊。
8.如權(quán)利要求5所述的電源開關(guān)電路的布局方法，其特征是，所述方法更包括:依據(jù)一單一布線路徑配置由所述信號起始點通過所述多個傳輸電路區(qū)塊至所述信號終止點的傳輸信號。
9.一晶片，其特征是，所述晶片包括: 一電源開關(guān)電路，其中所述電源開關(guān)電路包括: 一電源開關(guān)信號起始點； 一傳輸路徑； 多個標(biāo)準(zhǔn)電路區(qū)塊； 多個整合電路區(qū)塊；以及 一電源開關(guān)信號終止點，其中所述電源開關(guān)電路依據(jù)單一布線路徑配置由所述信號起始點通過所述多個標(biāo)準(zhǔn)電路區(qū)塊與所述多個整合電路區(qū)塊至所述電源開關(guān)信號終止點。
10.如權(quán)利要求9所述的晶片，其特征是，所述整合電路區(qū)塊包括: 一常開緩沖器；以及 一標(biāo)準(zhǔn)電源開關(guān)電路，其中所述常開緩沖器的輸入端為一常開輸入端，且所述常開緩沖器的輸出端為一常開輸出端，所述標(biāo)準(zhǔn)電源開關(guān)電路的輸入端為一標(biāo)準(zhǔn)輸入端，所述標(biāo)準(zhǔn)電源開關(guān)電路的輸出端為一標(biāo)準(zhǔn)輸出端。
【文檔編號】H01L27/02GK103577621SQ201210281548
【公開日】2014年2月12日 申請日期:2012年8月8日 優(yōu)先權(quán)日:2012年8月8日
【發(fā)明者】李東哲, 張仲喬 申請人:揚智科技股份有限公司