半導體元件及其形成方法
【專利摘要】本發(fā)明公開了一種半導體元件及其形成方法。半導體結(jié)構(gòu)形成于基板上，且包含第一第一型金屬氧化物半導體場效晶體管及第二第一型金屬氧化物半導體場效晶體管。第一第一型金屬氧化物半導體場效晶體管具有形成于基板上的第一柵極結(jié)構(gòu)、第一源極區(qū)及第一漏極區(qū)。第二第一型金屬氧化物半導體場效晶體管具有形成于基板上的第二柵極結(jié)構(gòu)、第二源極區(qū)及第二漏極區(qū)。第一第一型金屬氧化物半導體場效晶體管以第一掩模進行第一口袋布植，第二第一型金屬氧化物半導體場效晶體管以第二掩模進行第二口袋布植，且第二柵極結(jié)構(gòu)的方向與第一柵極結(jié)構(gòu)的方向不同。本發(fā)明能減緩元件非匹配性的問題。
【專利說明】半導體元件及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導體元件及其形成方法；具體而言，本發(fā)明涉及一種與口袋型布植(pocket implant or halo implant)技術(shù)相關(guān)的半導體元件及其形成方法。
【背景技術(shù)】
[0002]隨著半導體工藝技術(shù)的演進，半導體元件已漸漸地朝著小尺寸及高密度的方向發(fā)展。當半導體元件的尺寸變小時，會面臨短溝道效應(short channel effect)的問題。
[0003]口袋型布植(pocket implant or halo implant)技術(shù)為改善短溝道效應的常用方法。圖1A描繪公知半導體元件I的俯視圖，而圖1B則描繪公知半導體元件I于參考虛線14處的剖面示意圖。半導體元件I包含基板10、柵極結(jié)構(gòu)11、源極區(qū)12及漏極區(qū)13，而柵極結(jié)構(gòu)11則包含介電層Ila及柵極電極lib。公知的口袋型布植技術(shù)由四個方向10a、10b、10c、10d對半導體元件I進行口袋型布植。首先，設定離子布植(ion implantation)條件并固定離子布植的角度，接下來以同一掩模由四個方向10a、10b、10c、10d中的其中一方向(例如:方向IOa)開始進行口袋型布植，之后將基板10水平地旋轉(zhuǎn)九十度，再由下一方向(例如:方向IOc)進行口袋型布植，依此類推，直至四個方向皆布植完畢。如此，以方向10c、10d對半導體元件I的柵極電極Ilb進行口袋型布植，以方向10a、IOb進行與柵極電極Ilb垂直的另一半導體元件的柵極電極(未圖示)的口袋型布植。
[0004]由圖1B可知，對半導體元件I進行方向10c、10d的口袋型布植后，會分別于源極區(qū)12及漏極區(qū)13的內(nèi)側(cè)邊緣形成口袋布植區(qū)15、16。口袋布植區(qū)15、16能分別降低源極區(qū)12與基板10間的橫向電場及漏極區(qū)13與基板10間的橫向電場，藉此改善短溝道效應。
[0005]然而，當半導體工藝技術(shù)進入納米級時代(亦即，100納米以下時代)時，對半導體元件進行口袋型布植所衍生出元件非匹配性(device mismatch)的問題愈形嚴重。通常，可通過調(diào)整離子布植濃度(ion implant dose)、離子布植能量(ion implant energy)、熱工藝(thermal process)或采用共用布植(co-1mplant)等方式,在短溝道效應與元件非匹配性之間取得平衡。不過，隨著工藝的不斷微縮(如40納米以下)，上述的方法所能達成的效果有限。
[0006]有鑒于此，如何在工藝的不斷微縮(如40納米以下)下，在短溝道效應與元件非匹配性兩問題間取得平衡，仍是本領(lǐng)域亟待解決的課題。
[0007]現(xiàn)有技術(shù)的缺點是對半導體元件I的柵極電極Ilb進行口袋型布植以形成口袋布植區(qū)15、16，其中于方向10c、IOd進行的口袋型布植，會對與的垂直的該另一半導體元件的柵極電極造成其元件非匹配性或其它不良影響；相同的，于方向10a、10b進行的口袋型布植亦會對柵極電極Ilb (半導體元件I)的元件特性造成負面的影響。

【發(fā)明內(nèi)容】

[0008]針對現(xiàn)有技術(shù)中存在的問題，本發(fā)明提出以一掩模以對與半導體元件(如第一型金屬氧化物半導體場效晶體管)的一柵極電極平行的柵極電極進行口袋型布植(如方向10c、10d);但如此，將使得柵極電極僅能以平行方向擺放，而不利于布局面積與晶圓的利用率。因此，本發(fā)明提出以另一掩模對與該半導體元件的該柵極電極不同方向(如與之垂直)的柵極電極進行口袋型布植(如方向10a、10b)，以進一步解決公知技術(shù)與上述的問題。
[0009]因此，本發(fā)明提供一種形成半導體元件的方法及一種半導體元件。
[0010]本發(fā)明所提供的半導體元件，形成于一基板上，且包含一第一第一型金屬氧化物半導體場效晶體管及一第二第一型金屬氧化物半導體場效晶體管。該第一第一型金屬氧化物半導體場效晶體管具有形成于該基板上的一第一柵極結(jié)構(gòu)、一第一源極區(qū)、及一第一漏極區(qū)。該第二第一型金屬氧化物半導體場效晶體管具有形成于該基板上的一第二柵極結(jié)構(gòu)、一第二源極區(qū)、及一第二漏極區(qū)。該第一第一型金屬氧化物半導體場效晶體管以一第一掩模進行一第一口袋布植，該第二第一型金屬氧化物半導體場效晶體管以一第二掩模進行一第二口袋布植,且該第二柵極結(jié)構(gòu)的方向與該第一柵極結(jié)構(gòu)的方向不同。
[0011]本發(fā)明所提供的于一基板上形成半導體元件的方法，包含下列步驟:形成一第一第一型金屬氧化物半導體場效晶體管，該第一第一型金屬氧化物半導體場效晶體管具有形成于該基板上的一第一柵極結(jié)構(gòu)、一第一源極區(qū)及一第一漏極區(qū)；形成一第二第一型金屬氧化物半導體場效晶體管，該第二第一型金屬氧化物半導體場效晶體管具有形成于該基板上的一第二柵極結(jié)構(gòu)、一第二源極區(qū)及一第二漏極區(qū)；以一第一掩模對該第一第一型金屬氧化物半導體場效晶體管進行一第一口袋布植；以及以一第二掩模對該第二第一型金屬氧化物半導體場效晶體管進行一第二口袋布植。其中，該第二柵極結(jié)構(gòu)的方向與該第一柵極結(jié)構(gòu)的方向不同。
[0012]本發(fā)明的有益效果在于，本發(fā)明所提供的形成半導體元件的方法，能于基板上形成二個不同方向的柵極結(jié)構(gòu)，其通過不同的兩道掩模，分別于各柵極結(jié)構(gòu)的兩側(cè)施以口袋型布植，使口袋布植區(qū)形成于源極區(qū)及漏極區(qū)邊緣。由于口袋型布植程序僅施加于柵極結(jié)構(gòu)的兩側(cè)，故能減緩元件非匹配性的問題。此外，由于柵極結(jié)構(gòu)間的方向不需相同，因此能縮小整體布局面積，提升晶圓的利用率。
【專利附圖】

【附圖說明】
[0013]圖1A描繪公知半導體元件的俯視圖；
[0014]圖1B描繪公知半導體元件于參考虛線14處的剖面示意圖；
[0015]圖2A描繪第一實施例的半導體元件的俯視圖；
[0016]圖2B描繪第一實施例的半導體元件于參考虛線214處的剖面示意圖；
[0017]圖2C描繪第一實施例的半導體元件于參考虛線224處的剖面示意圖；
[0018]圖3描繪本發(fā)明的第二實施例的例示性晶圓3 ;以及
[0019]圖4A、圖4B及圖4C描繪本發(fā)明的第三實施例的流程圖。
[0020]其中，附圖標記說明如下:
[0021]I 半導體元件
[0022]IOa 方向
[0023]IOb 方向
[0024]IOc 方向
[0025]IOd 方向[0026]11柵極結(jié)構(gòu)
[0027]Ila介電層
[0028]Ilb柵極電極
[0029]12源極區(qū)
[0030]13漏極區(qū)
[0031]14參考虛線
[0032]15口袋布植區(qū)
[0033]16口袋布植區(qū)
[0034]2半導體元件
[0035]210基板
[0036]210a方向
[0037]210b方向
[0038]211a第一介電層[0039]211b第一柵極電極
[0040]212第一源極區(qū)
[0041]213第一漏極區(qū)
[0042]214參考虛線
[0043]215第一口袋布植區(qū)
[0044]216第一口袋布植區(qū)
[0045]217a第一側(cè)壁子
[0046]217b第一側(cè)壁子
[0047]218參考虛線
[0048]219a第一輕布植區(qū)
[0049]219b第一輕布植區(qū)
[0050]220a方向
[0051]220b方向
[0052]221a第二介電層
[0053]221b第二柵極電極
[0054]222第二源極區(qū)
[0055]223第二漏極區(qū)
[0056]224參考虛線
[0057]225第二口袋布植區(qū)
[0058]226第二口袋布植區(qū)
[0059]227a第二側(cè)壁子
[0060]227b第二側(cè)壁子
[0061]229a第二輕布植區(qū)
[0062]229b第二輕布植區(qū)
[0063]3晶圓
[0064]30基板[0065]31第一 N型柵極結(jié)構(gòu)
[0066]32第二 N型柵極結(jié)構(gòu)
[0067]33第一 P型柵極結(jié)構(gòu)
[0068]34第二 P型柵極結(jié)構(gòu)
[0069]36a區(qū)域
[0070]36b區(qū)域
[0071]36c區(qū)域
[0072]36d區(qū)域
【具體實施方式】
[0073]以下將通過實施例來解釋本發(fā)明所提供的半導體元件及其形成方法。然而，本發(fā)明的實施例并非用以限制本發(fā)明須在如實施例所述的任何環(huán)境、應用或方式方能實施。因此，關(guān)于實施例的說明僅為闡釋本發(fā)明的目的，而非用以直接限制本發(fā)明。需說明者，以下實施例及附圖中，與本發(fā)明非直接相關(guān)的元件及程序可能省略而未繪示。
[0074]本發(fā)明的第一實施例為半導體元件2，請參圖2A、圖2B及圖2C中。圖2A描繪半導體元件2的俯視圖，圖2B描繪半導體元件2于參考虛線214處的剖面示意圖，而圖2C則描繪半導體元件2于參考虛線224處的剖面示意圖。
[0075]半導體兀件2包含基板210、第一柵極結(jié)構(gòu)、第一側(cè)壁子217a、217b、第一源極區(qū)212、第一漏極區(qū)213、第一輕·布植區(qū)219a、219b、第一口袋布植區(qū)215、216、第二柵極結(jié)構(gòu)、第二側(cè)壁子227a、227b、第二源極區(qū)222、第二漏極區(qū)223、第二輕布植區(qū)229a、229b及第二口袋布植區(qū)225、226。其中，第一柵極結(jié)構(gòu)、第一源極區(qū)212、及第一漏極區(qū)213形成一第一第一型金屬氧化物半導體場效晶體管的主體，而第二柵極結(jié)構(gòu)、第二源極區(qū)222、及第二漏極區(qū)223形成一第二第一型金屬氧化物半導體場效晶體管的主體。
[0076]第一柵極結(jié)構(gòu)及第二柵極結(jié)構(gòu)分別形成于基板210上的第一區(qū)域及第二區(qū)域。于圖2A中，參考虛線218上方為第一區(qū)域，而參考虛線218下方為第二區(qū)域。第一柵極結(jié)構(gòu)包含第一介電層211a及第一柵極電極211b，而第二柵極結(jié)構(gòu)包含第二介電層221a及第二柵極電極221b。須說明者，第一柵極結(jié)構(gòu)及第二柵極結(jié)構(gòu)的方向不同(亦即，于基板210上，第一柵極電極211b的擺放方向與第二柵極電極221b的擺放方向不同)。于較佳實施態(tài)樣中，第一柵極結(jié)構(gòu)于基板210上的擺放方向與第二柵極結(jié)構(gòu)于基板210上的擺放方向呈九十度，如圖2A的第一柵極電極211b及第二柵極電極221b所示。
[0077]接著，對第一第一型金屬氧化物半導體場效晶體管以第一掩模(mask)進行第一口袋布值。具體而言，以第一掩模(未繪示)以來覆蓋第二區(qū)域(亦即，參考虛線218下方)及其它非相關(guān)區(qū)域。之后，第一實施例先后采用一輕布植(Lightly-Doped Drain ;LDD)程序及一口袋布植(pocket implant or halo implant)程序，由兩個方向210a、210b進行輕布植及口袋型布植。通過此輕布植程序，便于基板210內(nèi)位于第一柵極結(jié)構(gòu)下方的兩側(cè)處分別形成第一輕布植區(qū)219a、219b。再者，通過此口袋布植程序，便于基板210內(nèi)位于第一輕布植區(qū)219a、219b的內(nèi)側(cè)邊緣分別形成第一口袋布植區(qū)215、216。
[0078]詳細而言，前段所述的口袋布植程序，可先由方向210a進行口袋型布植，接著，將基板210水平地旋轉(zhuǎn)一百八十度，再由方向210b進行口袋型布植，二者形成第一口袋布植區(qū)215及216。須說明者，于其他實施態(tài)樣中，可先由方向210b進行口袋型布植，再由方向210a進行口袋型布植。
[0079]接著，對第二第一型金屬氧化物半導體場效晶體管以第二掩模進行第二 口袋布值。具體而言，以第二掩模(未繪示)來覆蓋第一區(qū)域(亦即，參考虛線218上方)及其它非相關(guān)區(qū)域。之后，再采用輕布植程序及口袋布植程序，由兩個方向220a、220b進行輕布植及口袋型布植。通過此輕布植程序，便于基板210內(nèi)位于第二柵極結(jié)構(gòu)下方的兩側(cè)處分別形成第二輕布植區(qū)229a、229b。再者，通過此口袋布植程序，便于基板210內(nèi)位于第二輕布植區(qū)229a、229b的內(nèi)側(cè)邊緣分別形成第二口袋布植區(qū)225、226。
[0080]詳細而言，前段所述的口袋布植程序，可先由方向220a進行口袋型布植，接著，將基板210水平地旋轉(zhuǎn)一百八十度，再由方向220b進行口袋型布植，二者形成第二口袋布植區(qū)225及226。須說明者，于其他實施態(tài)樣中，可先由方向220b進行口袋型布植，再由方向220a進行口袋型布植。
[0081]接著，于基板210上位于第一柵極結(jié)構(gòu)的兩側(cè)分別形成第一側(cè)壁子(spacer)217a、217b，且于基板210上位于第二柵極結(jié)構(gòu)的兩側(cè)分別形成第二側(cè)壁子227a、227b。之后，通過源極區(qū)及漏極布植程序，將第一源極區(qū)212及第一漏極區(qū)213分別形成于基板210內(nèi)位于第一輕布植區(qū)219a、219b的外側(cè)。同理，通過源極區(qū)及漏極布植程序，將第二源極區(qū)222及第二漏極區(qū)223分別形于基板210內(nèi)位于第一輕布植區(qū)229a、229b的外側(cè)。
[0082]于一實施例中，以第一掩模進行的口袋布植所施加的角度與以第二掩模進行的第二口袋布植施加的角度實質(zhì)上呈九十度。此外，于一實施例中，第一柵極結(jié)構(gòu)與第二柵極結(jié)構(gòu)由同一型離子摻雜而成。具體而言，若第一柵極結(jié)構(gòu)、第一源極區(qū)212、第一漏極區(qū)213、第一輕布植區(qū)219a、219b、第二柵極結(jié)構(gòu)、第二源極區(qū)222、第二漏極區(qū)223及第二輕布植區(qū)229a、229b由第一型離子摻雜而成，則第一口袋布植區(qū)215、216及第二口袋布植區(qū)225、226由第二型離子摻雜而成。其中，第一型離子可為P型離子或N型離子中的任一種，而第二型離子則為P型離子或N型離子中的另一種。
[0083]由上述說明可知，第一實施例的半導體元件2上形成有兩個不同方向的柵極結(jié)構(gòu)(亦即第一柵極結(jié)構(gòu)及第二柵極結(jié)構(gòu))。由于第一柵極結(jié)構(gòu)及第二柵極結(jié)構(gòu)的擺放方向不同，因此能縮小整體的布局面積。此外，口袋布植程序施加于第一柵極結(jié)構(gòu)及第二柵極結(jié)構(gòu)的兩側(cè)(或說第一柵極結(jié)構(gòu)與第一源極區(qū)212及第一漏極區(qū)213所形成的第一溝道兩端，以及第二柵極結(jié)構(gòu)與第二源極區(qū)222及第二漏極區(qū)223所形成的第二溝道兩端)，故能減少半導體元件2的非匹配性問題。
[0084]本發(fā)明的第二實施例為例示性晶圓3，其俯視圖描繪于圖3。首先，于基板30上的區(qū)域36a、36b、36c、36d分別形成多個第一 N型柵極結(jié)構(gòu)31、多個第二 N型柵極結(jié)構(gòu)32、多個第一 P型柵極結(jié)構(gòu)33及多個第二 P型柵極結(jié)構(gòu)34。N型柵極結(jié)構(gòu)31與N型柵極結(jié)構(gòu)32的方向呈九十度，且P型柵極結(jié)構(gòu)33與P型柵極結(jié)構(gòu)34的方向呈九十度。
[0085]接著，以一掩模覆蓋區(qū)域36b、36c、36d,再以輕布植程序于基板30內(nèi)位于第一 N型柵極結(jié)構(gòu)31下方的兩側(cè)處分別形成N型離子的輕布植區(qū)(未繪示)，且以口袋布植程序于前述輕布植區(qū)內(nèi)側(cè)邊緣分別形成P型離子的口袋布植區(qū)(未繪示)。
[0086]類似的，以一掩模覆蓋區(qū)域36a、36c、36d及其它非相關(guān)區(qū)域，再以輕布植程序于基板30內(nèi)位于第二 N型柵極結(jié)構(gòu)32下方的兩側(cè)處分別形成N型離子的輕布植區(qū)(未繪示)，且以口袋布植程序于前述輕布植區(qū)內(nèi)側(cè)邊緣分別形成P型離子的口袋布植區(qū)(未繪示)。
[0087]之后，以一掩模覆蓋區(qū)域36a、36b、36d及其它非相關(guān)區(qū)域，再以輕布植程序于基板30內(nèi)位于第一 P型柵極結(jié)構(gòu)33下方的兩側(cè)處分別形成P型離子的輕布植區(qū)(未繪示)，且以口袋布植程序于前述輕布植區(qū)內(nèi)側(cè)邊緣分別形成N型離子的口袋布植區(qū)(未繪示)。
[0088]類似的，以一掩模覆蓋區(qū)域36b、36c、36d，再以輕布植程序于基板30內(nèi)位于第二 P型柵極結(jié)構(gòu)34下方的兩側(cè)處分別形成P型離子的輕布植區(qū)(未繪示)，且以口袋布植程序于前述輕布植區(qū)內(nèi)側(cè)邊緣分別形成N型離子的口袋布植區(qū)(未繪示)。
[0089]然后，于基板30上位于各第一 N型柵極結(jié)構(gòu)31的兩側(cè)、各第二 N型柵極結(jié)構(gòu)32的兩側(cè)、各第一 P型柵極結(jié)構(gòu)33的兩側(cè)及各第二 P型柵極結(jié)構(gòu)的兩側(cè)分別形成側(cè)壁子。之后，以一掩模覆蓋區(qū)域36c、36d，以于基板30內(nèi)位于第一 N型柵極結(jié)構(gòu)31及第二 N型柵極結(jié)構(gòu)32的輕布植區(qū)的外側(cè)形成源極區(qū)及漏極區(qū)。類似的，以一掩模覆蓋區(qū)域36a、36b，以于基板30內(nèi)位于第一 P型柵極結(jié)構(gòu)33及第二 P型柵極結(jié)構(gòu)34的輕布植區(qū)的外側(cè)形成源極區(qū)及漏極區(qū)。
[0090]通過上述程序，第二實施例的例示性晶圓3上便形成有不同方向的N型金屬氧化物半導體場效晶體管(N-Type Metal-Oxide-Semiconductor Field-EffectTransistor, NMOS)及不同方向的P型金屬氧化物半導體場效晶體管(P-TypeMetal-Oxide-Semiconductor Field-Effect Transistor, PM0S),因此能縮小整體的布局面積，有效地利用晶圓3的空間。一片晶圓或一個小面積的布局區(qū)域若僅能以單一方向擺放柵極結(jié)構(gòu)其晶圓或面積的使用率將受限，40納米以下若能以不同的掩模來擺放不同方向的柵極結(jié)構(gòu)將可大幅改善晶圓或面積的使用率。
[0091]本發(fā)明的第三實施例為一種形成半導體元件的方法，其流程圖描繪于圖4A、圖4B及圖4C。
[0092]首先，此方法執(zhí)行步驟S401，于基板上的一第一區(qū)域及一第二區(qū)域分別形成第一柵極結(jié)構(gòu)及第二柵極結(jié)構(gòu)。須說明者，第一柵極結(jié)構(gòu)的方向與第二柵極結(jié)構(gòu)的方向不同。于較佳的情況，第一柵極結(jié)構(gòu)的方向與第二柵極結(jié)構(gòu)的方向呈九十度。
[0093]接著執(zhí)行步驟S403，以第一掩模覆蓋該第二區(qū)域及其它非相關(guān)區(qū)域。于步驟S405中，以輕布植程序，于基板內(nèi)位于第一柵極結(jié)構(gòu)下方的兩側(cè)處，分別形成一第一輕布植區(qū)。之后，于步驟S407中，以口袋布植程序，于各第一輕布植區(qū)內(nèi)側(cè)邊緣分別形成第一 口袋布植區(qū)。
[0094]進一步言，步驟S407可由步驟S407a、S407b及S407c來達成。于步驟S407a中，此方法以口袋布植程序，于該等第一輕布植區(qū)其中之一的內(nèi)側(cè)邊緣形成一第一 口袋布植區(qū)。接著，于步驟S407b中，將基板水平地旋轉(zhuǎn)一百八十度。隨后，于步驟S407c，此方法以口袋布植程序，于該等第一輕布植區(qū)其中之另一的內(nèi)側(cè)邊緣形成另一第一口袋布植區(qū)。
[0095]之后，執(zhí)行步驟S409，以第二掩模覆蓋第一區(qū)域及其它非相關(guān)區(qū)域。于形成第二掩模后，此方法執(zhí)行步驟S411以便以輕布植程序，于基板內(nèi)位于第二柵極結(jié)構(gòu)下方的兩側(cè)處，分別形成一第二輕布植區(qū)。接著，再執(zhí)行步驟S413，以口袋布植程序，于各第二輕布植區(qū)內(nèi)側(cè)邊緣分別形成一第二口袋布植區(qū)。于較佳實施態(tài)樣中，步驟S413的口袋布植程序所施加的角度與步驟S407的口袋布植施加的角度實質(zhì)上呈九十度。
[0096]進一步言，步驟S413可由步驟S413a、S413b及S413c來達成。于步驟S413a中，此方法以口袋布植程序，于所述第二輕布植區(qū)其中之一的內(nèi)側(cè)邊緣，形成一第二口袋布植區(qū)。接著，于步驟S413b中，將基板水平地旋轉(zhuǎn)一百八十度。隨后，于步驟S413c，此方法以口袋布植程序，于所述第二輕布植區(qū)其中之另一的內(nèi)側(cè)邊緣，形成另一第二 口袋布植區(qū)。
[0097]之后，于步驟S415中，于基板上位于第一柵極結(jié)構(gòu)的兩側(cè)分別形成第一側(cè)壁子，且于基板上位于第二柵極結(jié)構(gòu)的兩側(cè)分別形成第二側(cè)壁子。接著，于步驟S417中，以一源極區(qū)及漏極布植程序，于基板內(nèi)位于所述第一輕布植區(qū)的外側(cè)形成一第一源極區(qū)及一第一漏極區(qū)，且于基板內(nèi)位于所述第二輕布植區(qū)的外側(cè)形成一第二源極區(qū)及一第二漏極區(qū)。
[0098]須說明者，前述第一柵極結(jié)構(gòu)、第一源極區(qū)及第一漏極區(qū)形成一第一第一型金屬氧化物半導體場效晶體管的主體，而第二柵極結(jié)構(gòu)、第二源極區(qū)及第二漏極區(qū)形成一第二第一型金屬氧化物半導體場效晶體管的主體。前述步驟S407可視為以第一掩模對第一第一型金屬氧化物半導體場效晶體管進行第一口袋布植。此外，第一口袋布植施加于第一柵極結(jié)構(gòu)與第一源極區(qū)及第一漏極區(qū)所形成的第一溝道兩端。類似的，前述步驟S413可視為以第二掩模對第二第一型金屬氧化物半導體場效晶體管進行第二口袋布植。此外，第二口袋布植施加于第二柵極結(jié)構(gòu)與第二源極區(qū)及第二漏極區(qū)所形成的第二溝道兩端。
[0099]此外，于一實施例中，第一柵極結(jié)構(gòu)與第二柵極結(jié)構(gòu)由同一型離子摻雜而成。具體而言，若第一柵極結(jié)構(gòu)、第一輕布植區(qū)、第一源極區(qū)、第一漏極區(qū)、第二柵極結(jié)構(gòu)、第二輕布植區(qū)、第二源極區(qū)及第二漏極區(qū)由第一型離子摻雜而成，則第一口袋布植區(qū)及第二 口袋布植區(qū)由第二型離子摻雜而成。其中，第一型離子可為P型離子或N型離子中的任一種，而第二型離子則為P型離子或N型離子中的另一種。
[0100]通過本發(fā)明所提供的形成半導體元件的方法，能于基板上形成兩個不同方向的柵極結(jié)構(gòu)，再通過兩道掩模，分別于各柵極結(jié)構(gòu)的兩側(cè)施以口袋型布植，使口袋布植區(qū)形成于源極區(qū)及漏極區(qū)下方。由于口袋型布植程序僅施加于柵極結(jié)構(gòu)的兩側(cè)(或說溝道的兩端)，故能減緩元件的非匹配性的問題。此外，由于柵極結(jié)構(gòu)間的方向不需相同，因此能縮小整體布局面積，提升晶圓的利用率。
[0101]由于半導體工藝可能超過幾百道程序，上述的實施例僅用來例舉本發(fā)明的實施態(tài)樣，以及闡釋本發(fā)明的技術(shù)特征，并非用來限制本發(fā)明的保護范疇。任何本【技術(shù)領(lǐng)域】的技術(shù)人員可輕易完成的改變或等同性的安排均屬于本發(fā)明所主張的范圍，本發(fā)明的權(quán)利保護范圍應以權(quán)利要求為準。
【權(quán)利要求】
1.一種半導體元件，形成于一基板上，包含: 一第一第一型金屬氧化物半導體場效晶體管，具有形成于該基板上的一第一柵極結(jié)構(gòu)、一第一源極區(qū)、及一第一漏極區(qū)；以及 一第二第一型金屬氧化物半導體場效晶體管，具有形成于該基板上的一第二柵極結(jié)構(gòu)、一第二源極區(qū)、及一第二漏極區(qū)； 其中，該第一第一型金屬氧化物半導體場效晶體管以一第一掩模進行一第一口袋布植，該第二第一型金屬氧化物半導體場效晶體管以一第二掩模進行一第二口袋布植，且該第二柵極結(jié)構(gòu)的方向與該第一柵極結(jié)構(gòu)的方向不同。
2.如權(quán)利要求1所述的半導體元件，其中該第一柵極結(jié)構(gòu)的方向與該第二柵極結(jié)構(gòu)的方向?qū)嵸|(zhì)上呈九十度。
3.如權(quán)利要求1所述的半導體兀件，其中該第一口袋布植施加于該第一柵極結(jié)構(gòu)與該第一源極區(qū)及該第一漏極區(qū)所形成的第一溝道兩端。
4.如權(quán)利要求3所述的半導體元件，其中該第二口袋布植施加于該第二柵極結(jié)構(gòu)與該第二源極區(qū)及該第二漏極區(qū)所形成的第二溝道兩端
5.如權(quán)利要求4所述的半導體元件，其中以該第一掩模進行的該第一口袋布植所施加的角度與以該第二掩模進行的該第二口袋布植施加的角度實質(zhì)上呈九十度。
6.一種于一基板上形成半導體元件的方法，包含下列步驟: 于該基板上形成一第一第一型金屬氧化物半導體場效晶體管，該第一第一型金屬氧化物半導體場效晶體管具有一第一柵極結(jié)構(gòu)、一第一源極區(qū)及一第一漏極區(qū)； 于該基板上形成一第二第一型金屬氧化物半導體場效晶體管，該第二第一型金屬氧化物半導體場效晶體管具有一第二柵極結(jié)構(gòu)、一第二源極區(qū)及一第二漏極區(qū)； 以一第一掩模對該第一第一型金屬氧化物半導體場效晶體管進行一第一口袋布植；以及 以一第二掩模對該第二第一型金屬氧化物半導體場效晶體管進行一第二口袋布植； 其中，該第二柵極結(jié)構(gòu)的方向與該第一柵極結(jié)構(gòu)的方向不同。
7.如權(quán)利要求6所述的方法,其中該第一柵極結(jié)構(gòu)的方向與該第二柵極結(jié)構(gòu)的方向?qū)嵸|(zhì)上呈九十度。
8.如權(quán)利要求6所述的方法,其中該第一口袋布植施加于該第一柵極結(jié)構(gòu)與該第一源極區(qū)及該第一漏極區(qū)所形成的一第一溝道兩端。
9.如權(quán)利要求8所述的方法，其中該第二口袋布植施加于該第二柵極結(jié)構(gòu)與該第二源極區(qū)及該第二漏極區(qū)所形成的一第二溝道兩端
10.如權(quán)利要求9所述的方法，其中以該第一掩模進行的該第一口袋布植所施加的角度與以該第二掩模進行的該第二口袋布植施加的角度實質(zhì)上呈九十度。
【文檔編號】H01L21/266GK103579337SQ201210275290
【公開日】2014年2月12日 申請日期:2012年8月3日 優(yōu)先權(quán)日:2012年8月3日
【發(fā)明者】葉達勛, 黃惠民, 簡育生 申請人:瑞昱半導體股份有限公司