專利名稱：去耦電容器電路系統(tǒng)的制作方法
去輔電容器電路系統(tǒng)
相關(guān)串請的交叉引用
本申請要求2011年7月I日提交的美國專利申請No. 13/175，724的優(yōu)先權(quán)，在此通過引用整體并入該申請。技術(shù)領(lǐng)域
本公開總體涉及集成電路，并且更具體而言，涉及具有去耦電容器的集成電路。
背景技術(shù)：
去耦電容器經(jīng)常用于幫助提供更為穩(wěn)定的電源電壓給集成電路上的電路系統(tǒng)。去耦電容器將直流(DC)電源線上的高頻噪聲旁路至接地電源線，從而防止噪聲到達被加電的電路部件。在需要電源在各種操作模式之間切換的情形中，充足的去耦電容可以用作減小模式切換事件期間電源電壓中的非期望驟降的幅度的能量儲備。
集成電路設(shè)計中的發(fā)展要求電源供應(yīng)穩(wěn)定的功率以供集成電路以高數(shù)據(jù)速率和時鐘速度操作。這要求增加每單位集成電路面積的去耦電容的量。大的去耦電容會占用集成電路上的過多的寶貴表面面積。
為了滿足現(xiàn)代工藝的嚴格的多晶硅密度要求，每個去耦電容器包括緊鄰其多晶硅柵極的虛設(shè)多晶硅結(jié)構(gòu)。多晶硅柵極連接至電源線，而虛設(shè)多晶硅結(jié)構(gòu)與操作的電路系統(tǒng)電學(xué)斷開(即，虛設(shè)多晶硅結(jié)構(gòu)并非被有源驅(qū)動至任何特定電壓電平)。包括在該布置中形成的多個去耦電容器陣列塊的集成電路可以具有由去耦電容器電路系統(tǒng)占據(jù)的可用裸片空間的大部分。 發(fā)明內(nèi)容
集成電路可以包括去耦電容器電路系統(tǒng)(有時稱為“decap”電路系統(tǒng))。去耦電容器電路系統(tǒng)可以用于減少在電源線上存在的電源噪聲的量。去耦電容器電路系統(tǒng)可以形成有虛設(shè)多晶硅結(jié)構(gòu)以滿足工藝密度要求。虛設(shè)多晶硅結(jié)構(gòu)可以用于增加每個去耦電容器的電容。
可以按去耦電容器的分組(有時稱為塊)來組織去耦電容器。每個塊中的去耦電容器可以布置為具有多個行和列的去耦電容器的陣列。去耦電容器塊可以具有不同的大小和形狀，并且可以表現(xiàn)出不同的電容值。
集成電路中的每個去耦電容器可以具有源極-漏極區(qū)、導(dǎo)電柵極結(jié)構(gòu)和相關(guān)聯(lián)的虛設(shè)結(jié)構(gòu)。柵極結(jié)構(gòu)可以連接至第一電源端子。第一電源端子可以被偏置到正電源電壓或接地電源電壓。源極-漏極區(qū)中的至少一個可以耦合至第二電源端子。第二電源端子可以被偏置到正電源電壓或接地電源電壓。
相關(guān)聯(lián)的虛設(shè)結(jié)構(gòu)可以形成為與導(dǎo)電柵極結(jié)構(gòu)相鄰且平行，使得每個源極-漏極區(qū)介于柵極和至少一個虛設(shè)結(jié)構(gòu)之間。虛設(shè)多晶硅結(jié)構(gòu)的大小和形狀可以變化?？梢酝ㄟ^金屬、多晶硅或其他導(dǎo)電材料形成導(dǎo)電柵極結(jié)構(gòu)和虛設(shè)結(jié)構(gòu)。虛設(shè)結(jié)構(gòu)中的一些或全部可以耦合至第二電源端子。虛設(shè)多晶硅結(jié)構(gòu)中的一些或全部可以耦合至源極-漏極區(qū)中的至少一個。以此方式布置，耦合至第二電源端子的虛設(shè)多晶硅結(jié)構(gòu)可以用于增加該去耦電容器的電容(例如在柵極結(jié)構(gòu)和耦合到電源端子的相關(guān)聯(lián)的虛設(shè)結(jié)構(gòu)之間可以形成并聯(lián)電容)。單獨的虛設(shè)結(jié)構(gòu)還可以提供對每個去耦電容器的屏蔽，使得每個去耦電容器與干擾、耦合機制和其他非期望的噪聲源隔離。本發(fā)明的又一些特征及其本質(zhì)和各種優(yōu)勢將通過所附附圖和下面的具體描述變得更為明顯。


圖1是根據(jù)本發(fā)明的一個實施例的具有去耦電容器電路系統(tǒng)的示例性集成電路的頂部布局圖。圖2是根據(jù)本發(fā)明的一個實施例的具有符合密度準則(density-compliance)的結(jié)構(gòu)的去稱電容器的頂部布局圖。圖3至圖6是示出根據(jù)本發(fā)明的一個實施例的去耦電容器的頂部布局圖。圖7是根據(jù)本發(fā)明的一個實施例的示例性去耦電容器的截面?zhèn)纫晥D。圖8是示出與根據(jù)本發(fā)明的一個實施例的去耦電容器相鄰形成的晶體管的圖。圖9是根據(jù)本發(fā)明的一個實施例的圖8的截面?zhèn)纫晥D。圖10是根據(jù)本發(fā)明的一個實施例的不出與圖8和圖9的電路系統(tǒng)相關(guān)聯(lián)的寄生電容的示意圖。
具體實施例方式本發(fā)明的一些實施例涉及具有去耦電容器電路系統(tǒng)的集成電路。集成電路包括使用外部電源供電的片上電路系統(tǒng)。外部電源可以用于使用電源電壓對集成電路供電。一般期望將電源電壓維持在恒定電壓電平。從電源汲取的功率的量在集成電路的正常操作期間可以變化。為了適應(yīng)這類改變的功率需求同時維持恒定電源電壓電平，集成電路可以包括去耦電容器電路系統(tǒng)。去耦電容器電路系統(tǒng)可以用作提供瞬態(tài)電流汲取的本地能量存儲儲備。使用去耦電容器電路系統(tǒng)提供電流可以減少電源噪聲。圖1顯示了包括諸如數(shù)字/模擬電路系統(tǒng)和控制電路系統(tǒng)4之類的內(nèi)部電路系統(tǒng)的集成電路。集成電路10可以包括存儲器芯片、數(shù)字信號處理電路、微處理器、專用集成電路、可編程集成電路或其他適合的集成電路。如圖1所示，集成電路10可以包括諸如去耦電容器塊8之類的去耦電容器塊。去耦電容器塊8可以均包括電容器陣列。如圖1所示，具有變化的配置的去耦電容器塊8(例如不同大小和形狀的去耦電容器塊8)可以在器件10上形成。去耦電容器塊8還可以通過不同類型的電容器(例如薄氧化物電容器和厚氧化物電容器)的組合形成。去耦電容器塊8可以在許多位置中形成(例如，與I/O電路系統(tǒng)6相鄰，作為I/O電路系統(tǒng)6的構(gòu)成部分，與對電源變化敏感的電路4相鄰，或者在器件10上的任何期望位置處)。如果期望，則可以在器件10上形成數(shù)十或數(shù)百去耦電容器陣列塊8。去耦電容器塊8可以用于減少器件10上的相應(yīng)位置處的電源變化。例如，考慮外部電源供應(yīng)1. 2V正電源電壓給器件10的情形。器件10可以包括以高數(shù)據(jù)速率(例如大于IGbps的數(shù)據(jù)速率)操作的通信電路系統(tǒng)4。在空閑模式期間，通信電路系統(tǒng)4可以從電源汲取O. 5A的電流(作為一個示例)。在傳輸模式期間，通信電路系統(tǒng)可以從電源汲取0.7A的電流。在從空閑模式至傳輸模式的模式切換期間，與器件10上的通信電路系統(tǒng)4相鄰定位的去耦電容器塊8可以用于提供O. 2A的電流(O. 7-0. 5)，使得通信電路系統(tǒng)8接收1.2V的恒定正電源電壓。
考慮正電源經(jīng)歷瞬態(tài)電壓毛刺的另一情形。去耦電容器塊8可以通過提供瞬態(tài)電流給內(nèi)部電路系統(tǒng)4使得在電路系統(tǒng)4的本地電源端子處接收的正電源電壓保持恒定為1. 2V(作為一個示例)來抑制或吸收該毛刺。用于維持恒定電源電壓并同時供應(yīng)期望電流汲取的去I禹電容器電路系統(tǒng)8可以稱為鎮(zhèn)流電路(ballasting circuit)。
在器件10上形成的去耦電容器塊8可以具有大的尺度。例如，單個去耦電容器陣列8可以經(jīng)測量達400 μ mX 200 μ m并且可以具有100或更多個、1000或更多個、或者10000 或更多個單獨的電容器單元?，F(xiàn)代集成電路中的去耦電容器電路系統(tǒng)8的大小可以占據(jù)可用裸片面積的相當大的百分比(例如從3%至15%或更多)。
在器件10上形成的去耦電容器塊8可以包括薄氧化物去 耦電容器、厚氧化物去耦電容器或其他合適去耦電容器的任何合適組合。例如，靠近由高電源電壓供電的電路系統(tǒng) (例如I/O電路系統(tǒng)6)的去耦電容器塊8可以包括比薄氧化物去耦電容器(如果存在) 更多的厚氧化物去耦電容器，而靠近由低電源電壓供電的電路系統(tǒng)(例如數(shù)字電路系統(tǒng)4) 的去耦電容器塊8可以包括比厚氧化物去耦電容器(如果存在)更多的薄氧化物去耦電容器。
由去耦電容器電路系統(tǒng)占據(jù)的面積的相當大的部分被保留用于虛設(shè)多晶硅結(jié)構(gòu)。 在常規(guī)去耦電容器中，這些虛設(shè)多晶硅結(jié)構(gòu)僅用于滿足針對給定工藝的多晶硅密度要求。 在正常集成電路操作期間，常規(guī)去耦電容器中的虛設(shè)多晶硅結(jié)構(gòu)未被偏置到任何指定電壓電平并且與金屬布線(通過該金屬布線傳遞電源電壓)電隔離。
圖2是具有鄰近電路系統(tǒng)的、符合密度準則的結(jié)構(gòu)的示例性薄氧化物去耦電容器 100的頂部布局圖。
針對給定工藝的多晶硅密度要求要求集成電路布局的每單位面積的多晶硅密度滿足某些閾值要求(即，每單位面積的多晶硅密度必須大于第一閾值，并且每單位面積的多晶硅密度必須小于第二閾值)。在圖2的示例中，具有多晶硅柵極22的集成電路結(jié)構(gòu)可以在距去耦電容器100的多晶硅柵極102的距離Dl處形成。如果Dl不在某個范圍之內(nèi)， 則集成電路可能違反針對給定工藝的密度要求。例如，如果多晶硅柵極22和去耦電容器多晶硅柵極102之間的距離Dl過大，則每單位面積的多晶硅密度可以低于第一閾值，從而違反密度要求。
符合密度準則的結(jié)構(gòu)34可以用于滿足多晶硅密度要求。插入于去耦電容器柵極 102和多晶硅柵極22之間的符合密度準則的結(jié)構(gòu)34可以用于增加集成電路的每單位面積的多晶硅密度至在第一密度閾值要求之上并且在第二密度閾值要求之下的值。
如圖2所示，薄氧化物去耦電容器100可以包括柵極102以及源極和漏極區(qū)104。 柵極區(qū)102可以由電壓Vg偏置。源極-漏極區(qū)104可以由電源接地電壓Vss通過路徑112 偏置。源極-漏極區(qū)104還可以通過金屬路徑112耦合至相關(guān)聯(lián)的符合密度準則的結(jié)構(gòu)34對。圖2僅是示例性的。電容器100可以是薄氧化物去耦電容器電路系統(tǒng)、厚氧化物去耦電容器電路系統(tǒng)或其他合適的去耦電容器電路系統(tǒng)。圖3是示意性薄氧化物去耦電容器的頂部布局圖。如圖3所示，薄氧化物去耦電容器100可以包括柵極102以及源極和漏極區(qū)104。源極和漏極區(qū)104可互換并且在此有時統(tǒng)稱為源極-漏極區(qū)。柵極102可以具有O.1 μ m至1. 2 μ m的柵極長度103。柵極區(qū)102可以通過poly-to-Ml (多晶硅至Ml)過孔108耦合至金屬路徑109 (例如在其上可以傳遞信號Vg的導(dǎo)電路徑)。過孔108是將多晶硅結(jié)構(gòu)耦合至在第一金屬互連層Ml中形成的對應(yīng)金屬路徑的接觸結(jié)構(gòu)。源極-漏極區(qū)104可以通過源極-漏極接觸(有時稱為源極-漏極過孔)110 f禹合至金屬路徑112。源極-漏極區(qū)104可以使用有時稱為指(finger)的金屬結(jié)構(gòu)耦合至金屬路徑112?？梢栽诰嘣礃O-漏極區(qū)104距離Dl處形成結(jié)構(gòu)114(例如，可以在與第一源極-漏極區(qū)104距離Dl處形成第一符合密度準則的結(jié)構(gòu)，而可以在與第二源極-漏極區(qū)104距離 Dl處形成第二符合密度準則的結(jié)構(gòu))。可以在與結(jié)構(gòu)114距離D2處形成虛設(shè)結(jié)構(gòu)120 (例如，與第一源極-漏極區(qū)相關(guān)聯(lián)的第一符合密度準則的結(jié)構(gòu)114和120可以隔開距離D2，而與第二源極-漏極區(qū)相關(guān)聯(lián)的第二符合密度準則的結(jié)構(gòu)114和120可以隔開距離D2)。結(jié)構(gòu)114和120可以基本平行于柵極102而延伸。距離Dl和D2可以基于用于制造集成電路10的工藝的密度要求。距離Dl可以具有與距離D2不同的值。導(dǎo)電結(jié)構(gòu)114和120可以通過金屬或任何合適的材料形成，其密度與柵極102的密度相當。例如，結(jié)構(gòu)114和虛設(shè)結(jié)構(gòu)120可以使用多晶硅形成以滿足多晶硅密度要求(即，為了確保去耦電容器的密度與周圍電路系統(tǒng)的密度基本匹配)。用于滿足密度匹配要求的諸如結(jié)構(gòu)114和虛設(shè)結(jié)構(gòu)120之類的符合密度準則的結(jié)構(gòu)有時可以稱為虛設(shè)填充結(jié)構(gòu)、虛設(shè)柵極結(jié)構(gòu)或傀偏結(jié)構(gòu)(ghost structure)。由去耦電容器100占據(jù)的面積的相當大部分被保留用于這類符合密度準則的結(jié)構(gòu)。為了增加去耦電容器100的總電容而不導(dǎo)致面積增加(為了更有效地利用由結(jié)構(gòu)114占據(jù)的面積)，結(jié)構(gòu)114可以經(jīng)由poly-to-Ml過孔118聯(lián)接(耦合)至金屬路徑112?？梢允褂糜袝r稱為指的金屬結(jié)構(gòu)將結(jié)構(gòu)114聯(lián)接至金屬路徑112。可以通過金屬路徑112 (作為一個示例)將結(jié)構(gòu)114驅(qū)動至電源電壓Vss。使用該布置耦合的結(jié)構(gòu)114可以貢獻附加的電容給去耦電容器100的總電容。使用結(jié)構(gòu)114增加電容器100的總電容可以因此增加去耦電容器100的每單位面積的電容。這允許電路設(shè)計者減少每個去耦電容器塊8的面積并同時仍提供充足的去耦電容，從而釋放寶貴的集成電路面積以供其他操作電路系統(tǒng)使用。去耦電容器100可以耦合至附近的電源線。路徑109可以耦合至集成電路10上的電源線(例如Vg可以等于正電源Vdd)。去耦電容器100可以用于防止路徑109上的電源變化。用于防止附近電源線上的電源變化的去耦電容器100可以對附近的噪聲電路系統(tǒng)敏感。結(jié)構(gòu)114可以提供對去耦電容器100的屏蔽，使得可以最小化電容性耦合和其他耦合機制(例如去耦電容器100可以與附近噪聲電路系統(tǒng)隔離)?？紤]附近電路包括在其上傳遞具有大電壓擺動的高頻信號的給定導(dǎo)電路徑的情形。在去耦電容器100和給定導(dǎo)電路徑之間存在寄生電容。給定導(dǎo)電路徑的高頻信號傳輸分量可以通過寄生電容耦合到去耦電容器100中。接地結(jié)構(gòu)114可以提供去耦電容器100與高頻分量的屏蔽(例如，結(jié)構(gòu)114可以用于將耦合的高頻分量旁路至接地)。圖3僅是示例性的。去耦電容器100的側(cè)邊可以有在柵極102的任一側(cè)上的任何數(shù)目的虛設(shè)結(jié)構(gòu)(例如，至少兩個虛設(shè)結(jié)構(gòu)，至少三個虛設(shè)結(jié)構(gòu)等)以滿足工藝密度需求。使用圖3的配置聯(lián)接的虛設(shè)結(jié)構(gòu)120可以屏蔽去耦電容器100免受非期望的信號源的影響?？梢允褂脠D3的布置復(fù)制去耦電容器100以形成任何大小和形狀的去耦電容器陣列。用于防止電源變化的薄氧化物去耦電容器100可以耦合至低電壓電源線?？梢栽诩呻娐?0上的使用較低電壓電源線的電路系統(tǒng)(例如數(shù)字電路系統(tǒng)4)附近形成薄氧化物去耦電容器100。薄氧化物去耦電容器100耦 合到的電源線可以供應(yīng)從O. 5V至1. 5V的電壓(作為一個不例)。圖4是示例性厚氧化物去耦電容器的頂部布局圖。如圖4所示，厚氧化物去耦電容器101可以包括柵極202和源極-漏極區(qū)104。柵極區(qū)域202可以具有大于薄氧化物去耦電容器的柵極長度103 (圖3)的柵極長度203。柵極長度103可以具有O.1ym至2. 2μπι或任何其他的合適長度。柵極202可以通過poly-to-Ml過孔108耦合到金屬路徑109。源極-漏極區(qū)104可以通過源極-漏極接觸110耦合至金屬路徑112?？梢栽谂c源極-漏極區(qū)104距離D3處形成符合密度準則的結(jié)構(gòu)204。為了滿足工藝密度要求，距離D3可以大于距離Dl (圖3)。結(jié)構(gòu)204可以基本平行于柵極202而延伸。厚氧化物去耦電容器101可以耦合至高電壓電源線(例如路徑109上的信號Vg可以被驅(qū)動至正電源電壓Vdd)。可以在集成電路10上的要求高電壓電源線的電路(例如I/o電路系統(tǒng)6)附近形成厚氧化物去耦電容器101。厚氧化物去耦電容器101耦合到的電源線可以供應(yīng)從2V至4V的電壓(作為一個示例)。圖5是示出薄氧化物去耦電容器的另一合適布置的圖。如圖5所示，結(jié)構(gòu)120可以通過poly-to-Ml過孔302聯(lián)接至金屬路徑112?？梢允褂媒饘俾窂?12有源地將結(jié)構(gòu)120驅(qū)動至電源電壓Vss。被偏置到電源電壓Vss的結(jié)構(gòu)120和114可以提供對去耦電容器101的屏蔽以免受非期望的源的影響。圖5僅是示例性的。去耦電容器100的側(cè)邊可以有任何數(shù)目的虛設(shè)結(jié)構(gòu)120 (例如至少兩個虛設(shè)結(jié)構(gòu)、至少三個虛設(shè)結(jié)構(gòu)、等等)以滿足工藝密度要求。附加的虛設(shè)結(jié)構(gòu)120還可以通過poly-to-Ml過孔302聯(lián)接至金屬路徑11 2并且通過路徑112偏置到電源電壓Vss0附加的經(jīng)聯(lián)接的結(jié)構(gòu)120還可以提供對去耦電容器100的屏蔽以免受非期望的源的影響。此外，如上所述地經(jīng)聯(lián)接的結(jié)構(gòu)120的添加并不限于薄氧化物去耦電容器的布局，而是可以應(yīng)用于厚氧化物去耦電容器的布局或任何其他合適的電容器配置。圖6示出薄氧化物去耦電容器的另一合適布置的圖。如圖6的示例所示，可以在結(jié)構(gòu)114和120之上形成金屬板部分402。虛設(shè)結(jié)構(gòu)120可以通過poly-to-Ml過孔302、金屬板部分402和poly-to-Ml過孔118稱合至虛設(shè)結(jié)構(gòu)114。金屬板部分402可以短接至路徑112。此外，如上所述的結(jié)構(gòu)114至120的耦合并不限于薄氧化物去耦電容器的布局，而是可以應(yīng)用于厚氧化物去耦電容器的布局或任何其他合適電容器配置。圖7是示出了薄氧化物去耦電容器100的截面?zhèn)纫晥D的圖。在圖7的示例中，可以在襯底SUB中的η阱中形成去耦電容器100，而可以通過η+摻雜區(qū)域形成源極-漏極區(qū)104。如果期望，還可以在深η阱內(nèi)部的P阱中形成去耦電容器100，而可以通過ρ+摻雜區(qū)域形成源極-漏極區(qū)104?？梢栽谂c去耦電容器100相鄰的淺溝槽隔離(STI)結(jié)構(gòu)460上形成符合密度準則的結(jié)構(gòu)114。
如圖7的示例中所示，去耦電容器100的電容可以包括三個電容Cl、C2和C3。
電容Cl可以表示存在于柵極102和柵極102正下方的襯底表面之間的本征電容。 例如，如果η阱被偏置到接地電壓Vss，則將電壓Vg施加至柵極區(qū)102可以導(dǎo)致在氧化物層 450下方形成聚集區(qū)452。電容Cl可以基于氧化物層450的厚度以及柵極102的布局面積。 電容器C2和C3可以表示存在于結(jié)構(gòu)114和柵極區(qū)102之間的寄生耦合電容。C2和C3的寄生電容可以基于柵極區(qū)102和結(jié)構(gòu)114之間的距離456 (例如，電容C2和C3可以與距離 456成反比)。例如，如果距離456增加，則電容C2和C3將減小。相反地，如果距離456減少，則電容C2和C3將增加。
寄生電容C2和C3的添加可以相比于電容Cl導(dǎo)致總電容增加5% -40%。例如， 考慮薄氧化物去耦電容器具有18. 3fF的原始電容Cl的情形。將虛設(shè)結(jié)構(gòu)114聯(lián)接至接地可以引入電容C2和C3，其將使薄氧化物去耦電容器100的電容增加至24fF (作為一個示例)。
圖8是示出靠近晶體管500的去耦電容器100的圖。如圖8的示例所示，晶體管500 可以具有多晶硅柵極502、源極區(qū)504和漏極區(qū)506。晶體管柵極502可以通過poly-to-Ml 過孔510耦合至金屬路徑512。柵極502可以通過金屬路徑512接收正電壓信號Vsig。由于非常鄰近晶體管500，所以在晶體管柵極區(qū)502處的電壓改變可以寄生地耦合至去耦電容器100上(例如Vsig的改變可以導(dǎo)致Vg的對應(yīng)改變)。
考慮電壓信號Vsig從電源電壓Vss向正電源電壓Vcc的轉(zhuǎn)變的情形。如果虛設(shè)結(jié)構(gòu)114未被偏置到電源電壓，則Vsig的該轉(zhuǎn)變步驟行為可以通過在晶體管500的柵極502 和去耦電容器100的柵極102之間的寄生電容耦合至去耦電容器100。
圖9是示出圖8的去耦電容器100和晶體管500的截面視圖的圖。在圖9的示例中，晶體管柵極區(qū)502到去耦電容器100的寄生耦合可以由具有電容Ccoup的電容器表示。 結(jié)構(gòu)114可以綁定于接地電壓Vss或其他期望電壓電平。從Vsig到Vg的耦合路徑可以由結(jié)構(gòu)114向電壓Vss的接地所阻斷(例如，來自電路500的任何電容性耦合將由結(jié)構(gòu)114 吸收并且將不影響信號Vg的行為)。
考慮Vsig表示經(jīng)歷瞬態(tài)大電壓擺動的信號的情形。結(jié)構(gòu)114的接地將旁路通過寄生電容器Ccoup的電流，使得去耦電容器100的信號Vg不受Vsig的任何電壓改變的影響。
圖10是示出圖8和圖9的晶體管500和去耦電容器100的代表性電路的圖。電容器Cl和寄生電容器C2和C3可以在信號Vg和電源線Vss之間并聯(lián)耦合。C1、C2和C3的并聯(lián)組合的有效電容具有C1、C2和C3的電容之和的值。
由于電容Ccoup和Cl、C2和C3的并聯(lián)有效電容被接地至Vss，因此信號Vg與晶體管信號Vsig隔離(S卩，因Ccoup導(dǎo)致的電容性耦合將被電源接地吸收)。例如，因信號 Vsig的改變導(dǎo)致通過寄生電容器Ccoup的任何電流將被旁路至接地端子Vss并且將不受信號Vg影響。
附加實施例
附加實施例1。一種集成電路包括第一端子和第二端子；半導(dǎo)體襯底；在半導(dǎo)體襯底上的絕緣體層；在絕緣體層上的導(dǎo)體，配置成用作集成電路電容器的第一導(dǎo)電結(jié)構(gòu)，其中導(dǎo)體電耦合至第一端子；以及至少一個符合密度準則的結(jié)構(gòu)，其電耦合至第二端子并且配置成用作集成電路電容器的第二導(dǎo)電結(jié)構(gòu)。附加實施例2。如在附加實施例1中限定的集成電路，其中符合密度準則的結(jié)構(gòu)包括多晶硅。附加實施例3。如在附加實施例2中限定的集成電路，其中導(dǎo)體包括多晶硅柵極結(jié)構(gòu)。附加實施例4。如在附加實施例3中限定的集成電路，還包括在半導(dǎo)體襯底中與多晶硅柵極結(jié)構(gòu)相鄰的源極-漏極區(qū)，其中源極-漏極區(qū)耦合至第二端子。附加實施例5。如在附加實施例4中限定的集成電路，還包括半導(dǎo)體襯底中的摻
雜阱，其中摻雜阱的一部分位于絕緣體層下方，并且其中在摻雜阱中形成源極-漏極區(qū)。附加實施例6。如在附加實施例5中限定的集成電路，其中摻雜阱包括η阱，并且其中源極-漏極區(qū)包括η+摻雜區(qū)。附加實施例7。如在附加實施例5中限定的集成電路，其中摻雜阱包括P阱，并且其中源極-漏極區(qū)包括P+摻雜區(qū)。附加實施例8。如在附加實施例1中限定的集成電路，還包括在半導(dǎo)體襯底中的源極-漏極區(qū)，其中源極-漏極區(qū)耦合至第二端子。附加實施例9。如在附加實施例8中限定的集成電路，還包括金屬結(jié)構(gòu)，電耦合至第二端子，具有耦合至源極-漏極區(qū)的至少一個指，并且具有耦合至符合密度準則的結(jié)構(gòu)的至少一個指。附加實施例10。如在附加實施例8中限定的集成電路，其中至少一個符合密度準則的結(jié)構(gòu)包括第一符合密度準則的結(jié)構(gòu)和第二符合密度準則的結(jié)構(gòu)，集成電路電容器還包括金屬結(jié)構(gòu)，電耦合至第二端子，具有耦合至源極-漏極區(qū)之一的第一指，具有耦合至第一符合密度準則的結(jié)構(gòu)的第二指，并且具有耦合至第二符合密度準則的結(jié)構(gòu)的第三指。附加實施例11。如在附加實施例10中限定的集成電路，其中第一符合密度準則的結(jié)構(gòu)介于第二符合密度準則的結(jié)構(gòu)和第一指耦合到的源極-漏極區(qū)之間。附加實施例12。如在附加實施例8中限定的集成電路，其中至少一個符合密度準則的結(jié)構(gòu)包括第一符合密度準則的結(jié)構(gòu)和第二符合密度準則的結(jié)構(gòu)，集成電路電容器還包括金屬結(jié)構(gòu)，耦合至第二端子，其中金屬結(jié)構(gòu)包括耦合至源極-漏極區(qū)之一的路徑以及覆蓋第一符合密度準則的結(jié)構(gòu)和第二符合密度準則的結(jié)構(gòu)兩者的金屬板部分，其中金屬結(jié)構(gòu)電耦合到第一符合密度準則的結(jié)構(gòu)和第二符合密度準則的結(jié)構(gòu)，并且其中第一符合密度準則的結(jié)構(gòu)介于第二符合密度準則的結(jié)構(gòu)和金屬結(jié)構(gòu)耦合到的源極-漏極區(qū)之間。附加實施例13。一種集成電路包括電源線；半導(dǎo)體襯底；在半導(dǎo)體襯底上的絕緣體層；在絕緣體層上的導(dǎo)體；以及至少一個符合密度準則的結(jié)構(gòu)，電耦合至電源線，其中符合密度準則的結(jié)構(gòu)和導(dǎo)體形成電容性結(jié)構(gòu)。附加實施例14。如附加實施例13中限定的集成電路，其中導(dǎo)體包括多晶硅柵極。附加實施例15。如附加實施例14中限定的集成電路，其中至少一個符合密度準則的結(jié)構(gòu)包括多晶硅。
附加實施例16。如附加實施例13中限定的集成電路，還包括在半導(dǎo)體襯底中形成的淺溝槽隔離結(jié)構(gòu)，其中符合密度準則的結(jié)構(gòu)布置在淺溝槽隔離結(jié)構(gòu)之上。
附加實施例17。如附加實施例13中限定的集成電路，還包括附加的電源線，其中該附加的電源線耦合至導(dǎo)體。
附加實施例18。一種形成集成電路的方法，包括在半導(dǎo)體襯底上形成絕緣體層； 通過在絕緣體層上形成柵極結(jié)構(gòu)來形成集成電路電容器的第一導(dǎo)電結(jié)構(gòu)；在半導(dǎo)體襯底中形成與柵極結(jié)構(gòu)相鄰的第一源極-漏極區(qū)和第二源極-漏極區(qū)；通過在半導(dǎo)體襯底上形成至少一個符合密度準則的結(jié)構(gòu)來形成集成電路電容器的第二導(dǎo)電結(jié)構(gòu)；以及將符合密度準則的結(jié)構(gòu)耦合至第一源極-漏極區(qū)以增加集成電路電容器的電容。
附加實施例19。如附加實施例18中限定的方法，還包括將電源線耦合至少一個符合密度準則的結(jié)構(gòu)。
附加實施例20。如附加實施例18中限定的方法，還包括將柵極結(jié)構(gòu)耦合至電源路徑。
附加實施例21。如附加實施例18中限定的方法，還包括將第一源極-漏極區(qū)與第二源極-漏極區(qū)短接。
前述內(nèi)容僅為說明本發(fā)明的原理，并且本領(lǐng)域技術(shù)人員在不偏離本發(fā)明的范圍和精神的前提下可以做出各種修改。
權(quán)利要求
1.一種集成電路，包括第一端子和第二端子；半導(dǎo)體襯底；在所述半導(dǎo)體襯底上的絕緣體層；在所述絕緣體層上的導(dǎo)體，配置成用作集成電路電容器的第一導(dǎo)電結(jié)構(gòu)，其中所述導(dǎo)體電耦合至所述第一端子；以及至少一個符合密度準則的結(jié)構(gòu)，電耦合至所述第二端子并且配置成用作所述集成電路電容器的第二導(dǎo)電結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的集成電路，其中所述符合密度準則的結(jié)構(gòu)包括多晶硅。
3.根據(jù)權(quán)利要求2所述的集成電路，其中所述導(dǎo)體包括多晶硅柵極結(jié)構(gòu)。
4.根據(jù)權(quán)利要求3所述的集成電路，還包括在所述半導(dǎo)體襯底中與所述多晶硅柵極結(jié)構(gòu)相鄰的源極-漏極區(qū)，其中所述源極-漏極區(qū)耦合至所述第二端子。
5.根據(jù)權(quán)利要求4所述的集成電路，還包括所述半導(dǎo)體襯底中的摻雜阱，其中所述摻雜阱的一部分位于所述絕緣體層下方，并且其中在所述摻雜阱中形成所述源極-漏極區(qū)。
6.根據(jù)權(quán)利要求5所述的集成電路，其中所述摻雜阱包括η阱，并且其中所述源極-漏極區(qū)包括η+摻雜區(qū)。
7.根據(jù)權(quán)利要求5所述的集成電路，其中所述摻雜阱包括P阱，并且其中所述源極-漏極區(qū)包括P+摻雜區(qū)。
8.根據(jù)權(quán)利要求1所述的集成電路，還包括在所述半導(dǎo)體襯底中的源極-漏極區(qū)，其中所述源極-漏極區(qū)耦合至所述第二端子。
9.根據(jù)權(quán)利要求8所述的集成電路，還包括金屬結(jié)構(gòu)，電耦合至所述第二端子，具有耦合至所述源極-漏極區(qū)的至少一個指，并且具有耦合至所述符合密度準則的結(jié)構(gòu)的至少一個指。
10.根據(jù)權(quán)利要求8所述的集成電路，其中所述至少一個符合密度準則的結(jié)構(gòu)包括第一符合密度準則的結(jié)構(gòu)和第二符合密度準則的結(jié)構(gòu)，所述集成電路電容器還包括金屬結(jié)構(gòu)，電耦合至所述第二端子，具有耦合至所述源極-漏極區(qū)之一的第一指，具有耦合至所述第一符合密度準則的結(jié)構(gòu)的第二指，并且具有耦合至所述第二符合密度準則的結(jié)構(gòu)的第三指。
11.根據(jù)權(quán)利要求10所述的集成電路，其中所述第一符合密度準則的結(jié)構(gòu)介于所述第二符合密度準則的結(jié)構(gòu)和所述第一指耦合到的所述源極-漏極區(qū)之間。
12.根據(jù)權(quán)利要求8所述的集成電路，其中所述至少一個符合密度準則的結(jié)構(gòu)包括第一符合密度準則的結(jié)構(gòu)和第二符合密度準則的結(jié)構(gòu)，所述集成電路電容器還包括金屬結(jié)構(gòu)，耦合至所述第二端子，其中所述金屬結(jié)構(gòu)包括耦合至所述源極-漏極區(qū)之一的路徑以及覆蓋所述第一符合密度準則的結(jié)構(gòu)和所述第二符合密度準則的結(jié)構(gòu)兩者的金屬板部分，其中所述金屬結(jié)構(gòu)電耦合到所述第一符合密度準則的結(jié)構(gòu)和所述第二符合密度準則的結(jié)構(gòu)，并且其中所述第一符合密度準則的結(jié)構(gòu)介于所述第二符合密度準則的結(jié)構(gòu)和所述金屬結(jié)構(gòu)耦合到的所述源極-漏極區(qū)之間。
13.一種集成電路，包括電源線；半導(dǎo)體襯底；在所述半導(dǎo)體襯底上的絕緣體層；在所述絕緣體層上的導(dǎo)體；以及至少一個符合密度準則的結(jié)構(gòu)，電耦合至所述電源線，其中所述符合密度準則的結(jié)構(gòu)和所述導(dǎo)體形成電容性結(jié)構(gòu)。
14.根據(jù)權(quán)利要求13所述的集成電路，其中所述導(dǎo)體包括多晶硅柵極。
15.根據(jù)權(quán)利要求14所述的集成電路，其中所述至少一個符合密度準則的結(jié)構(gòu)包括多晶娃。
16.根據(jù)權(quán)利要求13所述的集成電路，還包括在所述半導(dǎo)體襯底中形成的淺溝槽隔離結(jié)構(gòu)，其中所述符合密度準則的結(jié)構(gòu)布置在所述淺溝槽隔離結(jié)構(gòu)之上。
17.根據(jù)權(quán)利要求13所述的集成電路，還包括附加的電源線，其中所述附加的電源線耦合至所述導(dǎo)體。
18.—種形成集成電路的方法，包括在半導(dǎo)體襯底上形成絕緣體層；通過在所述絕緣體層上形成柵極結(jié)構(gòu)來形成集成電路電容器的第一導(dǎo)電結(jié)構(gòu)；在所述半導(dǎo)體襯底中形成與所述柵極結(jié)構(gòu)相鄰的第一源極-漏極區(qū)和第二源極-漏極區(qū)；通過在所述半導(dǎo)體襯底上形成至少一個符合密度準則的結(jié)構(gòu)來形成所述集成電路電容器的第二導(dǎo)電結(jié)構(gòu)；以及將所述符合密度準則的結(jié)構(gòu)耦合至所述第一源極-漏極區(qū)以增加所述集成電路電容器的電容。
19.根據(jù)權(quán)利要求18所述的方法，還包括將電源線耦合至所述至少一個符合密度準則的結(jié)構(gòu)。
20.根據(jù)權(quán)利要求18所述的方法，還包括將所述柵極結(jié)構(gòu)耦合至電源路徑。
21.根據(jù)權(quán)利要求18所述的方法，還包括將所述第一源極-漏極區(qū)與所述第二源極-漏極區(qū)短接。
全文摘要
本公開的實施例涉及去耦電容器電路系統(tǒng)。提供了具有去耦電容器電路系統(tǒng)的集成電路。該去耦電容器電路系統(tǒng)可以包括符合密度準則的結(jié)構(gòu)。符合密度準則的結(jié)構(gòu)可以被聯(lián)接至由電源線驅(qū)動的金屬路徑。以此方式聯(lián)接符合密度準則的虛設(shè)結(jié)構(gòu)可以增加去耦電容器電路系統(tǒng)的每單位面積的電容。以此方式聯(lián)接符合密度準則的虛設(shè)結(jié)構(gòu)可以屏蔽去耦電容器以免受附近噪聲信號源的影響。
文檔編號H01L21/02GK103000630SQ20121022893
公開日2013年3月27日 申請日期2012年6月29日 優(yōu)先權(quán)日2011年7月1日
發(fā)明者C·H·庫爾 申請人:阿爾特拉公司