專利名稱：基于標(biāo)準(zhǔn)cmos ic工藝制備互補(bǔ)隧穿場效應(yīng)晶體管的方法
技術(shù)領(lǐng)域：
本發(fā)明屬于CMOS超大集成電路(ULSI)中的場效應(yīng)晶體管邏輯器件與電路領(lǐng)域，具體涉及一種基于標(biāo)準(zhǔn)CMOS IC工藝來制備互補(bǔ)隧穿場效應(yīng)晶體管(TFET)的方法。
背景技術(shù)：
隨著MOSFET尺寸進(jìn)入納米尺度，器件的短溝道效應(yīng)等負(fù)面影響愈加嚴(yán)重，器件的關(guān)態(tài)漏泄電流不斷增大。同時，由于傳統(tǒng)MOSFET的亞閾值斜率受到熱電勢的限制無法隨著器件尺寸的縮小而同步減小，存在60mV/dec的理論極限，使得泄漏電流隨著電源電壓的縮小而進(jìn)一步增大，由此增加了器件功耗。功耗問題如今已經(jīng)成為限制器件等比例縮小的最嚴(yán)峻的問題之一。在超低壓低功耗領(lǐng)域中，隧穿場效應(yīng)晶體管(TFET)因其具有很低的泄漏電流和超陡的亞閾值斜率成為了近些年大家關(guān)注的熱點(diǎn)。TFET不同于傳統(tǒng)M0SFET，其源漏摻雜類型相反，且溝道區(qū)和體內(nèi)區(qū)域均為本征摻雜，利用柵極控制反向偏置的P-I-N結(jié)的量子帶帶隧穿實(shí)現(xiàn)導(dǎo)通，它能工作在較低電壓下，且工藝與傳統(tǒng)CMOS工藝兼容。但在實(shí)際小尺寸標(biāo)準(zhǔn)CMOS IC制備工藝中，為了抑制MOSFET的短溝效應(yīng)防止穿通，MOSFET的體內(nèi)(次表面)區(qū)域的摻雜濃度較高，表面區(qū)域低摻雜，其摻雜濃度對于TFET器件來說均過高，若完全基于標(biāo)準(zhǔn)CMOS IC工藝來集成TFET器件會增大器件的泄漏電流，且對TFET導(dǎo)通特性會有影響。另外，TFET器件由于存在明顯的雙極導(dǎo)通效應(yīng)，極大限制了 TFET器件在集成電路上的應(yīng)用。降低漏端摻雜濃度的辦法可以抑制TFET的雙極效應(yīng)，實(shí)現(xiàn)互補(bǔ)TFET器件，但需在標(biāo)準(zhǔn)CMOS IC工藝的基礎(chǔ)上增加光刻掩膜版，增加了工藝復(fù)雜度和制作成本。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種完全利用標(biāo)準(zhǔn)CMOS IC工藝來制備互補(bǔ)隧穿場效應(yīng)晶體管的方法。該方法利用標(biāo)準(zhǔn)CMOS IC工藝中現(xiàn)有的工藝，在不增加任何掩膜版和工藝步驟的基礎(chǔ)上，實(shí)現(xiàn)了互補(bǔ)隧穿場效應(yīng)晶體管(TFET)的制備。為達(dá)到本發(fā)明的上述目的，本發(fā)明提出了利用標(biāo)準(zhǔn)CMOS IC工藝中的互補(bǔ)P阱和N阱掩膜版(用于注入形成阱、溝道摻雜和閾值調(diào)整)來實(shí)現(xiàn)TFET的本征溝道和體區(qū)，并利用版圖上柵與漏區(qū)之間的間距抑制TFET的雙極效應(yīng)，實(shí)現(xiàn)互補(bǔ)TFET。一種基于標(biāo)準(zhǔn)CMOS IC工藝來制備互補(bǔ)隧穿場效應(yīng)晶體管NTFET和PTFET的方法，具體包括以下步驟( I)襯底準(zhǔn)備輕摻雜或低摻雜的P型半導(dǎo)體襯底；( 2 )初始熱氧化并淀積一層氮化物；(3)采用淺槽隔離技術(shù)制作有源區(qū)STI隔離，去除氮化物；
(4)利用CMOS中NMOS的P阱掩膜版，光刻同時暴露出NTFET和PTFET的有源區(qū)，與NMOS —同進(jìn)行P阱注入，N溝道注入和N閾值調(diào)整注入；(5)利用CMOS中PMOS的N阱掩膜版，光刻同時暴露出NTFET和PTFET的有源區(qū)，與PMOS —同進(jìn)行N阱注入，P溝道注入和P閾值調(diào)整注入；(6)除去之前生長的氧化物，重新生長柵介質(zhì)材料；(7)淀積柵材料，接著光刻和刻蝕，形成柵圖形；(8)以光刻膠和柵為掩膜，離子注入形成和NMOS源漏摻雜一致的PTFET的源和NTFET的漏，濃度約I X IO20^l X 1021cnT3，NTFET漏邊緣和柵邊緣有一定間隔Lud (視器件溝長和摻雜濃度而定，一般小于IOOnm)；(9)以光刻膠和柵為掩膜，離子注入形成和PMOS源漏摻雜一致的NTFET的源和PTFET的漏，濃度約I X IO20^l X 1021cnT3，PTFET漏邊緣和柵邊緣有一定間隔Lud (視器件溝長和摻雜濃度而定，一般小于IOOnm)；( 10)快速高溫退火激活雜質(zhì)；(11)最后進(jìn)入同CMOS —致的后道工序，包括淀積鈍化層、開接觸孔以及金屬化等，即可制得所述的互補(bǔ)隧穿場效應(yīng)晶體管。上述的制備方法中，所述步驟(I)中的半導(dǎo)體襯底材料選自Si、Ge、SiGe、GaAs或其他Il-vi，III-V和IV-IV族的二元或三元化合物半導(dǎo)體、絕緣體上的硅(SOI)或絕緣體上的鍺(G0I)。上述的制備方法中，所述步驟(6)中的柵介質(zhì)層材料選自Si02、Si3N4和高K柵介質(zhì)材料。上述的制備方法中，所述步驟(6)中的生長柵介質(zhì)層的方法選自下列方法之一常規(guī)熱氧化、摻氮熱氧化、化學(xué)氣相淀積和物理氣相淀積。上述的制備方法中，所述步驟(7)中的柵材料選自摻雜多晶硅、金屬鈷，鎳以及其他金屬或金屬硅化物。本發(fā)明所提出的基于標(biāo)準(zhǔn)CMOS IC工藝來制備互補(bǔ)隧穿場效應(yīng)晶體管的方法中，由于在標(biāo)準(zhǔn)CMOS工藝中，NMOS和PMOS通過閾值調(diào)整注入后的閾值電壓一般互補(bǔ)，因此 NMOS和PMOS的溝道處摻雜類型相反且摻雜濃度近似相等，利用上面這一點(diǎn)，通過在TFET工藝中同時使用NMOS和PMOS的阱版且摻入調(diào)MOS閾值的兩種類型雜質(zhì)，摻入的雜質(zhì)前后相互補(bǔ)償，形成具有類似本征摻雜效果的溝道，制備出TFET。另外，光刻TFET的漏區(qū)域時，通過使漏和柵之間存在一定間距Lud，有效抑制了 TFET的雙極效應(yīng)，能實(shí)現(xiàn)互補(bǔ)TFET器件的制備。本發(fā)明的互補(bǔ)隧穿場效應(yīng)晶體管制備工藝簡單，制備方法完全基于標(biāo)準(zhǔn)的CMOSIC工藝，在不增加任何工藝步驟和掩膜版的前提下，能有效得在CMOS集成電路中集成互補(bǔ)TFET器件，還可以利用標(biāo)準(zhǔn)工藝制備由TFET組成的低功耗集成電路，極大地降低了生產(chǎn)成本，簡化了工藝流程。


圖I是一種典型的硅基雙阱標(biāo)準(zhǔn)CMOS IC工藝流程圖；圖2是在半導(dǎo)體襯底上形成STI隔離后去除氮化物后的器件剖面圖；圖3是利用CMOS的P阱掩膜版光刻暴露出TFET的有源區(qū)，并進(jìn)行P阱注入、N溝道注入和N閾值調(diào)整注入后的TFET器件剖面圖；圖4是在上面注入的基礎(chǔ)上，用CMOS的N阱掩膜版光刻暴露出TFET的有源區(qū)，并進(jìn)行N阱注入、P溝道注入和P閾值調(diào)整注入后的TFET器件剖面圖；圖5是光刻并刻蝕形成柵后的器件剖面圖；圖6是光刻暴露出TFET器件的源區(qū)并離子注入形成高摻雜濃度的源區(qū)后的器件剖面圖；圖7是光刻暴露出TFET器件的漏區(qū)并離子注入形成相反類型的高摻雜漏區(qū)后的器件剖面圖，漏區(qū)和柵之間間隔Lud ；圖8是經(jīng)過后道工序(接觸 孔，金屬化)后的器件剖面圖；圖9是本發(fā)明的互補(bǔ)隧穿場效應(yīng)晶體管的器件俯視圖；圖中I——半導(dǎo)體襯底； 2——介質(zhì)層；3——STI隔離；4——P阱；5——N溝道注入；6——N閾值調(diào)整注入；7——光刻膠；8——前后摻雜補(bǔ)償后的等效本征摻雜；9——柵；10——高摻雜源區(qū)；11——高摻雜漏區(qū)； 12——后道工序的鈍化層；13——后道工序的金屬。
具體實(shí)施例方式下面通過實(shí)例對本發(fā)明做進(jìn)一步說明。需要注意的是，公布實(shí)施例的目的在于幫助進(jìn)一步理解本發(fā)明，但是本領(lǐng)域的技術(shù)人員可以理解在不脫離本發(fā)明及所附權(quán)利要求的精神和范圍內(nèi)，各種替換和修改都是可能的。因此，本發(fā)明不應(yīng)局限于實(shí)施例所公開的內(nèi)容，本發(fā)明要求保護(hù)的范圍以權(quán)利要求書界定的范圍為準(zhǔn)。本發(fā)明制備方法的一具體實(shí)例包括圖2至圖9所示的工藝步驟I、在襯底摻雜濃度為輕摻雜、晶向?yàn)椤?00〉的體硅襯底I上初始熱氧化一層二氧化硅，厚度約10nm，并淀積一層氮化硅，厚度約lOOnm，之后STI刻蝕，并淀積隔離材料填充深孔后CMP，采用淺槽隔離技術(shù)制作有源區(qū)STI隔離3，然后濕法腐蝕去除氮化硅，如圖2所
/Jn ο2、利用CMOS中NMOS的P阱掩膜版，光刻同時暴露出NTFET和PTFET的有源區(qū)，與NMOS 一同進(jìn)行P阱注入4，N溝道注入5和N閾值調(diào)整注入6，注入雜質(zhì)為BF2+,能量和劑量分別為 200keV 2el3、80keV lel3、25keV 2el2，如圖 3 所示。3、利用CMOS中PMOS的N阱掩膜版，光刻同時暴露出NTFET和PTFET的有源區(qū)，與PMOS 一同進(jìn)行N阱注入，P溝道注入和P閾值調(diào)整注入，注入雜質(zhì)為P+，注入濃度與上面注入的BF2+濃度相同，由于雜質(zhì)完全補(bǔ)償，在器件的溝道和體區(qū)形成類似本征摻雜8，如圖4所
/Jn ο4、漂去表面初始生長的二氧化硅，然后熱生長一層?xùn)沤橘|(zhì)層2，柵介質(zhì)層為SiO2,厚度為f5nm;淀積柵材料9，柵材料為摻雜多晶硅層，厚度為15(T300nm。光刻出柵圖形，刻蝕柵材料9直到柵介質(zhì)層2，如圖5所示。5、以光刻膠7和柵9為掩膜，離子注入PTFET的源10和NTFET的漏，摻雜濃度同NMOS的源漏摻雜濃度一致，離子注入的能量為50keV，劑量為lel5，注入雜質(zhì)為As+，NTFET的漏邊緣和柵邊緣有一定間隔Lud，為50nm，如圖6所示的是PTFET。6、以光刻膠7和柵9為掩膜，離子注入NTFET的源和PTFET的漏11，摻雜濃度同PMOS的源漏摻雜濃度一致，離子注入的能量為40keV，劑量為lel5，注入雜質(zhì)為BF2+, PTFET的漏邊緣和柵邊緣有一定間隔Lud，為50nm，如圖7所示的是PTFET。7、進(jìn)行一次 快速高溫退火，激活源漏摻雜的雜質(zhì)。8、最后進(jìn)入常規(guī)CMOS后道工序，包括淀積鈍化層12、開接觸孔以及金屬化13等，如圖8所示為制得的所述基于標(biāo)準(zhǔn)CMOS IC工藝制備的P型隧穿場效應(yīng)晶體管。圖9所示為制得的所述的基于標(biāo)準(zhǔn)CMOS IC工藝制備的互補(bǔ)隧穿場效應(yīng)晶體管，由左到右依次是PTFET 和 NTFET。雖然本發(fā)明已以較佳實(shí)施例披露如上，然而并非用以限定本發(fā)明。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.ー種基于標(biāo)準(zhǔn)CMOS ICエ藝制備互補(bǔ)隧穿場效應(yīng)晶體管NTFET和PTFET的方法，具體包括以下步驟 O襯底準(zhǔn)備輕摻雜或低摻雜的P型半導(dǎo)體襯底； 2)初始熱氧化并淀積ー層氮化物； 3)采用淺槽隔離技術(shù)制作有源區(qū)STI隔離，去除上述氮化物； 4)利用CMOS中NMOS的P阱掩膜版，光刻同時暴露出NTFET和PTFET的有源區(qū)，與NMOS一同進(jìn)行P阱注入，N溝道注入和N閾值調(diào)整注入； 5)利用CMOS中PMOS的N阱掩膜版，光刻同時暴露出NTFET和PTFET的有源區(qū)，與PMOS一同進(jìn)行N阱注入，P溝道注入和P閾值調(diào)整注入； 6)除去之前生長的氧化物，重新生長柵介質(zhì)材料； 7)淀積柵材料，接著光刻和刻蝕，形成柵圖形； 8)以光刻膠和柵為掩膜，離子注入形成和NMOS源漏摻雜一致的PTFET的源和NTFET的漏，濃度約I X IO20^l X 1021cnT3，NTFET漏邊緣和柵邊緣有間隔Lud ； 9)以光刻膠和柵為掩膜，離子注入形成和PMOS源漏摻雜一致的NTFET的源和PTFET的漏，濃度約I X IO20^l X 1021cnT3，PTFET漏邊緣和柵邊緣有間隔Lud ； 10)快速高溫退火激活雜質(zhì)； 11)最后進(jìn)入同CMOS—致的后道エ序，包括淀積鈍化層、開接觸孔以及金屬化等，即可制得所述的互補(bǔ)隧穿場效應(yīng)晶體管。
2.如權(quán)利要求I所述的方法，其特征在于，所述步驟I)中的半導(dǎo)體襯底材料選自Si、Ge,SiGe,GaAs或其他II-VI，III-V和IV-IV族的ニ元或三元化合物半導(dǎo)體、絕緣體上的硅或絕緣體上的鍺。
3.如權(quán)利要求I所述的方法，其特征在于，所述步驟6)中的柵介質(zhì)層材料選自Si02、Si3N4和高K柵介質(zhì)材料。
4.如權(quán)利要求3所述的方法，其特征在于，所述步驟6)中的生長柵介質(zhì)層的方法選自下列方法之一常規(guī)熱氧化、摻氮熱氧化、化學(xué)氣相淀積和物理氣相淀積。
5.如權(quán)利要求I所述的方法，其特征在于，所述步驟7)中的柵材料選自摻雜多晶硅、金屬鈷，鎳以及其他金屬或金屬硅化物。
6.如權(quán)利要求I所述的方法，其特征在于，漏邊緣和柵邊緣有間隔Lud小于lOOnm。
全文摘要
本發(fā)明提供了一種利用標(biāo)準(zhǔn)CMOS IC工藝制備互補(bǔ)隧穿場效應(yīng)晶體管的方法，屬于CMOS超大集成電路(ULSI)中的場效應(yīng)晶體管邏輯器件與電路領(lǐng)域。該方法利用標(biāo)準(zhǔn)CMOS IC工藝中的互補(bǔ)P阱和N阱掩膜版，用于注入形成阱、溝道摻雜和閾值調(diào)整，來實(shí)現(xiàn)TFET的本征溝道和體區(qū)，并利用版圖上柵與漏區(qū)之間的間距抑制TFET的雙極效應(yīng)，實(shí)現(xiàn)互補(bǔ)TFET。本發(fā)明采用標(biāo)準(zhǔn)CMOS IC工藝中現(xiàn)有的工藝，在不增加任何掩膜版和工藝步驟的基礎(chǔ)上，實(shí)現(xiàn)了互補(bǔ)隧穿場效應(yīng)晶體管(TFET)的制備。
文檔編號H01L21/8238GK102664165SQ201210156899
公開日2012年9月12日 申請日期2012年5月18日 優(yōu)先權(quán)日2012年5月18日
發(fā)明者王陽元, 詹瞻, 邱穎鑫, 黃如, 黃芊芊 申請人:北京大學(xué)