專利名稱：半絕緣外延的碳化硅及相關(guān)的寬帶隙晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導體器件以及制造方法，具體地說，涉及利用了碳化硅半絕緣層的半導體器件。

發(fā)明內(nèi)容
本發(fā)明的一個方面提供了一種半絕緣外延層的制造方法。該方法包括向襯底或在所述襯底上形成的第一外延層注入硼離子，以在所述襯底的表面上或所述第一外延層的 表面上形成注入硼的區(qū)域；以及在所述襯底的所述注入硼的區(qū)域上或在所述第一外延層的所述注入硼的區(qū)域上生長第二外延層，以形成半絕緣外延層。本發(fā)明的另一方面提供了一種微電子器件。該器件包括襯底和在襯底上形成的半絕緣碳化硅外延層。該半絕緣的碳化硅外延層包括硼和與硼有關(guān)的D-中心缺陷。該微電子器件還包括形成在半絕緣的碳化硅層上的第一半導體器件。該半絕緣的外延碳化硅層是這樣形成的，通過用硼離子注入所述襯底或注入形成在所述襯底上的第一外延層以在所述襯底的表面上或所述第一外延層的表面上形成注入硼的區(qū)域，并且通過在所述襯底的所述注入硼的區(qū)域上或在所述第一外延層的所述注入硼的區(qū)域上生長第二外延層。


圖I為根據(jù)本發(fā)明實施方案的SiC MOSFET器件的示意性剖視圖；圖2為依據(jù)本發(fā)明的實施方案在同一個SiC芯片上形成的第一半導體器件和第二半導體器件的示意性剖視圖；圖3A-3C描述了依據(jù)本發(fā)明的實施方案形成半絕緣外延層的各個步驟，其中襯底被用作為硼源；圖4A-4D示出了依據(jù)本發(fā)明另一個實施方案形成半絕緣外延層的各個步驟，其中形成在襯底上的外延層被用作為硼源；圖5A-OT示出了依據(jù)本發(fā)明可選實施方案形成半絕緣外延層的各個步驟，其中形成在襯底上的外延層被用作為硼源；圖6A-6D示出了依據(jù)本發(fā)明另一個實施方案形成半絕緣(SI)外延層的各個步驟，其中形成在襯底上的外延層被用作為硼源，并且在外延層的表面上施加掩模材料；以及圖7A-7E示出了依據(jù)本發(fā)明又一實施方案形成半絕緣(SI)外延層的各個步驟，其中形成在襯底上的外延層被用作為硼源，并且在注入硼的區(qū)域上施加掩模材料。
具體實施方式
圖I為根據(jù)本發(fā)明實施方案的SiC MOSFET器件的示意性剖視圖。器件10包括襯底12(例如，n+6H碳化硅)，在其上形成有(例如通過外延生長)半絕緣的碳化硅外延層13。在半絕緣(SI)碳化硅外延層13上形成p _碳化硅層14。p—碳化硅層14包括分級注入?yún)^(qū)17，例如n型漂移區(qū)。在P-碳化硅層14上形成源極/本體S和漏極D，包括例如n+源極區(qū)的源極/本體S具有接觸區(qū)域20、n+源極井21和p+本體觸點22，包括例如n+漏極區(qū)的漏極D具有接觸區(qū)域15和n+漏極井16。氧化硅層18與柵極和接觸區(qū)域19 一起也形成在P-碳化硅層14上。在一個實施方案中，MOSFET器件10的所有層都是外延生長的。在一個實施方案中，SI SiC層13通過下面段落內(nèi)容中所詳細描述的多種方法中的一種形成。圖2為依據(jù)本發(fā)明的實施方案在同一個SiC芯片40上形成的第一半導體器件44 和第二半導體器件49的示意性剖視圖。如圖2所示，SiC芯片40包括襯底41 (例如n+型襯底)和SI層42 (例如外延層)。適當?shù)?，提供可選的淺溝槽隔離(STI)43 (例如為了形成器件)，以分隔開第一半導體器件44和第二半導體器件49 (例如，為了電隔離)。在一個實施方案中，第一半導體器件44是豎直雙極結(jié)晶體管(BJT)，第二半導體器件49是豎直結(jié)型場效應晶體管(JFET)。BJT器件44包括各種部件，例如n_型集電極45、n+型子集電極46、P-型基底47和n+型發(fā)射極48。豎直JFET 49包括各種部件，例如源極層50。源極層50可以為，例如n+型層。豎直JFET 49還包括可以為p+型層的柵極區(qū)51和52以及可以為n+型層的漏極區(qū)53。在漏極區(qū)53中提供接觸點54。圖2中的器件44和49都僅僅是可在SI層42上形成的器件的示例性器件。利用SI外延，這些豎直功率器件都能夠被集成在同一個芯片上作為側(cè)功率器件或側(cè)控制電路，這形成了 SiC中的復雜、多功能(例如，功率調(diào)節(jié)，控制，增益)單片電路的基礎(chǔ)，也被稱為〃智能功率1C"。各種器件的詳細介紹出現(xiàn)于Casady等人的第7，009, 209號美國專利，其名為"Silicon Carbide and Related Wide-Bandgap Transistors on Semi-InsulatingEpitaxy for High Speed, High Power Applications (半絕緣外延的碳化娃以及相關(guān)寬帶隙晶體管在高速高功率方面的應用)"，其全部內(nèi)容在此整體引入作為參考。首先，可實現(xiàn)器件之間的電隔離。通過在質(zhì)量更高且價格更低的傳導性4H SiC襯底上生長半絕緣外延層，從而改善了技術(shù)性能和成本。第二，利用SiC而不是硅絕緣體(SOI)可更好地實現(xiàn)較高功率密度的集成電路，這是因為半絕緣SiC外延層的熱傳導率比SOI中使用的SiO2的熱傳導率要高得多。因此，能夠更有效地除去多余的熱量。例如，基于它們的熱傳導率的比率，SI SiC緩沖層每單位面積能夠傳導的熱量是用于SOI中的典型的二氧化硅緩沖層的高達231倍。下面的段落中介紹了生長SI SiC外延膜的各種方法。一種方法包括利用與硼相關(guān)的D-中心，以在SiC外延層的生長過程中補償淺氮施主。在所有已研究的各種類型的SiC中均檢測到D-中心，約在SiC的價帶之上約0. 7eV。與硼相關(guān)的D-中心也被稱作〃點缺陷〃，其與SiC晶體中占據(jù)了硅取代位置的硼原子相關(guān)。不同類型的碳化硅(例如，6H SiC和4H SiC)在半導體器件中會帶來不同的特性，因而會有不同的應用。例如6H SiC和4H SiC之間的一個不同之處在于它們的帶隙6H SiC的帶隙是大約2. 9eV，而4H SiC的帶隙大約為3. 2eV。它們之間0. 3eV的差異造成了它們典型地適于不同的應用。例如，4H SiC因為具有更大的帶隙而常常優(yōu)選為用于高壓或高功率應用，而對于6H SiC,例如由于其在光發(fā)射二極管中的普遍商業(yè)應用而優(yōu)選為用于一些應用中?，F(xiàn)在發(fā)現(xiàn)本發(fā)明在所有的SiC類型中均比較好地工作。硼的很多不同的固體源都可以用于形成包含與硼相關(guān)的D-中心的補償外延層。除了固體摻雜源之外，硼的固體源還可以位于襯底中、其他相鄰的外延層中或該外延層自身內(nèi)。在一個實施方案中，通過擴散將硼傳輸?shù)窖a償外延層內(nèi)。硼的擴散和隨之形成的期望的D-中心缺陷能夠在襯底上或者在襯底上先生長的鄰近的傳導外延層上生長補償外延層的過程中發(fā)生。一種用于擴散的預處理是將硼注入到襯底的表面和/或第一傳導外延層。注入的材料對晶體結(jié)構(gòu)的破壞促進了硼的不規(guī)則快速擴散和更高效率地形成D-中心。在一個實施方案中，可利用將硼直接注入目標外延層本身的同質(zhì)方法。在另一個 實施方案中，可利用在相鄰的SiC材料中的固體源摻雜的異質(zhì)方法。如果首先生長外延層，再將硼注入該層，那么硼將在隨后的熱退火步驟中重新分布并形成D-中心。無論是異質(zhì)的實施方案還是同質(zhì)的實施方案，都將使器件包含外延生長的碳化硅半絕緣薄膜。圖3A-3C描述了依據(jù)本發(fā)明的實施方案形成半絕緣(SI)外延層的各個步驟。在該實施方案中，襯底可以用作為硼源。首先，提供如圖3A所示的襯底60。襯底60可包含碳化硅。該襯底可以是，例如P型SiC襯底。用硼離子轟擊襯底60的表面，以在襯底60中形成注入硼的區(qū)域61，如圖3B所示。在形成注入硼的區(qū)域61之后，在注入硼的區(qū)域61上生長外延層。在一個實施方案中，外延層的生長是在約1500°C到1700°C之間的溫度下進行的，例如，在大約I小時到大約3小時的時間內(nèi)(例如大約I小時)溫度約為1600°C。在一個實施方案中，外延層62是n型外延層。在外延層62的生長過程中，硼區(qū)域61內(nèi)的硼擴散到外延層62中，從而形成半絕緣外延層62，如圖3C所示。注入硼的區(qū)域61作為硼的源，并且注入硼的區(qū)域61中的硼擴散到在注入硼的區(qū)域61上生長的外延層中。硼擴散進入外延層62形成了與硼相關(guān)的D中心，D中心補償了淺施主。當與生成的外延層62的表面接近的材料是n型時，更接近于注入硼襯底的界面的輪廓表現(xiàn)為徹底地轉(zhuǎn)變?yōu)閜型。圖4A-4D示出了依據(jù)本發(fā)明另一個實施方案形成半絕緣(SI)外延層的各個步驟。在該實施方案中，在襯底上形成外延層，即，鄰近于襯底的外延層可用作為硼源。如圖4A所示，提供襯底70。襯底70可以包含碳化硅。該襯底可以是任何類型的，例如p型SiC襯底。如圖4B所不,在襯底70上形成第一外延層71。在一個實施方案中，第一外延層71是n型外延層。在第一外延層71形成之后，用硼離子轟擊第一外延層71的表面，從而在第一外延層71中形成注入硼的區(qū)域72，如圖4C所示。在注入硼的區(qū)域72形成之后，在注入硼的區(qū)域72上生長第二外延層74。在一個實施方案中，第二外延層74的生長是在約1500°C -1700°C之間的溫度下進行的，例如在大約I小時到大約3小時的時間內(nèi)(例如大約I小時的時間內(nèi))大約1600°C的溫度下。在一個實施方案中，第二外延層74是n型外延層。在第二外延層74的生長過程中，硼區(qū)域72中的硼擴散進入第一外延層71中，從而形成半絕緣層73，并且硼區(qū)域72中的硼擴散進入第二外延層74，從而形成半絕緣外延層74，如圖4D所示。注入硼的區(qū)域72作為硼的源，并擴散進入第一和第二外延層。硼擴散進入第一外延層71和第二外延層74，從而在第一外延層和第二外延層中均形成了與硼相關(guān)的D中心。結(jié)果是形成SI層73和74，分別低于和高于注入硼的區(qū)域72。
圖5A- 示出了依據(jù)本發(fā)明再一個實施方案形成半絕緣(SI)外延層的各個步驟。圖5A- 展示了圖3A-3C和圖4A-4D中所描述的實施方案的同質(zhì)替代的實施方案。在該實施方案中，與圖4A-4D中描述的實施方案相似,在襯底上形成外延層，即，鄰近于襯底的外延層可用作為硼源。如圖5A所示，提供襯底80。襯底80可以包含碳化硅。該襯底可以是任何類型的，例如P型SiC襯底。在襯底80上形成外延層81，如圖5B所示。在一個實施方案中，外延層81是n型外延層。在第一外延層81形成之后，用硼離子轟擊外延層81的表面，從而在外延層81中形成注入硼的區(qū)域82，如圖5C所示。在一個實施方案中，該外延層的生長是在大約1500°C -1700°C之間的溫度下進行的，例如在大約I小時到大約3小時的時間內(nèi)(例如大約I小時的時間內(nèi))大約1600°C的溫度下。硼區(qū)域82中的硼擴散進入外延層81，從而形成半絕緣層83，如圖所示。注入硼的區(qū)域82作為硼的源，并擴散進入形成在襯底80上的外延層81。硼擴散進入外延層，從而在外延層81中形成了與硼相關(guān)的D中心，從而得到SI層83?？蛇x地，在形成SI層83之后，剩余的注入硼的區(qū)域82可以利用諸如現(xiàn)有技術(shù)中已知的任意蝕刻技術(shù)去除。所得到的SI層被指定為p型，也就是說相比于下面的襯底，必須被更重地p型摻雜。
圖6A-6D示出了依據(jù)本發(fā)明另一個實施方案形成半絕緣(SI)外延層的各個步驟。圖6A-6D示出的實施方案是圖5A- 所示方法的變體。在該實施方案中，與圖5A-5D中描述的實施方案相似，在襯底上形成外延層，即，鄰近于襯底的外延層可用作為硼源。但是，在該實施方案中，在外延層的表面上施加掩模材料。特別地，提供襯底90，如圖6A所示。襯底90可以包含碳化硅。襯底90可以是任何類型，例如n+型SiC襯底。在襯底90上形成外延層91,如圖6A所不。在一個實施方案中，夕卜延層91是n型外延層。在第一外延層91形成之后，在外延層91的表面上施加掩模材料92,從而在外延層91的表面上形成被掩蓋的區(qū)域和未被掩蓋的區(qū)域。在外延層91的表面上施加掩模材料92之后,如圖6B所不,通過例如蝕刻外延層91的未被掩蓋的(未被保護的)區(qū)域形成溝槽93。在溝槽93形成之后，用硼離子轟擊其上沉積有掩模材料92的外延層91的表面。除了作為用于選擇性蝕刻以形成溝槽93的掩模之外，掩模材料92還可以被選為用來防止注入到外延層91被掩蓋的區(qū)域之下。這樣，掩模材料92還可用作為〃摻雜物掩?！ǎ瑥亩谕庋訉拥倪x擇區(qū)域注入摻雜材料。然而，如果掩模材料92不是摻雜物掩模，那么掩模材料92可被去除，并且可在外延層91的表面上施加適合作為摻雜物掩模的另外一種掩模材料。硼離子撞擊外延層91未受保護的區(qū)域，包括溝槽93的底部和溝槽93側(cè)壁。結(jié)果是，在外延層91的溝槽93中形成注入硼的區(qū)域94，如圖6C所示。在注入硼的區(qū)域94形成之后，除去掩模材料94，如圖6D所示，并且進行高溫退火過程，導致硼更深地擴散到外延層91中。在一個實施方案中，該退火過程是在大約I小時到大約3小時的時間內(nèi)大約1500°C -大約1700°C之間的溫度下進行的。在一個實施例中，退火過程是在大約I小時的時間內(nèi)、大約1600°C的溫度下進行的。硼擴散進入外延層91又導致了 D中心的產(chǎn)生，從而產(chǎn)生了半絕緣外延層95。硼注入到溝槽93的側(cè)壁內(nèi)是與溝槽的注入相關(guān)聯(lián)的現(xiàn)象，這有助于硼橫向擴散到溝槽93形成的通道中。使用上述方法的例子已在Casady等人的第6，767, 783號美國專利中描述,題名為"Self-AlignedTransistor and Diode Topologies in Silicon Carbide Through the Use of SelectiveEpitaxy or Selective implantation(通過使用選擇性外延或選擇性注入得到的碳化娃的自對準晶體管和二極管拓撲)"，其全文內(nèi)容在此整體引入作為參考。通道的尺寸應該與期望的硼擴散長度以及產(chǎn)生與硼相關(guān)的D中心的范圍相符，這大約為幾個微米的量級。上述方法的變體可利用輕n型外延層91，其厚于期望的硼擴散深度，而該深度還決定了 D中心補償?shù)纳疃?，并因此決定了所形成的半絕緣外延層95的厚度。結(jié)果是，在襯底90和半絕緣外延層95之間的半導體的殘余物被殘留的n型外延層91占有。圖7A-7E示出了依據(jù)本發(fā)明另一實施方案形成半絕緣(SI)外延層的各個步驟。圖7A-7D示出的實施方案是圖4A-4D所示方法的變體。在該實施方案中，與圖4A-4D中描述的實施方案相似，在襯底上形成的外延層(即，鄰近于襯底的外延層)可用作為硼源。然而，在該實施方案中，在注入硼的區(qū)域的表面上施加掩模材料。特別地，提供襯底100，如圖7A 所示。襯底100可以包含碳化硅。襯底100可以是任何類型，例如n+型SiC襯底。在襯底100上形成外延層101,如圖6A所不。在一個實施方案中，夕卜延層101是n型外延層。在外延層101形成之后，用硼離子轟擊外延層101的表面，以形成注入硼的區(qū)域102，如圖7B所示。在外延層101的注入硼的區(qū)域102上施加掩模材料103，從而在外延層101的表面上限定出掩蓋的區(qū)域和未掩蓋的區(qū)域。在施加掩模材料103之后，通過例如蝕刻外延層101的未掩蓋(未保護)區(qū)域和注入硼區(qū)域102的未掩蓋區(qū)域形成溝槽104，如圖7C所示。在溝槽104形成之后，去除掩模材料103，并且在外延層101上和注入硼的區(qū)域102上生長另一外延層105，如圖7D所示。這是利用填充溝槽104并在溝槽104之上進行自平坦化的過程而完成的。在外延層105生長過程中，注入硼的區(qū)域102中的硼擴散進入外延層101和105，并產(chǎn)生D中心，以產(chǎn)生半絕緣外延層106，如圖7E所示。上述方法可用于制造各種器件，Lin Cheng和Michael S. Mazzola于2005年8月8日提交的11/198，298號美國專利申請，名為〃Vertical_Trench JunctionField-Effect Transistor Having Epitaxially Grown Drift, Buried Gate and GuardRings, Self-Planarized Channel and Source Regions in Silicon Carbide(具有夕卜延生長的漂移區(qū)、掩埋的柵極和保護環(huán)的豎直溝槽結(jié)型場效應晶體管，自平坦化通道以及碳化硅中的源區(qū))〃，其中描述了上述方法的例子，在此將其全文引入作為參考。通道的尺寸應該與期望的硼擴散長度以及產(chǎn)生與硼相關(guān)的D中心的范圍相符，這大約為幾個微米的量級。上述方法的變體利用了輕n型外延層101，其厚于期望的硼擴散深度，而該深度還決定了 D中心補償?shù)纳疃?，并因此決定了所形成的半絕緣外延層106的厚度。結(jié)果是，在襯底100和半絕緣外延層106之間的半導體的殘余物被殘留的n型外延層101占有。在一個實施方案中，為了將硼注入襯底或鄰近的外延層，用能量為約SOkeV到160KeV之間的硼離子轟擊襯底或鄰近的外延層。在一個實施方案中，利用總劑量為I. 23 X 1015cm—2的三能量(80keV、115keV和160keV)硼注入方案，以形成富硼的近表面層。本發(fā)明的多個實施方案可以應用于緊湊、固態(tài)的電視發(fā)射器和雷達發(fā)射器，該電視發(fā)射器和雷達發(fā)射器由很高頻率(VHF)操作到高于X頻帶(IOGHz)。本發(fā)明的多個實施方案還可以應用于軍事應用，例如在先進的軍用飛行器中使用的機載雷達系統(tǒng)。商業(yè)應用包括在電視發(fā)射站、移動電話基站以及用于電話、音頻和圖像傳輸?shù)男l(wèi)星通訊連接中使用本發(fā)明的實施方案。此外，使用小型直流-直流(DC-DC)轉(zhuǎn)換器和馬達驅(qū)動電路的有效功率開關(guān)也可以利用本發(fā)明實施方案的優(yōu)點，例如，混合電力車和熒光照明穩(wěn)流器。雖然本發(fā)明的各種實施方案被做了上述的描述，但是其應當理解為舉例性而非限制。本領(lǐng)域技術(shù)人員通過閱讀很容易在形式和細節(jié)上進行各種修改而不脫離本發(fā)明的原理和真實范圍。事實上，在閱讀上述說明后，本領(lǐng)域技術(shù)人員很容易想到使用等同的技術(shù)方案。因此，本發(fā)明應該不限于上述的各種示例性的實施方案。而且，與半導體領(lǐng)域使用的具有復雜的本質(zhì)的相關(guān)方法和器件類似，本發(fā)明的方法和器件經(jīng)常通過實驗確定合適的操作參數(shù)值達到最佳效果，或通過進行計算機模擬來達到最佳的設計以用于特定的應用。因此，所有合適的修改、組合和等同的技術(shù)方案都應該認為落入了本發(fā)明的原理和范圍。另外，應該理解所有的附圖僅僅為示例性說明的目的。本發(fā)明的方法和器件具有充分的靈活性和可配置性，所以可以以有別于附圖的其他方式使用。進一步地，摘要中所公開的技術(shù)內(nèi)容的目的在于幫助美國專利商標局和公眾，特 別是對于專利或法律術(shù)語、措辭不太熟悉的科學工作者、工程師以及該領(lǐng)域的從業(yè)者能夠快速對本發(fā)明的本質(zhì)有大略的認識。摘要中所公開的內(nèi)容不應理解為對本發(fā)明的范圍的限制。
權(quán)利要求
1.一種半導體器件，包括 襯底； 可選的第一外延層，位于所述襯底上； 第二外延層，位于所述襯底上或所述第一外延層上，并具有與所述襯底或所述第一外延層接觸的下表面；以及 半絕緣區(qū)域，在所述第二外延層中并鄰近于所述第二外延層的所述下表面，其中，所述半絕緣區(qū)域包括與硼相關(guān)的D中心。
2.如權(quán)利要求I所述的半導體器件，還包括注入硼的區(qū)域，所述注入硼的區(qū)域處在所述第一外延層中或所述襯底中，并鄰近于所述半絕緣區(qū)域。
3.如權(quán)利要求I所述的半導體器件，其中所述器件包括所述第一外延層。
4.如權(quán)利要求3所述的半導體器件，其中所述第一外延層為n型外延層。
5.如權(quán)利要求I所述的半導體器件，其中所述第二外延層為n型外延層。
6.如權(quán)利要求I所述的半導體器件，其中所述襯底、所述第一外延層和第二外延層中的每個均包括SiC。
7.如權(quán)利要求3所述的半導體器件，還包括一個或多個溝槽，所述溝槽形成在所述第一外延層中，所述一個或多個溝槽中的每個均包括下表面和側(cè)壁，其中所述第一外延層的上表面鄰近于所述一個或多個溝槽，并且其中所述第二外延層填充所述溝槽，并在所述溝槽上形成自平坦化層。
8.如權(quán)利要求7所述的半導體器件，其中所述半絕緣區(qū)域鄰近于所述一個或多個溝槽的所述下表面。
9.如權(quán)利要求7所述的半導體器件，其中所述半絕緣區(qū)域鄰近于所述第一外延層的所述上表面。
10.如權(quán)利要求I所述的半導體器件，其中所述器件為豎直雙極結(jié)型晶體管或豎直結(jié)型場效應晶體管。
11.一種單片集成電路，包括 襯底； 半絕緣外延層，位于所述襯底上； 第一半導體器件，位于所述半絕緣外延層上； 第二半導體器件，位于所述半絕緣外延層上，并鄰近于所述第一半導體器件。
12.如權(quán)利要求11所述的單片集成電路，其中所述襯底為傳導性襯底。
13.如權(quán)利要求11所述的單片集成電路，其中所述第一半導體器件為豎直雙極結(jié)型晶體管(BJT )，所述第二半導體器件為豎直結(jié)型場效應晶體管(JFET )。
14.如權(quán)利要求11所述的單片集成電路，還包括在所述第一半導體器件和所述第二半導體器件之間穿過所述半絕緣外延層的溝槽，其中所述溝槽將所述第一半導體器件與所述第二半導體器件電隔離。
15.如權(quán)利要求11所述的單片集成電路，其中所述半絕緣外延層包括與硼相關(guān)的D中心。
16.如權(quán)利要求11所述的單片集成電路，還包括注入硼的區(qū)域，所述注入硼的區(qū)域處在所述第一外延層中或所述襯底中，并鄰近于所述半絕緣區(qū)域。
17.如權(quán)利要求11所述的單片集成電路，其中所述襯底、所述半絕緣外延層、所述第一半導體器件和所述第二半導體器件中的每個均包括SiC。
18.如權(quán)利要求11所述的單片集成電路，還包括注入硼的區(qū)域，所述注入硼的區(qū)域處在所述襯底中，并鄰近于所述半絕緣外延層。
19.如權(quán)利要求11所述的單片集成電路，其中所述第一半導體器件為豎直器件，所述第二半導體器件為側(cè)器件。
20.如權(quán)利要求11所述的單片集成電路，還包括由半導體材料形成的第一外延層，所述第一外延層位于所述半絕緣外延層和所述襯底之間。
21.如權(quán)利要求20所述的單片集成電路，其中所述襯底為p型襯底，所述第一外延層為n型外延層。
22.如權(quán)利要求11所述的單片集成電路，還包括由半導體材料形成的第二外延層，所述第二外延層位于所述半絕緣外延層上。
全文摘要
一種半絕緣外延層的制造方法，該方法包括向襯底或形成在襯底上的第一外延層注入硼離子，以在該襯底的表面上或在該第一外延層的表面上形成注入硼的區(qū)域，以及在該襯底的注入硼的區(qū)域上或在該第一外延層的注入硼的區(qū)域上生長第二外延層，以形成半絕緣外延層。
文檔編號H01L29/16GK102723360SQ201210152949
公開日2012年10月10日 申請日期2007年6月19日 優(yōu)先權(quán)日2006年6月19日
發(fā)明者邁克爾·S·馬佐拉 申請人:Ss Sc Ip有限公司