專利名稱：半導(dǎo)體裝置及其制造方法、半導(dǎo)體晶片層疊法和電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及諸如固體攝像裝置等通過層疊晶片形成的半導(dǎo)體裝置、該半導(dǎo)體裝置的制造方法、半導(dǎo)體晶片的層疊方法和包含該固體攝像裝置的電子設(shè)備。
背景技術(shù)：
在相關(guān)技術(shù)中，以固體攝像裝置等為代表的半導(dǎo)體裝置的制造過程包括層疊兩片不同的晶片的過程。例如，在日本專利特開第2007-88450號公報中所披露的背側(cè)照射型固體攝像裝置的情況下，存在著如下過程將形成有像素區(qū)域和周邊電路區(qū)域的晶片層疊至支撐基板。另外，在日本專利特開第2010-245506號公報中所披露的固體攝像裝置的情況下，存在著如下過程將形成有像素區(qū)域的晶片接合至形成有邏輯電路的晶片，以使兩者的電路表面彼此接觸。例如，在通過使用等離子體接合技術(shù)將兩片晶片彼此接合時，通過對在晶片的接合面上形成的SiO2膜進行等離子體照射,來形成娃醇基(Si-OH基，silanol group)。接著，使晶片的層疊面彼此相對，并且通過由擠壓晶片的一部分而形成的范德華力(Van derWaals force)使晶片的層疊面彼此接合。然后，為了進一步增強接合界面處的附著力，對于晶片的層疊面而言，例如在施加60分鐘/400°C的熱處理以及使硅醇基之間發(fā)生脫水縮合反應(yīng)(dehydration condensation reaction)時，需要進行分子級的控制。因此，當晶片的層疊面具有凸起和凹陷時，不能進行分子級的接合。另外，在使用粘合劑的層疊過程中，當使用高粘度和高硬度的粘合劑并且晶片的層疊面具有凸起和凹陷時，粘合劑未進入由凸起和凹陷形成的空間，使得不能保持層疊的晶片之間的附著力。因此，在存在將晶片彼此層疊的過程的情況下，晶片的層疊面的平坦度是非常重要的，并且當層疊面存在由布線圖案等導(dǎo)致的局部級差(local level difference)時,無法進行接合。下面將參照圖12A至圖12G說明以往的半導(dǎo)體裝置的制造方法，該半導(dǎo)體裝置通過將兩片晶片彼此層疊而形成，并且在晶片的層疊面的附近具有布線層。圖12A至圖12G是表示以往的半導(dǎo)體裝置的制造方法的過程圖。圖12A至圖12G示出了如下區(qū)域的截面，該區(qū)域包括半導(dǎo)體晶片113的周邊區(qū)域120與半導(dǎo)體晶片113的 內(nèi)側(cè)區(qū)域121之間的邊界部分，并且在上述內(nèi)側(cè)區(qū)域121中形成有用于形成電路的晶體管等。如圖12A所示，在用于形成芯片部的內(nèi)側(cè)區(qū)域121中，多個由源極/漏極區(qū)域112和柵極電極103構(gòu)成的MOS晶體管Tr形成在晶片113的表面?zhèn)?，上述多個MOS晶體管Tr被元件隔離區(qū)域114彼此隔離。
首先，在由硅制成的半導(dǎo)體晶片113上形成第一層層間絕緣膜104，并且在層間絕緣膜104的上表面中形成具有期望圖案的布線槽105。此后，在層間絕緣膜104的整個表面(包括布線槽105)上形成由Cu制成的布線材料106。然后，在形成布線材料之后，通過去除層間絕緣膜104的表面上的布線材料使得僅在布線槽105內(nèi)留有布線材料，由此形成第一層布線107。
此時，為了防止Cu露出，通過被稱為Cu邊緣珠狀物去除(Edge BeadRemoval，EBR)的方法從半導(dǎo)體晶片113的周邊區(qū)域120局部地去除從晶片的邊緣起的一定區(qū)域內(nèi)的所有布線材料。通過從專用排出噴嘴向半導(dǎo)體晶片113的周邊區(qū)域120噴灑溶劑，如圖12B所示，EBR過程能夠去除周邊區(qū)域120中的布線材料。由于以這樣的方式去除了周邊區(qū)域120中的布線材料，在形成于周邊區(qū)域120中的布線槽105中沒有任何填充物，并由此形成空槽。此后，在布線107上形成層間絕緣膜104。然后，在周邊區(qū)域120中，存在內(nèi)部未形成有布線107的布線槽(下文中為空槽105)，并因而層間絕緣膜104被空槽吸收。因此，如圖12C所示，層間絕緣膜104的表面在內(nèi)側(cè)區(qū)域121與周邊區(qū)域120之間的邊界處存在級差。當形成第二層布線109時，在周邊區(qū)域120中也形成有空槽105。此后，如圖12D所示，通過進一步形成層間絕緣膜104和第三層布線110，逐漸增大了布線層表面的形成在內(nèi)側(cè)區(qū)域121與周邊區(qū)域120之間的邊界處的級差。因此，在以往的布線層形成過程中，在每次形成布線時都在晶片的周邊形成空槽105。因此，與半導(dǎo)體晶片113的形成有布線的內(nèi)側(cè)區(qū)域121相比，半導(dǎo)體晶片113的周邊區(qū)域120中的被去除布線的區(qū)域具有更小的膜厚度，并且在內(nèi)側(cè)區(qū)域121與周邊區(qū)域120之間的邊界處形成大的級差。例如，當形成具有四層布線的布線層時，在半導(dǎo)體晶片的中心部分與周邊區(qū)域之間存在著800nm至IOOOnm的巨大級差。當該表面被用作層疊面時,不能在周邊區(qū)域中進行層疊。在以往,存在如下慣例如圖12E所示,通過使用化學(xué)氣相沉積(Chemical VaporDeposition, CVD)法在布線層上形成P-SiO2(等離子體氧化硅)膜111，使得P-SiO2膜111具有能夠填滿級差的厚度，并且如圖12F所示，通過使用化學(xué)機械研磨(ChemicalMechanical Polishing, CMP)法對P-SiO2膜111的表面進行研磨，以使得P-SiO2膜111的表面平坦化。然而，通過CVD法形成的膜是沿著表面的形狀形成的。因此，即使當膜形成為具有填滿級差的厚度時，該膜也是在與級差相一致的狀態(tài)下形成的，從而未消除級差。此夕卜，由于CMP所特有的邊緣過研磨性質(zhì)(edge over-polishing profile),晶片的周邊(邊緣)部分可能更多地受到研磨。然后，如圖12G所示，當通過半導(dǎo)體晶片113的作為層疊面的布線層將兩片半導(dǎo)體晶片113彼此層疊時，由于晶片表面處的全局級差(global leveldifference)的影響,在半導(dǎo)體晶片113的周邊區(qū)域120中不能使半導(dǎo)體晶片113彼此層疊。因此產(chǎn)生了接合缺陷。圖12A至圖12G代表了在周邊具有級差的布線層彼此接合的示例。然而，即使在一片晶片是平坦的情況下，當另一晶片中形成的布線層的表面具有級差時，仍會發(fā)生如圖12G中的接合缺陷。如圖12G所示，當在晶片的周邊發(fā)生接合缺陷時，將不能保持接合表面處的強度。于是，在層疊之后的研磨過程中以及在將晶片切分成各個芯片的過程，可能產(chǎn)生諸如膜脫落、碎裂(chipping)等缺陷。因此不能保持可靠性。
另外，雖然上述說明提到布線在半導(dǎo)體晶片的周邊區(qū)域中的局部去除是周邊區(qū)域中的布線層的厚度減小的原因，但在裝置制造過程中，晶片的周邊區(qū)域具有易于被蝕刻掉的氧化物膜，因此其厚度容易減小。因此，上述半導(dǎo)體制造過程存在著使晶片的周邊區(qū)域中的布線層和氧化物膜的厚度減小的因素，從而使得表面具有級差。

發(fā)明內(nèi)容
鑒于上述原因，期望提供如下一種通過將基板彼此層疊而形成的半導(dǎo)體裝置，由于通過增大半導(dǎo)體裝置中的層疊面的附著力而防止了碎裂、晶片間的脫落等，所以該半導(dǎo)體裝置的可靠性得到改善 。還期望提供使用該半導(dǎo)體裝置的電子裝置。本發(fā)明實施例的半導(dǎo)體裝置的制造方法包括在第一半導(dǎo)體晶片的表面?zhèn)壬闲纬傻谝徊季€層；在所述第一布線層上形成第一埋入膜以填充第一級差，并且使所述第一半導(dǎo)體晶片的周邊區(qū)域中的所述第一布線層上方的表面與所述第一半導(dǎo)體晶片的內(nèi)側(cè)區(qū)域中的所述第一布線層上方的表面基本彼此齊平，所述第一級差形成在所述第一半導(dǎo)體晶片的所述周邊區(qū)域與所述第一半導(dǎo)體晶片的所述內(nèi)側(cè)區(qū)域之間的邊界處，所述第一半導(dǎo)體晶片的所述內(nèi)側(cè)區(qū)域位于所述第一半導(dǎo)體晶片的所述周邊區(qū)域的內(nèi)側(cè)，并且所述第一級差是由于所述第一半導(dǎo)體晶片的所述周邊區(qū)域中的所述第一布線層上方的表面形成為低于所述第一半導(dǎo)體晶片的所述內(nèi)側(cè)區(qū)域中的所述第一布線層上方的表面而形成的；并且使所述第一布線層上方的表面與第二半導(dǎo)體晶片的期望表面相對，并進行層疊，從而將所述第一半導(dǎo)體晶片層疊至所述第二半導(dǎo)體晶片。在本發(fā)明實施例的半導(dǎo)體裝置的制造方法中，形成埋入膜，從而消除了布線層上的級差。因此，布線層上方的從周邊區(qū)域到內(nèi)側(cè)區(qū)域的整個表面變得平坦。因此，當使用布線層上方的表面作為層疊面時，第一半導(dǎo)體晶片與第二半導(dǎo)體晶片在周邊區(qū)域中也彼此緊密接觸地接合。本發(fā)明實施例的半導(dǎo)體裝置是通過上述實施例的半導(dǎo)體裝置的制造方法形成的。因此，提高了第一半導(dǎo)體晶片與第二半導(dǎo)體晶片之間的接合強度。因此，在制造期間防止了晶片間的脫落和碎裂，從而改善了可靠性。本發(fā)明實施例的半導(dǎo)體晶片的層疊方法包括在第一半導(dǎo)體晶片的表面?zhèn)壬闲纬刹季€層；在所述布線層上形成埋入膜以填充級差，并且使所述第一半導(dǎo)體晶片的周邊區(qū)域中的所述布線層上方的表面與所述第一半導(dǎo)體晶片的內(nèi)側(cè)區(qū)域中的所述布線層上方的表面基本彼此齊平，所述級差形成在所述周邊區(qū)域與所述內(nèi)側(cè)區(qū)域之間的邊界處，所述內(nèi)側(cè)區(qū)域位于所述周邊區(qū)域的內(nèi)側(cè)，并且所述級差是由于所述周邊區(qū)域中的所述布線層上方的表面形成為低于所述內(nèi)側(cè)區(qū)域中的所述布線層上方的表面而形成的；并且使在所述第一半導(dǎo)體晶片中形成的所述布線層的上方的表面與第二半導(dǎo)體晶片的期望表面相對，并進行層疊。在所述半導(dǎo)體晶片的層疊方法中，將第一半導(dǎo)體晶片的從周邊區(qū)域到內(nèi)側(cè)區(qū)域的整個層疊面平坦化。因此，能夠?qū)⒌谝话雽?dǎo)體晶片的整個表面與所述第二半導(dǎo)體晶片緊密接觸地層疊。本發(fā)明實施例的電子設(shè)備包括光學(xué)透鏡、用于接收由所述光學(xué)透鏡聚集的入射光的固體攝像裝置以及用于對從所述固體攝像裝置輸出的輸出信號進行處理的信號處理電路，上述固體攝像裝置由上述實施例的固體攝像裝置構(gòu)成。根據(jù)本發(fā)明，形成在半導(dǎo)體晶片中的布線層的上方的整個表面被平坦化。因此，當通過將布線層一側(cè)的表面用作層疊面而將所述半導(dǎo)體晶片層疊至另一半導(dǎo)體晶片時，直到周邊區(qū)域均能夠?qū)⑺霭雽?dǎo)體晶片緊密接觸地與所述另一半導(dǎo)體晶片層疊。從而，能夠獲得高可靠性的半導(dǎo)體裝置，在所述半導(dǎo)體裝置中防止了晶片間的脫落和碎裂等。


圖I示出了本發(fā)明實施例的MOS型固體攝像裝置的整體結(jié)構(gòu)；圖2A和圖2B示出了本發(fā)明實施例的MOS型固體攝像裝置的結(jié)構(gòu)；
圖3是本發(fā)明第一實施例的固體攝像裝置的構(gòu)造的截面圖；圖4A至圖4K是本發(fā)明第一實施例的固體攝像裝置的制造方法的過程圖；圖5是本發(fā)明第二實施例的固體攝像裝置的構(gòu)造的截面圖；圖6A至圖6F是本發(fā)明第二實施例的固體攝像裝置的制造方法的過程圖；圖7是本發(fā)明第三實施例的固體攝像裝置的構(gòu)造的截面圖；圖8是本發(fā)明第三實施例的固體攝像裝置的制造方法的過程圖；圖9是本發(fā)明第四實施例的固體攝像裝置的構(gòu)造的截面圖；圖IOA至圖IOG是本發(fā)明第四實施例的固體攝像裝置的制造方法的過程圖；圖11示出了本發(fā)明第五實施例的電子設(shè)備的構(gòu)造；圖12A至圖12G是以往的半導(dǎo)體裝置的制造方法的過程圖。
具體實施例方式在下文中將參照

本發(fā)明實施例的諸如固體攝像裝置等半導(dǎo)體裝置和電子設(shè)備的示例。將按照下列順序給出本發(fā)明的實施例。需要注意的是，本發(fā)明不限于下面的示例。I.第一實施例金屬氧化物半導(dǎo)體(Metal Oxide Semiconductor,M0S)型固體攝
像裝置1-1固體攝像裝置的整體構(gòu)造1-2固體攝像裝置的主要部分的構(gòu)造及其制造方法2.第二實施例背側(cè)照射型固體攝像裝置3.第三實施例背側(cè)照射型固體攝像裝置4.第四實施例半導(dǎo)體裝置5.第五實施例電子設(shè)備I 第一實施例M0S型固體攝像裝置圖I示出了適用于本發(fā)明實施例的半導(dǎo)體裝置的MOS型固體攝像裝置的整體示意性構(gòu)造。該MOS型固體攝像裝置適用于下面將要說明的各實施例的固體攝像裝置。本實施例的示例的固體攝像裝置I包括像素區(qū)域3和周邊電路部，在像素區(qū)域3中，在諸如硅基板等半導(dǎo)體晶片(圖中未示出)中以二維陣列的方式規(guī)則地排列有像素2，像素2包括多個光電轉(zhuǎn)換部。像素2包括例如多個像素晶體管(所謂的MOS晶體管)和用作光電轉(zhuǎn)換部的光電二極管。所述多個像素晶體管可例如由傳輸晶體管、復(fù)位晶體管和放大晶體管這三個晶體管組成。另外，所述多個像素晶體管還可通過添加選擇晶體管而由四個晶體管組成。單元像素的等效電路與普通的等效電路相似，并因此將省略對它的詳細說明。各像素2能夠形成為一個單元像素。另外，多個像素2能夠具有共用像素結(jié)構(gòu)。在該共用像素結(jié)構(gòu)中，多個光電二極管共用用于形成傳輸晶體管的浮動擴散部以及除傳輸晶體管之外的其它晶體管。周邊電路部包括垂直驅(qū)動電路4、列信號處理電路5、水平驅(qū)動電路6、輸出電路7和控制電路8等?？刂齐娐?接收輸入時鐘和用于指示操作模式等的數(shù)據(jù)，并且輸出諸如固體攝像裝置的內(nèi)部信息等信息。具體地，控制電路8基于垂直同步信號、水平同步信號和主時鐘生成時鐘信號和控制信號，所生成的時鐘信號和控制信號充當垂直驅(qū)動電路4、列信號處理電 路5和水平驅(qū)動電路6等的操作基準。隨后，控制電路8將這些信號輸入至垂直驅(qū)動電路
4、列信號處理電路5和水平驅(qū)動電路6等。垂直驅(qū)動電路4例如由移位寄存器形成。垂直驅(qū)動電路4選擇像素驅(qū)動布線、向所選擇的像素驅(qū)動布線提供用于驅(qū)動像素的脈沖、并由此以行為單位驅(qū)動像素。具體地，垂直驅(qū)動電路4在垂直方向上以行為單位順序選擇和掃描像素區(qū)域3中的各像素2。隨后，通過垂直信號線9，將基于信號電荷的像素信號提供給列信號處理電路5，所述信號電荷是根據(jù)在例如用作各像素2的光電轉(zhuǎn)換元件的光電二極管中接收到的光量而生成的。例如向像素2的各列布置列信號處理電路5。列信號處理電路5以各像素列為單位對從一行像素2輸出的信號進行諸如噪聲去除等信號處理。具體地，列信號處理電路5進行諸如用于去除像素2所固有的固定圖形噪聲的相關(guān)雙采樣(Correlated Double Sampling,CDS)、信號放大和AD轉(zhuǎn)換等信號處理。設(shè)置水平選擇開關(guān)(未圖示)，以使其連接在列信號處理電路5的輸出級與水平信號線10之間。水平驅(qū)動電路6例如由移位寄存器形成。水平驅(qū)動電路6通過順序輸出水平掃描脈沖來依次選擇列信號處理電路5的各部分，并且將像素信號從列信號處理電路5的各部分輸出到水平信號線10。輸出電路7對通過水平信號線10從列信號處理電路5的各部分順序提供至輸出電路7的信號進行信號處理，并且隨后輸出最終信號。例如，輸出電路7可僅進行緩沖，或者可進行黑電平調(diào)整、列差異修正和各種數(shù)字信號處理等。接著將說明本發(fā)明的MOS型固體攝像裝置的結(jié)構(gòu)。如圖2A所示，本實施例的一個示例的MOS型固體攝像裝置21具有位于第一半導(dǎo)體芯片部22中的像素區(qū)域23和控制區(qū)域24，并且具有位于第二半導(dǎo)體芯片部26中的邏輯電路25，邏輯電路25包括用于信號處理的信號處理電路。通過將第一半導(dǎo)體芯片部22與第二半導(dǎo)體芯片部26彼此電連接，使MOS型固體攝像裝置21形成為一個半導(dǎo)體芯片。如圖2B所示，本實施例的另一示例中的MOS型固體攝像裝置27具有位于第一半導(dǎo)體芯片部22中的像素區(qū)域23，并且具有位于第二半導(dǎo)體芯片部26中的控制區(qū)域24和邏輯電路25，邏輯電路25包括信號處理電路。通過將第一半導(dǎo)體芯片部22與第二半導(dǎo)體芯片部26彼此電連接，使MOS型固體攝像裝置27形成為一個半導(dǎo)體芯片。本實施例的上述示例的MOS型固體攝像裝置具有通過彼此層疊不同半導(dǎo)體芯片而形成的結(jié)構(gòu)。在上面的說明的基礎(chǔ)上，下面將說明本實施例的示例的固體攝像裝置的主要部分的具體構(gòu)造和該固體攝像裝置的制造方法。1-2固體攝像裝置的主要部分的構(gòu)造和制造方法將參照圖3以及圖4A至圖4K來說明本實施例的示例的背側(cè)照射型固體攝像裝置以及該固體攝像裝置的制造方法。圖3是固體攝像裝置30的示意性截面結(jié)構(gòu)圖，固體攝像裝置30是在晶片被分割為各芯片之后完成的固體攝像裝置。本實施例的示例的固體攝像裝置30具有第一半導(dǎo)體芯片部28和第二半導(dǎo)體芯片部29，第一半導(dǎo)體芯片部28包括像素區(qū)域和控制區(qū)域，第二半導(dǎo)體芯片部29包括邏輯電路，第一半導(dǎo)體芯片部28和第二半導(dǎo)體芯片部29彼此垂直層疊，并且通過等離子體結(jié)合而彼此接合。將參照圖4A至圖4K來說明本實施例的示例的固體攝像裝置30的制造方法。
圖4A至圖4K的制造過程圖示出了如下區(qū)域的截面，該區(qū)域包括半導(dǎo)體晶片的周邊區(qū)域與半導(dǎo)體晶片的內(nèi)側(cè)區(qū)域之間的邊界部分，在上述內(nèi)側(cè)區(qū)域中形成有用于形成像素的光電轉(zhuǎn)換部以及用于形成電路的晶體管等。在此情況下，半導(dǎo)體晶片中的周邊區(qū)域是不與半導(dǎo)體芯片部相對應(yīng)的區(qū)域，而是在布線層的形成階段為了防止布線從晶片的外緣露出而被去除各條布線的區(qū)域，該區(qū)域是理論成品(theoretical yield)之外的區(qū)域。內(nèi)側(cè)區(qū)域是指處于周邊區(qū)域內(nèi)側(cè)的區(qū)域，并且是指未被去除布線層的布線的區(qū)域。在本實施例的示例中，首先，如圖4A所示，在第一半導(dǎo)體晶片31的各芯片部中形成圖像傳感器或形成像素區(qū)域56和控制區(qū)域55。在內(nèi)側(cè)區(qū)域54(其用于形成第一半導(dǎo)體晶片31的各芯片部，第一半導(dǎo)體晶片31由硅基板制成)中的像素區(qū)域56中形成充當各像素的光電轉(zhuǎn)換部的光電二極管(ro)，并且在內(nèi)側(cè)區(qū)域54的半導(dǎo)體阱區(qū)域32中形成各像素晶體管的源極/漏極區(qū)域36。例如，通過引入第一導(dǎo)電類型(例如P型)的雜質(zhì)形成半導(dǎo)體阱區(qū)域32。通過引入第二導(dǎo)電類型(例如n型)的雜質(zhì)形成源極/漏極區(qū)域36。通過從基板的表面進行離子注入形成光電二極管(PD)和各像素晶體管的源極/漏極區(qū)域36。雖然未圖不，但光電二極管(PD)在基板表面一側(cè)包括n型半導(dǎo)體區(qū)域和p型半導(dǎo)體區(qū)域。隔著柵極絕緣膜在用于形成像素的基板表面上形成柵極電極37(即，在柵極電極37與基板表面之間設(shè)置有柵極絕緣膜)。柵極電極37和一對源極/漏極區(qū)域36形成像素晶體管Trl。在圖4A中，由一個像素晶體管Trl代表多個像素晶體管。與光電二極管(PD)鄰近的像素晶體管Trl對應(yīng)于作為信號電荷讀取部的傳輸晶體管。像素晶體管Trl的源極/漏極區(qū)域36對應(yīng)于浮動擴散部(FD)。通過元件隔離區(qū)域35將單元像素彼此隔離。另一方面，在第一半導(dǎo)體晶片31的控制區(qū)域55—側(cè)形成用于驅(qū)動各像素的MOS晶體管Tr2。以與像素區(qū)域56中的MOS晶體管相似的方式，形成控制區(qū)域55中的MOS晶體管Tr2。在控制區(qū)域55中還形成有多個MOS晶體管。然而，在圖4A中，由MOS晶體管Tr2代表多個MOS晶體管。接著，通過交替重復(fù)層間絕緣膜34的形成和由Cu制成的布線IM至布線3M的形成，在第一半導(dǎo)體晶片31的表面上形成布線層33，在布線層33中形成有多層(圖4A中為3層)的布線IM至布線3M。由Cu制成的布線IM至布線3M的形成類似于如參照圖12A至圖12G所述的以往的布線層的形成。通過在槽部(其通過圖案化形成在層間絕緣膜34上)中埋入布線材料Cu來形成由Cu制成的布線IM至3M。另外，雖然在4A中未圖示，還形成與形成在第一半導(dǎo)體晶片31中的晶體管電連接的接觸部和用于在期望的多條布線之間建立連接的接觸部。在形成接觸部時，在層間絕緣膜34的期望位置中形成接觸孔，并且在上述接觸孔中埋入導(dǎo)電材料。在本實施例的示例中，在布線層33的形成階段，為了防止作為布線材料的Cu從第一半導(dǎo)體晶片31的外緣露出，在每次形成各層布線IM至3M時，局部地去除理論成品之外的布線IM至3M，即去除在周邊區(qū)域53中形成的布線。周邊區(qū)域53中的布線IM至布線3M的去除與參照圖12A至圖12G所述的去除相同。在每次形成布線IM至布線3M時，通過使用EBR法去除周邊區(qū)域53中的布線IM至布線3M。由此，在周邊區(qū)域53中，在每次去除布線IM至3M時形成空槽52，周邊區(qū)域53中的布線層33的表面由于空槽52而凹陷，并且在周邊區(qū)域53與內(nèi)側(cè)區(qū)域54(其是周邊區(qū)域53的內(nèi)側(cè)的區(qū)域)之間的邊界部分中產(chǎn)生了級差。接著，如圖4B所示，在布線層33的整個表面上形成鈍化膜41 (保護膜)。該鈍化膜41對布線IM至布線3M進行保護，并且能夠減少在布線層33的表面中形成的小的凸起 和凹陷。然而，由于周邊區(qū)域53與內(nèi)側(cè)區(qū)域54之間的邊界處的巨大級差，鈍化膜41是沿著表面的形狀形成的。因此，鈍化膜41的形成保留了周邊區(qū)域53與內(nèi)側(cè)區(qū)域54之間的邊界部分處的全局級差。接著，如圖4C所示，通過僅向第一半導(dǎo)體晶片31的周邊區(qū)域53中的鈍化膜41的上部局部地涂敷涂覆材料，來形成用于填充周邊區(qū)域53與內(nèi)側(cè)區(qū)域54之間的級差的埋入膜57。通過涂敷涂覆材料來形成埋入膜57，直到埋入膜57的表面具有與內(nèi)側(cè)區(qū)域54中的鈍化膜41的表面基本相同的高度。例如，能夠使用旋涂玻璃(Spin On Glass, SOG)、旋涂電介質(zhì)(Spin On Dielectric, SOD)或低k材料作為上述涂覆材料。通過由此在第一半導(dǎo)體晶片31的周邊區(qū)域53中局部形成的埋入膜57，減小了由在第一半導(dǎo)體晶片31的表面?zhèn)壬闲纬傻牟季€圖案導(dǎo)致的全局級差。接著，如圖4D所示，使用等離子體化學(xué)氣相沉積(Chemical Vapor Deposition,CVD)法，在第一半導(dǎo)體晶片31的整個表面(該整個表面包括鈍化膜41和埋入膜57)上形成由P-SiO2膜制成的厚度為IOOnm至2000nm的被研磨膜42。被研磨膜42在下一過程中將被研磨。在本實施例的示例中，被研磨膜42是通過等離子體CVD法形成的。然而，即使當被研磨膜42是由熱CVD法、派射法、蒸發(fā)法或原子層沉積(Atomic Layer Deposition, ALD)法等形成的薄膜時，只要該薄膜是一種可研磨的膜，成膜方法就沒有特別的限制。另外，雖然本實施例中形成的是P-SiO2膜，但這也滿足可研磨的膜的條件。除了 SiO2膜之外，還能夠使用四乙氧基娃燒(Tetraethyl Orthosilicate,TE0S)、SiN、SiC0H、SiCN、SiC、硼憐娃玻璃(Boron Phosphorus Silicon Glass, BPSG)或憐娃玻璃(Phosphorus Silicon Glass,PSG)等。此外，雖然在本實施例的示例中形成有被研磨膜42，但是不一定形成被研磨膜42。可以在不形成被研磨膜42的情況下進入下一過程。然后，如圖4E所示，通過使用CMP法對被研磨膜42的表面進行研磨和平坦化。因此，在第一半導(dǎo)體晶片31中形成的布線層33上方的整個表面被平坦化。在到此為止的過程中，在第一半導(dǎo)體晶片31中形成像素區(qū)域56和控制區(qū)域55，并且在第一半導(dǎo)體晶片31的表面?zhèn)刃纬刹季€層33。同時，如圖4F所示，在例如由硅制成的第二半導(dǎo)體晶片43中的用于形成各芯片部的內(nèi)側(cè)區(qū)域66中形成邏輯電路59，該邏輯電路59包括用于對從像素獲得的信號進行處理的信號處理電路。具體地，在第二半導(dǎo)體晶片43的表面?zhèn)鹊膒型半導(dǎo)體阱區(qū)域44中形成多個由元件隔離區(qū)域47彼此隔離的MOS晶體管Tr3和Tr4，所述多個MOS晶體管Tr3和Tr4用于形成邏輯電路59。在此情況下，由MOS晶體管Tr3和Tr4代表多個MOS晶體管。各個MOS晶體管Tr3和Tr4均包括一對n型源極/漏極區(qū)域48和形成在柵極絕緣膜上的柵極電極58。能夠通過CMOS晶體管形成邏輯電路59。接著，如同圖4A所示的第一半導(dǎo)體晶片31的情況，通過交替重復(fù)層間絕緣膜46的形成以及布線IM至布線3M的形成，在第二半導(dǎo)體晶片43的表面?zhèn)刃纬刹季€層45，在布線層45中形成有多層(圖4F中為3層)的布線IM至布線3M。在第二半導(dǎo)體晶片43的情況下，也局部地去除理論成品之外的布線IM至布線3M，即去除在第二半導(dǎo)體晶片43的周邊區(qū)域65中形成的布線。因此，在第二半導(dǎo)體晶片43的情況下，在周邊區(qū)域65中的布線層45中也形成了空槽52，并且布線層45的表面具有在周邊區(qū)域65與內(nèi)側(cè)區(qū)域66 (其形成有邏輯電路59)之間的邊界部分中形成的巨大級差。然后，如圖4G所示，在第二半導(dǎo)體晶片43的情況下，如同圖4B至圖4E中示出的 過程，在布線層45上也形成鈍化膜49、埋入膜60和被研磨膜50，并且此后通過CMP法對被研磨膜50的表面進行研磨。從而，消除了在周邊區(qū)域65與內(nèi)側(cè)區(qū)域66之間的邊界處形成的全局級差，并且使在第二半導(dǎo)體晶片43中形成的布線層45的上方的整個表面平坦化。在使第二半導(dǎo)體晶片43中的布線層45上方的表面平坦化之后，如圖4G所示，在被研磨膜50的上表面上形成例如IOOnm厚的接合輔助膜51。接合輔助膜51包括通過引入娃燒和氮氣形成的SiN膜、通過引入三甲基娃燒(trimethylsilane, 3TS)或四甲基娃燒(tetramethylsilane,4TS)和氮氣形成的SiCN膜、通過引入娃燒和氧氣形成的SiO2膜、通過引入三甲基硅烷(3TS)或四甲基硅烷(4TS)和氧氣形成的SiCOH等。形成的該接合輔助膜51在對第一半導(dǎo)體晶片31與第二半導(dǎo)體晶片43進行彼此等離子體接合時用于輔助接合。因此，可以在形成在第一半導(dǎo)體晶片31中的布線層33的上方的表面上形成接合輔助膜51，或者可以在第一半導(dǎo)體晶片31的表面上和第二半導(dǎo)體晶片43的表面上都形成接合輔助膜51。雖然接合輔助膜51的形成改善了接合的可靠性，但是接合輔助膜51不是必需的，并且可以不形成接合輔助膜51。然后，在例如13. 56MHZ頻率、IOPa壓力和100W功率下，用氧等離子體對在第一半導(dǎo)體晶片31中形成的布線層33上方的表面與在第二半導(dǎo)體晶片43中形成的布線層45上方的表面進行60秒的照射，從而使上述表面的性質(zhì)改變。此后，用18MQ以上的純凈水清洗上述表面30秒,從而在形成于第一半導(dǎo)體晶片31中的布線層33上方的表面中和形成于第二半導(dǎo)體晶片43中的布線層45上方的表面中形成硅醇基(Si-OH基)。接著，如圖4H所示，將在第一半導(dǎo)體晶片31中形成的布線層33上方的表面與在第二半導(dǎo)體晶片43中形成的布線層45側(cè)的表面彼此相對，以作為層疊面。此后，通過銷釘擠壓第一半導(dǎo)體晶片31和第二半導(dǎo)體晶片43中的一者的部分表面。然后，通過第一半導(dǎo)體晶片31與第二半導(dǎo)體晶片43之間的范德華力，使第一半導(dǎo)體晶片31的整個表面與第二半導(dǎo)體晶片43的整個表面彼此接合。隨后在大氣壓力下的氮氣氣氛中進行大約60分鐘/大約400°C的熱處理。從而，在第一半導(dǎo)體晶片31中的布線層33側(cè)的表面中形成的硅醇基與在第二半導(dǎo)體晶片43中的布線層45側(cè)的表面中形成的硅醇基彼此脫水縮合，從而完成分子級接合。在本實施例的示例中，分別使在第一半導(dǎo)體晶片31和第二半導(dǎo)體晶片43中的布線層33與45側(cè)的表面(包括晶片的周邊區(qū)域)變得平坦。因此，第一半導(dǎo)體晶片31的周邊區(qū)域與第二半導(dǎo)體晶片43的周邊區(qū)域也彼此接合，從而提高了接合強度。在完成接合之后，如圖41所示，從背側(cè)對第一半導(dǎo)體晶片31的周邊區(qū)域53進行研磨，從而減薄周邊區(qū)域53的厚度。在本實施例的示例中，第一半導(dǎo)體晶片31與第二半導(dǎo)體晶片43在晶片的周邊區(qū)域53中也彼此緊密接觸地接合，從而獲得了高接合強度。因此，在研磨時能夠防止第一半導(dǎo)體晶片31與第二半導(dǎo)體晶片43之間的膜脫落和碎裂等。此后，如圖4J所示，從背側(cè)對第一半導(dǎo)體晶片31進行研磨，從而減薄整個第一半導(dǎo)體晶片的厚度。在此時，在不使像素區(qū)域56中的光電二極管(PD)從背側(cè)露出的程度下減薄第一半導(dǎo)體晶片31的厚度。同樣在該厚度減薄過程中，如同在前一過程中，在第一半導(dǎo)體晶片31和第二半導(dǎo)體晶片43的整個表面上使第一半導(dǎo)體晶片31與第二半導(dǎo)體晶片43彼此結(jié)合。因此，如同在前一階段中，防止了晶片間的脫落以及晶片的碎裂。 此后，在第一半導(dǎo)體晶片31的背側(cè)上形成平坦化膜38，在像素區(qū)域56中的平坦化膜38上為各像素形成期望的濾色器層39，并且在濾色器層39上形成片上透鏡40。能夠通過與以往的固體攝像裝置的方法相類似的方法來形成平坦化膜38、濾色器層39和片上透鏡40。然后，雖然未圖示，但是本實施例的示例具有這樣的過程在減薄第一半導(dǎo)體晶片31的厚度之后，將形成于第一半導(dǎo)體晶片31中的像素區(qū)域56和控制區(qū)域55電連接至形成于第二半導(dǎo)體晶片43中的邏輯電路59。在此情況下，例如，形成貫穿第一半導(dǎo)體晶片31并且到達布線層33 (其形成于第一半導(dǎo)體晶片31中)的通孔，并形成到達布線層45 (其形成于第二半導(dǎo)體晶片43的表面中)的通孔。此后將連接導(dǎo)體埋入上述通孔中，從而在第一半導(dǎo)體晶片31的背側(cè)將形成于第一半導(dǎo)體晶片31中的布線層33與形成于第二半導(dǎo)體晶片43中的布線層45彼此電連接。從而，能夠?qū)⑿纬捎诘谝话雽?dǎo)體31中的像素區(qū)域56和控制區(qū)域55電連接至形成于第二半導(dǎo)體晶片43中的邏輯電路59。另外，從第一半導(dǎo)體晶片31的背側(cè)形成開口以使形成于布線層45 (其形成于第二半導(dǎo)體晶片43中)的布線IM至布線3M的一部分中的電極焊盤露出，并且將結(jié)合線連接至電極焊盤。因此，能夠?qū)⑿纬捎诘诙雽?dǎo)體晶片43中的布線層45的布線IM至布線3M電引出至第一半導(dǎo)體晶片31的背側(cè)。在本實施例的示例中，當形成上述通孔和上述開口時，第一半導(dǎo)體晶片31的整個表面與第二半導(dǎo)體晶片43的整個表面也彼此接合，從而能夠減小在孔形成過程中對晶片的損傷。在形成片上透鏡40之后，如圖4K所示，為了分離各芯片部，通過劃片切割器(dicing Cutter)61沿著點劃線S切割晶片。從而，將各芯片部分離，并且完成了如圖3所示的背側(cè)照射型固體攝像裝置30。順便提及地，雖然未圖示，也通過劃片切割器切割周邊區(qū)域，并將其去除。在本實施例的示例中，在第一半導(dǎo)體晶片31和第二半導(dǎo)體晶片43的各者中，通過形成埋入膜消除了布線層的上部的級差，該級差是在周邊區(qū)域與內(nèi)側(cè)區(qū)域之間的邊界處形 成的。因此，在半導(dǎo)體晶片的周邊區(qū)域中也以優(yōu)良的方式對布線層的作為層疊面的上部進行層疊，從而能夠提高第一半導(dǎo)體晶片31與第二半導(dǎo)體晶片43的附著力和接觸特性。由此，在例如層疊和劃片過程之后的研磨過程中，防止了層疊面的脫落和周邊區(qū)域中的碎裂等，從而改善了加工時的可靠性。因此，能夠獲得具有高精度的固體攝像裝置，并且能夠提高成品率。2.第二實施例固體攝像裝置接著將參照圖5以及圖6A至圖6F說明本發(fā)明第二實施例的作為半導(dǎo)體裝置的背側(cè)照射型固體攝像裝置以及該固體攝像裝置的制造方法。在圖5至圖6F中，用相同的附圖標記來標識與圖3至圖4K中的部分相對應(yīng)的部分，并且將省略重復(fù)的說明。圖5是本實施例的示例的固體攝像裝置130的示意性截面結(jié)構(gòu)圖，固體攝像裝置130是在將晶片分割成各芯片 之后而完成的固體攝像裝置。本實施例的示例的固體攝像裝置130具有第一半導(dǎo)體芯片部131和第二半導(dǎo)體芯片部132，第一半導(dǎo)體芯片部131包括像素區(qū)域和控制區(qū)域，第二半導(dǎo)體芯片部132包括邏輯電路，第一半導(dǎo)體芯片部131與第二半導(dǎo)體芯片部132彼此垂直層疊并且通過等離子體接合而彼此接合。本實施例的示例的固體攝像裝置130是不同于第一實施例的固體攝像裝置30的示例，且它們的不同點在于埋入層的構(gòu)造。圖6A至圖6F是本實施例的示例的固體攝像裝置130的制造過程圖。如同在第一實施例中，圖6A至圖6F示出了包括半導(dǎo)體晶片的周邊區(qū)域與內(nèi)側(cè)區(qū)域之間的邊界部的區(qū)域的截面圖，在所述內(nèi)側(cè)區(qū)域中形成有用于形成像素的光電轉(zhuǎn)換部和用于形成電路的晶體管等。首先，如同在第一實施例的示例中的圖4A至圖4B的過程中，在第一半導(dǎo)體晶片31中形成像素區(qū)域56和控制區(qū)域55，在第一半導(dǎo)體晶片31的表面上形成布線層33，并且在布線層33的表面上形成鈍化膜41。在本實施例的不例中，基于與第一實施例相同的原因，在第一半導(dǎo)體晶片31的周邊區(qū)域53與內(nèi)側(cè)區(qū)域54之間的邊界處也形成級差。 接著，如圖6A所示，通過等離子體CVD法在鈍化膜41上形成由P-SiO2膜制成的埋入膜63，埋入膜63的厚度等于或大于周邊區(qū)域53與內(nèi)側(cè)區(qū)域54之間的級差。在此階段，盡管埋入膜63的厚度等于或大于周邊區(qū)域53與內(nèi)側(cè)區(qū)域54之間的級差，但是由于埋入膜63沿著鈍化膜41的表面的形狀以共形方式(conformal manner)形成,所以未消除周邊區(qū)域53與內(nèi)側(cè)區(qū)域54之間的級差。此后，如圖6B所示，通過光刻過程在埋入膜63上形成抗蝕劑掩模64，抗蝕劑掩模64在內(nèi)側(cè)區(qū)域54上方具有開口。接著，如圖6C所示，通過借助抗蝕劑掩模64的干式蝕刻，對在內(nèi)側(cè)區(qū)域54中形成的埋入膜63進行回蝕，直到在內(nèi)側(cè)區(qū)域54中形成的埋入膜63的表面與在周邊區(qū)域53中形成的埋入膜63的表面具有基本相同的高度。此后去除抗蝕劑掩模64。由此，基本消除了由空槽導(dǎo)致的形成于第一半導(dǎo)體晶片31的周邊區(qū)域53與內(nèi)側(cè)區(qū)域54之間的邊界處的巨
大級差。接著，如圖6D所示，使用CMP法對第一半導(dǎo)體晶片31的埋入膜63的表面進行研磨并進行平坦化。從而，使形成于第一半導(dǎo)體晶片31中的布線層33上方的整個表面變得平坦。雖然在本實施例的示例中通過CMP法對埋入膜63的表面進行平坦化，但是也可以如同在第一實施例中，在埋入膜63上形成將被研磨的一層可研磨膜，并且隨后通過使用CMP法對該膜進行平坦化。在到此為止的過程中，像素區(qū)域56和控制區(qū)域55形成于第一半導(dǎo)體晶片31中，并且布線層33形成于第一半導(dǎo)體晶片31的表面?zhèn)取Ｍ瑫r，如圖6E所示，例如，在由硅制成的第二半導(dǎo)體晶片43中的用于形成各芯片部的內(nèi)側(cè)區(qū)域66中形成邏輯電路59，邏輯電路包括用于對從像素獲得的信號進行處理的信號處理電路。此后，如同在第一實施例中形成布線層45和鈍化膜49，并且如同在本實施例的示例中的圖6A至圖6D形成具有平坦化表面的埋入膜67。由此，在第二半導(dǎo)體晶片43中，也消除了形成于周邊區(qū)域65與內(nèi)側(cè)區(qū)域66之間的邊界處的巨大級差，并且使布線層45上方的表面平坦化。此后，通過與第一實施例相同的方法，在埋入膜67上形成接合輔助膜68。隨后，在例如13. 56MHZ頻率、IOPa壓力和100W功率下，用氧等離子體對在第一半導(dǎo)體晶片31中形成的布線層33上方的表面與在第二半導(dǎo)體晶片43中形成的布線層45上方的表面進行60秒的照射，從而使上述表面的性質(zhì)改變。然后，用18MQ以上的純凈水清 洗上述表面30秒,從而在形成于第一半導(dǎo)體晶片31中的布線層33上方的表面與形成于第二半導(dǎo)體晶片43中的布線層45上方的表面中形成硅醇基(Si-OH基)。接著，如圖6F所示，將在第一半導(dǎo)體晶片31中形成的布線層33上方的表面與在第二半導(dǎo)體晶片43中形成的布線層45側(cè)的表面彼此相對。此后，通過銷釘擠壓第一半導(dǎo)體晶片31和第二半導(dǎo)體晶片43中的一者的部分表面。然后，第一半導(dǎo)體晶片31的整個表面與第二半導(dǎo)體晶片43的整個表面通過第一半導(dǎo)體晶片31與第二半導(dǎo)體晶片43之間的范德華力彼此接合。隨后在大氣壓力下的氮氣氣氛中進行大約60分鐘/大約400°C的熱處理。從而，在形成于第一半導(dǎo)體晶片31中的布線層33上方的表面中的娃醇基與在形成于第二半導(dǎo)體晶片43中的布線層45上方的表面中的硅醇基彼此脫水縮合，并且完成了分子級的接合。此后，如同第一實施例中的圖41至圖4K中所示的過程，能夠獲得圖5中所示的固體攝像裝置130。在本實施例的示例中，通過埋入膜也消除了在半導(dǎo)體晶片的周邊區(qū)域與內(nèi)側(cè)區(qū)域之間的邊界處形成的級差，并且因此能夠獲得與第一實施例的效果相似的效果。3.第三實施例固體攝像裝置接著將參照圖7和圖8說明本發(fā)明第三實施例的作為半導(dǎo)體裝置的背側(cè)照射型固體攝像裝置以及該固體攝像裝置的制造方法。在圖7和圖8中，用相同的附圖標記來標識與圖3至圖4K中的部分相對應(yīng)的部分，并且將省略重復(fù)的說明。圖7是本實施例的示例的固體攝像裝置140時該固體攝像裝置140的示意性截面結(jié)構(gòu)圖，固體攝像裝置140是在將晶片分割成各芯片之后完成的固體攝像裝置。本實施例的示例的固體攝像裝置140具有第一半導(dǎo)體芯片部141和第二半導(dǎo)體芯片部142，第一半導(dǎo)體芯片部141包括像素區(qū)域和控制區(qū)域，第二半導(dǎo)體芯片部142包括邏輯電路，第一半導(dǎo)體芯片部141與第二半導(dǎo)體芯片部142彼此垂直層疊并且通過粘合劑層71彼此接合。本實施例的示例的固體攝像裝置140是不同于第一實施例的固體攝像裝置30的示例，且它們之間的區(qū)別在于晶片(芯片)間的連接方法。在本實施例的示例中，如圖8所示，由埋入膜57平坦化的第一半導(dǎo)體晶片31與由埋入膜60平坦化的第二半導(dǎo)體晶片43通過粘合劑層71彼此層疊，從而使布線層33上方的表面與布線層45上方的表面彼此相對。在第一半導(dǎo)體晶片31上形成的布線層33和埋入膜57等的構(gòu)造與第一實施例中的構(gòu)造相同，并且通過圖4A至圖4E的過程形成。另外，在第二半導(dǎo)體晶片43上的布線層45和埋入膜60等的構(gòu)造與第一實施例中的構(gòu)造相同。然而，在第二半導(dǎo)體晶片43中的埋入膜60上方不形成接合輔助膜，而是形成具有期望厚度的粘合劑層71。能夠使用熱固性粘合劑材料作為粘合劑層71。另外，還能夠使用苯并環(huán)丁烯(benzocyclobutene, BCB)、聚酰亞胺或聚苯并惡唑(polybenzoxazole)。雖然在本實施例的示例中，在第二半導(dǎo)體晶片43 —側(cè)形成粘合劑層71，但是在另一實施例中可以在第一半導(dǎo)體晶片31 —側(cè)形成粘合劑層71，或者可以在兩片晶片上都形成粘合劑層71。在本實施例的示例中，在第一半導(dǎo)體晶片31和第二半導(dǎo)體晶片43中，也通過埋入膜對布線層上方的表面進行平坦化。因此，在通過粘合劑層71將第一半導(dǎo)體晶片31與第二半導(dǎo)體晶片43彼此接合的情況下，還能夠提高接合性和接觸性。另外，熱固型粘合劑材料通常具有高硬度，因此當級差巨大時，熱固型粘合劑材料不易于填充級差。因此，當如同在本實施例的示例中對層疊面進行平坦化時，能夠使用熱固型粘合劑材料。在本實施例的示例中，在將第一半導(dǎo)體晶片31與第二半導(dǎo)體晶片43彼此層疊之后，如同在圖41至圖4K中，也將第一半導(dǎo)體晶片31和第二半導(dǎo)體晶片43分割成各芯片部，然后完成了圖7中所示的固體攝像裝置140。在本實施例的示例的固體攝像裝置140的制造方法中，在層疊第一半導(dǎo)體晶片31與第二半導(dǎo)體晶片43時，就周邊區(qū)域而言，第一半導(dǎo)體晶片31與第二半導(dǎo)體晶片43也能夠彼此緊密接觸地接合。因此，在減薄晶片的厚度的過程中，能夠防止脫落和碎裂等。還能夠獲得與第一實施例的效果相同的其它效果。需要注意的是，本發(fā)明不限于應(yīng)用到用于檢測可見光的入射量的分布并且拍攝該分布作為圖像的固體攝像裝置，但還可應(yīng)用于用于拍攝紅外線、X射線或粒子等的入射量的分布以作為圖像的固體攝像裝置。另外，在廣義上，本發(fā)明適用于用來檢測諸如壓力或電容等其它物理量的分布并且拍攝上述分布以作為圖像的諸如指紋檢測傳感器等的各種固體攝像裝置(物理量分布檢測裝置)。此外，本發(fā)明不限于以行為單位按依次掃描像素部的各單元像素并且從各單元像素讀取像素信號的固體攝像裝置。本發(fā)明還適用于選擇像素單元中的任意像素并且從像素單元中的所選像素讀取信號的X-Y地址型固體攝像裝置。順便提及地，固體攝像裝置可以形成為一個芯片，或者可以是具有攝像功能的模塊的形式，像素部和信號處理部或光學(xué)系統(tǒng)共同地封裝在上述模塊中。另外，本發(fā)明不限于應(yīng)用于固體攝像裝置，但也可應(yīng)用于除此之外的攝像裝置。在此情況下的攝像裝置是指諸如數(shù)碼照相機和攝像機等相機系統(tǒng)以及諸如手機等具有攝像功能的電子設(shè)備。順便提及地，可以將包含在電子設(shè)備中的上述模塊形式(即相機模塊)稱為攝像裝置。另外，在上述實施例中，已經(jīng)說明了通過將形成有像素的第一半導(dǎo)體晶片31與形成有邏輯電路的第二半導(dǎo)體晶片43彼此層疊來制造背側(cè)照射型固體攝像裝置的方法。然而，本發(fā)明不限于此。本發(fā)明也適用于未形成有像素區(qū)域的半導(dǎo)體裝置。下面將對本發(fā)明應(yīng)用到半導(dǎo)體裝置的示例進行說明。4 第四實施例半導(dǎo)體裝置
將參照圖9以及圖10A至圖10G說明本發(fā)明第四實施例的半導(dǎo)體裝置150以及半導(dǎo)體裝置的制造方法。本實施例的示例的半導(dǎo)體裝置150具有第一半導(dǎo)體集成電路和第二半導(dǎo)體集成電路。在本實施例的示例中，首先，如圖IOA所示，在由硅基板制成的第一半導(dǎo)體晶片76的用于形成各芯片部的內(nèi)側(cè)區(qū)域74中形成第一半導(dǎo)體集成電路75或本實施例的示例中的邏輯電路。具體地，在形成于第一半導(dǎo)體晶片76中的半導(dǎo)體阱區(qū)域77中的用于形成各芯片部的區(qū)域中形成多個MOS晶體管Tr5和Tr6。各個MOS晶體管Tr5和Tr6包括一對源極/漏極區(qū)域79以及形成在柵極絕緣膜上的柵極電極。MOS晶體管Tr5和Tr6均被元件隔離區(qū)域87彼此分隔。在圖IOA中，由MOS晶體管Tr5和Tr6代表用于形成邏輯電路的MOS晶體管。然而，能夠通過CMOS晶體管形成邏輯電路。因此，能夠?qū)⒍鄠€MOS晶體管形成為n溝道型MOS晶體管或P溝道型MOS晶體管。因此，當形成n溝道型MOS晶體管時，在p型半導(dǎo)體阱區(qū)域中形成n型源極/漏極區(qū)域。當形成p溝道型MOS晶體管時，在n型半導(dǎo)體阱區(qū)域中形成P型源極/漏極區(qū)域。 順便提及地，第一半導(dǎo)體集成電路75可以例如是用于取代邏輯電路的半導(dǎo)體存儲電路。在此情況下，作為下述第二半導(dǎo)體集成電路102的邏輯電路用于處理半導(dǎo)體存儲電路的信號。接著，通過交替重復(fù)層間絕緣膜81的形成和由Cu制成的布線IM至布線3M的形成，在第一半導(dǎo)體晶片76的表面上形成布線層80，在布線層80中形成有多層(在圖IOA中為3層)的布線IM至布線3M。由Cu制成的布線IM至布線3M的形成與如參照圖12A至圖12G所述的以往的布線層的形成是類似的。通過在層間絕緣膜81上形成的圖案化槽部中埋入布線材料Cu，來形成由Cu制成的布線IM至3M。另外，雖然在IOA中未圖示，但還形成有與在第一半導(dǎo)體晶片76中形成的晶體管Tr5和Tr6電連接的接觸部和用于在期望的布線之間建立連接的接觸部。當形成接觸部時，在層間絕緣膜81的期望位置中形成接觸孔，并且在上述接觸孔中埋入導(dǎo)電材料。在本實施例的示例中，在布線層80的形成階段中，為了防止作為布線材料的Cu從第一半導(dǎo)體晶片76的外緣露出，在每次形成各層布線IM至3M時，使用EBR法去除理論成品之外的布線IM至3M，即除去形成在周邊區(qū)域73中的布線。因此，在周邊區(qū)域73中，在每次去除布線IM至3M時形成空槽52，周邊區(qū)域73中的布線層80的表面由于空槽52而凹陷，并且在周邊區(qū)域73與內(nèi)側(cè)區(qū)域74(其是周邊區(qū)域73內(nèi)側(cè)的區(qū)域)之間的邊界部中產(chǎn)生了級差。接著，如圖IOB所示，在布線層80的表面上形成鈍化膜82 (保護膜)。該鈍化膜82對布線IM至布線3M進行保護，并且減少在布線層80的位于內(nèi)側(cè)區(qū)域74 (其形成有布線IM至布線3M)中的表面中形成的小的凸起和凹陷。然而，由于在周邊區(qū)域73與內(nèi)側(cè)區(qū)域74之間的邊界處的巨大級差，鈍化膜82是沿著表面的形狀形成的。因此，通過形成鈍化膜82，保留了周邊區(qū)域73與內(nèi)側(cè)區(qū)域74之間的邊界部處的全局級差。接著，如圖IOC所示，通過僅向第一半導(dǎo)體晶片76的周邊區(qū)域73中的鈍化膜82的上部局部地涂敷涂覆材料，來形成埋入膜83以用于填充在周邊區(qū)域73與內(nèi)側(cè)區(qū)域74之間邊界處形成的級差。涂敷涂覆材料，直到內(nèi)側(cè)區(qū)域74中的埋入膜83的表面與鈍化膜82的表面具有基本相同的高度，由此形成埋入膜83。例如，能夠使用SOG、SOD或者低k材料作為上述涂覆材料。由此，通過在第一半導(dǎo)體晶片76的周邊區(qū)域73中局部形成埋入膜83，減小了由于在第一半導(dǎo)體晶片76的表面?zhèn)壬闲纬傻牟季€圖案導(dǎo)致的全局級差。接著，如圖IOD所示，使用等離子體CVD法在第一半導(dǎo)體晶片76的整個表面(該整個表面包括鈍化膜82和埋入膜83)上形成由P-SiO2膜制成的被研磨膜84。被研磨膜84在下一過程中將被研磨。在本實施例的示例中，被研磨膜84是通過等離子體CVD法形成的。然而，即使當被研磨膜84是由熱CVD法、派射法、蒸發(fā)法或原子層沉積(Atomic LayerDeposition,ALD)法等形成的薄膜時，只要該薄膜是一種可研磨的膜，成膜方法就沒有特別的限制。另外，雖然本實施例中形成的是P-SiO2膜，但這也滿足可研磨膜的條件。除了 SiO2膜之外，還能夠使用TEOS、SiN, SiCOH, SiCN、SiC、BPSG或PSG等。此外，雖然在本實施例的示例中形成有被研磨膜84，但是不一定要形成被研磨膜84。可以不形成被研磨膜84而進入下一過程。然后，如圖IOE所示，通過使用CMP法對被研磨膜84的表面進行研磨和平坦化。因此，將在第一半導(dǎo)體晶片76中形成的布線層80上方的整個表面平坦化。在到此為止的過程中，第一半導(dǎo)體集成電路75形成于第一半導(dǎo)體晶片76中，并且布線層80形成于第一半導(dǎo)體晶片76的表面?zhèn)取Ｍ瑫r，如圖IOF所示，例如，在由硅制成的第二半導(dǎo)體晶片90中的用于形成各芯片部的區(qū)域中形成第二半導(dǎo)體集成電路102或本實施例的示例中的邏輯電路。具體地，如同在圖IOA中，在形成于第二半導(dǎo)體晶片90中的半導(dǎo)體阱區(qū)域91中的用于形成各芯片部的內(nèi)側(cè)區(qū)域100中形成多個n溝道型MOS晶體管Tr7和Tr8。各個MOS晶體管Tr7和Tr8包括一對源極/漏極區(qū)域93和在柵極絕緣膜上形成的柵極電極94。MOS晶體管Tr7和Tr8被元件隔離區(qū)域92彼此分隔。在圖IOF中，由MOS晶體管Tr7和Tr8代表用于形成邏輯電路的MOS晶體管。然而，能夠通過CMOS晶體管形成邏輯電路。因此，能夠?qū)⒍鄠€MOS晶體管形成為n溝道型MOS晶體管或P溝道型MOS晶體管。因此，當形成n溝道型MOS晶體管時，在p型半導(dǎo)體阱區(qū)域中形成n型源極/漏極區(qū)域。當形成p型MOS晶體管時，在n型半導(dǎo)體阱區(qū)域中形成p型源極/漏極區(qū)域。接著，如同在圖IOA中，通過交替重復(fù)層間絕緣膜96的形成以及布線IM至布線3M的形成，在第二半導(dǎo)體晶片90的表面上形成布線層95。然后，如同在圖IOC至圖IOE中，在布線層95上形成鈍化膜97、埋入膜89和被研磨膜98，并且對布線層95上方的表面進行平坦化。在第二半導(dǎo)體晶片90的表面?zhèn)壬?，通過將在周邊區(qū)域101與內(nèi)側(cè)區(qū)域100之間的邊界處形成的級差埋入在埋入膜89中來消除級差，并且使在第二半導(dǎo)體晶片90中形成的布線層95的上方的表面平坦化。在對第二半導(dǎo)體晶片90中的布線層95側(cè)的表面進行平坦化之后，如圖IOF所示，在被研磨膜98的上表面上形成例如IOOnm厚的接合輔助膜99。接合輔助膜99包括通過引入娃燒和氮氣形成的SiN膜、通過引入三甲基娃燒(trimethylsilane, 3TS)或四甲基娃燒(tetramethylsilane,4TS)和氮氣形成的SiCN膜、通過引入娃燒和氧氣形成的SiO2膜、通過引入三甲基硅烷(3TS)或四甲基硅烷(4TS)和氧氣形成的SiCOH等。形成的該接合輔助膜99在第一半導(dǎo)體晶片76與第二半導(dǎo)體晶片90彼此進行等離子體接合時用于輔助接合。 因此，可以在形成于第一半導(dǎo)體晶片76中的布線層80側(cè)的表面上形成接合輔助膜99，或者可以在第一半導(dǎo)體晶片76的表面上和第二半導(dǎo)體晶片90的表面上都形成接合輔助膜99。雖然接合輔助膜99的形成改善了接合的可靠性，但是接合輔助膜99不是必需的，并且可以不形成接合輔助膜99。然后，在例如13. 56MHZ頻率、IOPa壓力和100W功率下，用氧等離子體對在第一半導(dǎo)體晶片76中形成的布線層80上方的表面與在第二半導(dǎo)體晶片90中形成的布線層95上方的表面進行60秒的照射，從而使上述表面的性質(zhì)改變。此后，用18MQ以上的純凈水清洗上述表面30秒,從而在形成于第一半導(dǎo)體晶片76中的布線層80上方的表面與形成于第二半導(dǎo)體晶片90中的布線層95上方的表面中形成硅醇基(Si-OH基)。接著，如圖IOG所示，將在第一半導(dǎo)體晶片76中形成的布線層80上方的表面與在第二半導(dǎo)體晶片90中形成的布線層95上方的表面彼此相對，以作為層疊面。然后，通過銷釘擠壓第一半導(dǎo)體晶片76和第二半導(dǎo)體晶片90中的一者的部分表面。然后，第一半導(dǎo)體晶片76的整個表面與第二半導(dǎo)體晶片90的整個表面通過第一半導(dǎo)體晶片76與第二半導(dǎo)體晶片90之間的范德華力彼此接合。隨后在大氣壓力下的氮氣氣氛中進行大約60分鐘/ 大約400°C的熱處理。從而,在形成于第一半導(dǎo)體晶片76中的布線層80上方的表面中的娃醇基與在形成于第二半導(dǎo)體晶片90中的布線層95上方的表面中的硅醇基彼此脫水縮合，并且完成了分子級的接合。在本實施例的示例中，分別使得在第一半導(dǎo)體晶片76和第二半導(dǎo)體晶片90中的布線層上方的表面與晶片的周邊區(qū)域一樣平坦。因此，第一半導(dǎo)體晶片76與第二半導(dǎo)體晶片90在周邊區(qū)域中也彼此接合，從而提高了接合強度。在完成接合之后，在形成各芯片部的區(qū)域中，從第一半導(dǎo)體晶片76的背側(cè)形成圖中未示出的通孔。從而形成用于將第一半導(dǎo)體集成電路與第二半導(dǎo)體集成電路彼此電連接的貫穿電極。另外，還形成圖中未示出的用于露出電極焊盤部的開口，該電極焊盤部是由一條布線的一部分形成的。此后，如同在第一實施例中，減薄晶片的厚度，并且將該晶片分割成各芯片部。從而獲得了圖9中所示的期望半導(dǎo)體裝置150。在本實施例的示例中，通過形成埋入膜，消除了在第一半導(dǎo)體晶片76和第二半導(dǎo)體晶片90中的各者中的周邊區(qū)域與內(nèi)側(cè)區(qū)域之間的邊界處的布線層上方的級差。因此，在半導(dǎo)體晶片的周邊區(qū)域中，也以優(yōu)良的方式對布線層的作為層疊面的上部進行層疊，從而能夠提高第一半導(dǎo)體晶片76與第二半導(dǎo)體晶片90的附著力和接觸性。由此，在例如層疊和切割加工之后的研磨加工中，防止了接合面的脫落和周邊區(qū)域中的碎裂等，從而改善了加工時的可靠性。因此能夠獲得具有高精度的半導(dǎo)體裝置，并且能夠提高成品率。在本實施例的示例中，使第一半導(dǎo)體晶片76與第二半導(dǎo)體晶片90彼此等離子體接合。然而，在另一實施例中，如同在第三實施例中，第一半導(dǎo)體晶片76與第二半導(dǎo)體晶片90可以通過粘合劑層彼此接合。另外，在本實施例的示例中，通過使用涂覆材料局部地形成埋入膜，對布線層上方的表面進行平坦化。然而，如同在第二實施例中，可以通過CVD法在整個表面的上方形成具有對應(yīng)于級差的膜厚度的埋入膜。在此情況下，如圖6C所示，通過對內(nèi)側(cè)區(qū)域中的埋入膜進行回蝕刻，對埋入膜的表面進行平坦化。上述第一實施例至第四實施例的諸如固體攝像裝置等的半導(dǎo)體裝置是這樣的實施例均具有布線層的兩片半導(dǎo)體晶片通過布線層的作為層疊面的表面?zhèn)缺舜藢盈B。然而，本發(fā)明不限于該結(jié)構(gòu)。例如，可以僅在將要彼此層疊的兩片半導(dǎo)體晶片中的一者中形成布線層，并且兩片半導(dǎo)體晶片可以通過布線層側(cè)的作為層疊面的表面彼此層疊。在此情況下，對在上述一片半導(dǎo)體晶片中形成的布線層上方的整個表面也進行平坦化，因此，以優(yōu)良的方式將上述一片半導(dǎo)體晶片層疊至另一半導(dǎo)體晶片上。
當通過布線層的作為層疊面的表面?zhèn)葘⒕哂胁季€層的兩片半導(dǎo)體晶片彼此層疊時，由于布線層的表面的級差，在層疊時在周邊區(qū)域中產(chǎn)生顯著的接合缺陷，上述級差形成于周邊區(qū)域與內(nèi)側(cè)區(qū)域之間的邊界處。因此，當均具有布線層的兩片半導(dǎo)體晶片彼此層疊時，本發(fā)明產(chǎn)生更好的效果。5.第五實施例電子設(shè)備接著將說明本發(fā)明第五實施例的電子設(shè)備。圖11是本發(fā)明第五實施例的電子設(shè)備200的示意性框圖。本實施例的示例的電子設(shè)備200代表如下實施例在電子設(shè)備(相機)中使用本發(fā)明上述第一實施例的固體攝像裝置I。本實施例的電子設(shè)備200包括固體攝像裝置203、光學(xué)透鏡201、快門裝置202、驅(qū)動電路205和信號處理電路204。光學(xué)透鏡201將來自物體的圖像光(入射光)的圖像形成在固體攝像裝置203的攝像表面上。從而，相應(yīng)的信號電荷在一定的期間內(nèi)累積在固體攝像裝置203內(nèi)。快門裝置202控制固體攝像裝置203的光照時段和固體攝像裝置203的遮光時段。驅(qū)動電路205提供驅(qū)動信號，以用于控制固體攝像裝置203的傳輸操作和快門裝置202的快門操作。根據(jù)從驅(qū)動電路205提供的驅(qū)動信號(時序信號)，進行固體攝像裝置203的信號傳輸。信號處理電路204進行各種信號處理。將經(jīng)過上述信號處理得到的視頻信號存儲在諸如存儲器等存儲介質(zhì)中，或者輸出至顯示器。在本實施例的示例的電子設(shè)備200中，防止了在制造時固體攝像裝置203中晶片間的脫離以及碎裂。因此，提高了生產(chǎn)率，并且減少了成本。從而能夠減少電子設(shè)備的成本。能夠應(yīng)用于固體攝像裝置203的電子設(shè)備200不限于相機，還能夠?qū)⒐腆w攝像裝置203應(yīng)用至諸如數(shù)碼照相機、包括手機的移動裝置的相機模塊等的攝像裝置。本領(lǐng)域技術(shù)人員應(yīng)當理解，依據(jù)設(shè)計要求和其他因素，可以在本發(fā)明隨附的權(quán)利要求或其等同物的范圍內(nèi)進行各種修改、組合、次組合以及改變。
權(quán)利要求
1.一種半導(dǎo)體裝置的制造方法，所述方法包括 在第一半導(dǎo)體晶片的表面?zhèn)壬闲纬傻谝徊季€層； 在所述第一布線層上形成第一埋入膜以填充第一級差，并且使所述第一半導(dǎo)體晶片的周邊區(qū)域中的所述第一布線層上方的表面與所述第一半導(dǎo)體晶片的內(nèi)側(cè)區(qū)域中的所述第一布線層上方的表面基本彼此齊平，所述第一級差形成在所述第一半導(dǎo)體晶片的所述周邊區(qū)域與所述第一半導(dǎo)體晶片的所述內(nèi)側(cè)區(qū)域之間的邊界處，所述第一半導(dǎo)體晶片的所述內(nèi)側(cè)區(qū)域位于所述第一半導(dǎo)體晶片的所述周邊區(qū)域的內(nèi)側(cè)，并且所述第一級差是由于所述第一半導(dǎo)體晶片的所述周邊區(qū)域中的所述第一布線層上方的表面形成為低于所述第一半導(dǎo)體晶片的所述內(nèi)側(cè)區(qū)域中的所述第一布線層上方的表面而形成的；并且 使所述第一布線層上方的表面與第二半導(dǎo)體晶片的期望表面相對，并進行層疊，從而將所述第一半導(dǎo)體晶片層疊至所述第二半導(dǎo)體晶片。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置的制造方法，其中，所述第一埋入膜是通過向所 述第一半導(dǎo)體晶片的所述周邊區(qū)域局部地涂敷涂覆材料形成的。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置的制造方法，其中，在形成所述第一埋入膜之后，通過使用化學(xué)機械研磨法對所述第一布線層上方的表面進行平坦化。
4.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置的制造方法，在將所述第一半導(dǎo)體晶片層疊至所述第二半導(dǎo)體晶片之前還包括下列步驟 在所述第二半導(dǎo)體晶片的表面?zhèn)壬闲纬傻诙季€層；以及 在所述第二布線層上形成第二埋入膜以填充第二級差，并且使所述第二半導(dǎo)體晶片的周邊區(qū)域中的所述第二布線層上方的表面與所述第二半導(dǎo)體晶片的內(nèi)側(cè)區(qū)域中的所述第二布線層上方的表面彼此基本齊平，所述第二級差形成在所述第二半導(dǎo)體晶片的所述周邊區(qū)域與所述第二半導(dǎo)體晶片的所述內(nèi)側(cè)區(qū)域之間的邊界處，所述第二半導(dǎo)體晶片的所述內(nèi)側(cè)區(qū)域位于所述第二半導(dǎo)體晶片的所述周邊區(qū)域的內(nèi)側(cè)，并且所述第二級差是由于所述第二半導(dǎo)體晶片的所述周邊區(qū)域中的所述第二布線層上方的表面形成為低于所述第二半導(dǎo)體晶片的所述內(nèi)側(cè)區(qū)域中的所述第二布線層上方的表面而形成的， 其中，所述第二半導(dǎo)體晶片的所述期望表面是所述第二布線層上方的表面。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置的制造方法，其中， 所述第二埋入膜是通過向所述第二半導(dǎo)體晶片的所述周邊區(qū)域局部地涂敷涂覆材料形成的。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，其中， 在形成所述第二埋入膜之后，通過使用化學(xué)機械研磨法對所述第二布線層上方的表面進行平坦化。
7.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置的制造方法，還包括下列步驟 在形成第一布線層之前，在所述第一半導(dǎo)體晶片中形成像素區(qū)域，所述像素區(qū)域包括光電轉(zhuǎn)換部和讀取部，所述光電轉(zhuǎn)換部用于生成與受光量相對應(yīng)的信號電荷，所述讀取部用于讀取所述光電轉(zhuǎn)換部中生成的所述信號電荷， 其中，所述制造方法制造出背側(cè)照射型固體攝像裝置。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置的制造方法，還包括下列步驟 在形成第二所述布線層之前，在所述第二半導(dǎo)體晶片中形成多個晶體管，所述多個晶體管用于形成邏輯電路以對從所述像素區(qū)域輸出的信號進行處理。
9.根據(jù)權(quán)利要求1-8中任一項所述的半導(dǎo)體裝置的制造方法，其中，通過等離子體接合將所述第一半導(dǎo)體晶片層疊至所述第二半導(dǎo)體晶片。
10.根據(jù)權(quán)利要求1-8中任一項所述的半導(dǎo)體裝置的制造方法，其中，通過熱固性粘合劑將所述第一半導(dǎo)體晶片層疊至所述第二半導(dǎo)體晶片。
11.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置的制造方法，其中，所述第一半導(dǎo)體晶片的所述第一埋入膜是通過使用等離子體化學(xué)氣相沉積法在所述第一布線層上方的整個表面上形成氧化物膜而形成的，所述氧化物膜具有用于填充所述第一半導(dǎo)體晶片的所述周邊區(qū)域與所述第一半導(dǎo)體晶片的所述內(nèi)側(cè)區(qū)域之間的所述第一級差的厚度，并隨后對所述第一半導(dǎo)體晶片的所述內(nèi)側(cè)區(qū)域中的所述氧化物膜進行回蝕刻，直到所述第一半導(dǎo)體晶片的所述內(nèi)側(cè)區(qū)域中的所述氧化物膜的表面與所述第一半導(dǎo)體晶片的所述周邊區(qū)域中的所述氧化物膜的表面基本齊平。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置的制造方法，其中，在形成所述第一埋入膜之后，通過使用化學(xué)機械研磨法對所述第一布線層上方的表面進行平坦化。
13.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置的制造方法，其中，所述第二半導(dǎo)體晶片的所述第二埋入膜是通過使用等離子體化學(xué)氣相沉積法在所述第二布線層上方的整個表面上形成氧化物膜而形成的，所述氧化物膜具有用于填充所述第二半導(dǎo)體晶片的所述周邊區(qū)域與所述第二半導(dǎo)體晶片的所述內(nèi)側(cè)區(qū)域之間的所述第二級差的厚度，并接著對所述第二半導(dǎo)體晶片的所述內(nèi)側(cè)區(qū)域中的所述氧化物膜進行回蝕刻，直到所述第二半導(dǎo)體晶片的所述內(nèi)側(cè)區(qū)域中的所述氧化物膜的表面與所述第二半導(dǎo)體晶片的所述周邊區(qū)域中的所述氧化物膜的表面基本齊平。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置的制造方法，其中，在形成所述第二埋入膜之后，通過使用化學(xué)機械研磨法對所述第二布線層上方的表面進行平坦化。
15.一種半導(dǎo)體裝置，所述半導(dǎo)體裝置是通過權(quán)利要求1-14中任一項所述的半導(dǎo)體裝置的制造方法形成的。
16.一種半導(dǎo)體晶片的層疊方法，所述方法包括 在第一半導(dǎo)體晶片的表面?zhèn)壬闲纬刹季€層； 在所述布線層上形成埋入膜以填充級差，并且使所述第一半導(dǎo)體晶片的周邊區(qū)域中的所述布線層上方的表面與所述第一半導(dǎo)體晶片的內(nèi)側(cè)區(qū)域中的所述布線層上方的表面基本彼此齊平，所述級差形成在所述周邊區(qū)域與所述內(nèi)側(cè)區(qū)域之間的邊界處，所述內(nèi)側(cè)區(qū)域位于所述周邊區(qū)域的內(nèi)側(cè)，并且所述級差是由于所述周邊區(qū)域中的所述布線層上方的表面形成為低于所述內(nèi)側(cè)區(qū)域中的所述布線層上方的表面而形成的；并且 使在所述第一半導(dǎo)體晶片中形成的所述布線層的上方的表面與第二半導(dǎo)體晶片的期望表面相對，并進行層疊。
17.—種電子設(shè)備,其包括 光學(xué)透鏡； 由權(quán)利要求7或8所述的半導(dǎo)體裝置的制造方法形成的固體攝像裝置，其用于接收由所述光學(xué)透鏡聚集的光；和 信號處理電路，其用于對從所述固體攝像裝置輸出的輸出信號進行處理。
全文摘要
本發(fā)明公開了半導(dǎo)體裝置及其制造方法、半導(dǎo)體晶片的層疊方法和包括上述半導(dǎo)體裝置的電子設(shè)備。所述半導(dǎo)體裝置的制造方法包括在第一半導(dǎo)體晶片的表面?zhèn)壬闲纬刹季€層；在所述布線層上形成埋入膜以填充級差，并且使所述第一半導(dǎo)體晶片的周邊區(qū)域中的所述布線層的上方的表面與所述第一半導(dǎo)體晶片的內(nèi)側(cè)區(qū)域中的所述布線層的上方的表面基本彼此齊平；并且使所述布線層上方的表面與第二半導(dǎo)體晶片的期望表面相對，并進行層疊，從而將所述第一半導(dǎo)體晶片層疊至所述第二半導(dǎo)體晶片。根據(jù)本發(fā)明，能夠通過增大半導(dǎo)體裝置中的接合面的附著力以防止碎裂、晶片間的脫落等，由此改善了該半導(dǎo)體裝置的可靠性。
文檔編號H01L27/146GK102646688SQ20121003402
公開日2012年8月22日 申請日期2012年2月15日 優(yōu)先權(quán)日2011年2月22日
發(fā)明者松谷弘康 申請人:索尼公司