專利名稱：存儲設(shè)備、存儲模塊及電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲設(shè)備。特別地，本發(fā)明的一個實(shí)施例涉及用于保持?jǐn)?shù)據(jù)的存儲單元的結(jié)構(gòu)?！?·
背景技術(shù)：
利用半導(dǎo)體特性的存儲設(shè)備(下文中就將其稱為存儲設(shè)備)已配備在多種電子設(shè)備中并進(jìn)入到多種產(chǎn)品中。存儲設(shè)備可被粗略地分為易失性存儲器和非易失性存儲器。易失性存儲器在其范疇里包括寄存器、SRAM(靜態(tài)隨機(jī)存取存儲器)和DRAM(動態(tài)隨機(jī)存取存儲器)；非易失性存儲器在其范疇里包括閃速EEPR0M(閃存)。用電路(諸如，觸發(fā)器)保持所存儲數(shù)據(jù)的SRAM在每個存儲單元包括很多元件 (比如，每個存儲單元有六個晶體管)，這增加了單位存儲容量的成本。而另一方面，DRAM卻具有簡單的結(jié)構(gòu)，其中每個存儲單元由一個晶體管和一個電容器組成。因此，與其他的易失性存儲器相比，包括在每個存儲單元中的半導(dǎo)體元件的數(shù)目較少，由此可提高每單位面積的存儲容量并可降低成本。然而，在DRAM中，在讀取所存儲數(shù)據(jù)的過程中數(shù)據(jù)會丟失，且隨著時(shí)間的逝去將從晶體管泄漏電荷，由此所存儲的數(shù)據(jù)也會丟失；因此，需要每秒將刷新操作重復(fù)幾十次。對刷新操作的重復(fù)導(dǎo)致功耗的增加。專利文獻(xiàn)1揭示了一種DRAM的結(jié)構(gòu)，其中將易失性存儲器和非易失性存儲器進(jìn)行組合，從而不需要進(jìn)行刷新操作?！?·[參考文獻(xiàn)]··專利文獻(xiàn)1 日本公開專利申請第2003-308691號· ·發(fā)明內(nèi)容· ·當(dāng)電荷累積在閃存的浮動?xùn)艠O(也稱為電荷累積層)時(shí)，作為非易失性存儲器的閃存需要電壓絕對值為大約20V的電壓，這高于易失性存儲器的電壓絕對值。大電壓值導(dǎo)致在重復(fù)操作過程中功耗的增加。因此，為了優(yōu)先降低功耗，已在許多情況中采用具有簡單結(jié)構(gòu)的DRAM(其中每個存儲單元由一個晶體管和一個電容器組成)，其可在低電壓進(jìn)行操作。然而，在該可以低電壓進(jìn)行操作的簡單結(jié)構(gòu)的DRAM(其中每個存儲單元由一個晶體管和一個電容器組成)中，當(dāng)讀出數(shù)據(jù)的時(shí)候?qū)懭氲臄?shù)據(jù)將被破壞；由此，甚至對相同數(shù)據(jù)進(jìn)行重復(fù)寫入是必需的。相應(yīng)地，通過重復(fù)刷新操作，增加了功耗。考慮到以上的因素，本發(fā)明一個實(shí)施例的一個目的是提供一種刷新操作的頻率被降低的存儲設(shè)備。此外，本發(fā)明一個實(shí)施例的一個目的是提供一種可以在不破壞寫入數(shù)據(jù)的情況下從中讀出數(shù)據(jù)的存儲設(shè)備。本發(fā)明的一個實(shí)施例為包括多個存儲單元的存儲設(shè)備，其中每個存儲單元包括第一晶體管和第二晶體管。該第一晶體管包括第一電極、第二電極和第一柵電極，該第一電極為源極和漏極中的一個，該第二電極為所述源極和漏極中的另一個，該第一柵電極與第一溝道形成區(qū)重疊，且在該第一柵電極和該第一溝道形成區(qū)之間設(shè)置絕緣膜。該第二晶體管包括第三電極、第四電極和第二溝道形成區(qū)，該第三電極為源極和漏極中的一個，該第四電極為所述源極和漏極中的另一個，該第二溝道形成區(qū)設(shè)置在第二柵電極和第三柵電極之間，且在該第二溝道形成區(qū)和該第二柵電極之間以及在該第二溝道形成區(qū)和該第三柵電極之間設(shè)置有絕緣膜。所述第一溝道形成區(qū)和第二溝道形成區(qū)包含氧化物半導(dǎo)體，且所述第二電極直接連接于所述第二柵電極。本發(fā)明的一個實(shí)施例為包括多個存儲單元的存儲設(shè)備，其中每個存儲單元包括第一晶體管和第二晶體管。該第一晶體管包括第一電極、第二電極和第一柵電極，該第一電極為源極和漏極中的一個，該第二電極為所述源極和漏極中的另一個，該第一柵電極與第一溝道形成區(qū)重疊，且在該第一柵電極和該第一溝道形成區(qū)之間設(shè)置絕緣膜。該第二晶體管包括第三電極、第四電極和第二溝道形成區(qū)，該第三電極為源極和漏極中的一個，該第四電極為所述源極和漏極中的另一個，該第二溝道形成區(qū)設(shè)置在第二柵電極和第三柵電極之間，且在該第二溝道形成區(qū)和該第二柵電極之間以及在該第二溝道形成區(qū)和該第三柵電極之間設(shè)置有絕緣膜。所述第一溝道形成區(qū)和第二溝道形成區(qū)包含氧化物半導(dǎo)體，且所述第二電極直接連接于所述第二柵電極。其中包括所述第一溝道形成區(qū)的活性層重疊于所述第一柵電極的區(qū)域小于其中包括所述第二溝道形成區(qū)的活性層重疊于所述第二柵電極或所述第三柵電極的區(qū)域。本發(fā)明的一個實(shí)施例是一種存儲設(shè)備，其中在上述結(jié)構(gòu)中，包括所述第一晶體管的所述第一溝道形成區(qū)的活性層包括一區(qū)域，該區(qū)域的電阻通過增加摻雜劑而被減小，且所述第一柵電極與所述第一和第二電極通過所述區(qū)域而被分隔開。本發(fā)明的一個實(shí)施例是一種存儲設(shè)備，其中在上述結(jié)構(gòu)中，所述第一晶體管設(shè)置在與所述第二晶體管所設(shè)置的層不同的層中。本發(fā)明的一個實(shí)施例是一種存儲設(shè)備，其中在上述結(jié)構(gòu)中，包括所述第二溝道形成區(qū)的活性層重疊于所述第二柵電極的區(qū)域大于其中包括所述第二溝道形成區(qū)的活性層重疊于所述第三柵電極的區(qū)域。本發(fā)明的一個實(shí)施例是一種存儲設(shè)備，其中在上述結(jié)構(gòu)中，所述第一電極電連接于所述第三電極。本發(fā)明的一個實(shí)施例是一種存儲設(shè)備，其中在上述結(jié)構(gòu)中，所述氧化物半導(dǎo)體是 In-Ga-Zn-O基氧化物半導(dǎo)體。根據(jù)本發(fā)明的一個實(shí)施例，可提供一種存儲設(shè)備，其中在不增加所施加電壓的情況下通過減小刷新操作的頻率可減小該存儲設(shè)備的功耗。此外，根據(jù)本發(fā)明的一個實(shí)施例， 可提供一種存儲設(shè)備，其中在不破壞寫入數(shù)據(jù)的情況下可從該存儲設(shè)備讀出數(shù)據(jù)?！?·


· ·在附圖中· ·圖IA和IB示出實(shí)施例1 ； · ·圖2A和2B示出實(shí)施例1 ； · ·圖3示出實(shí)施例2;圖4示出實(shí)施例2;圖5示出實(shí)施例2;
圖6A到6C示出實(shí)施例3 ； · ·圖7A到7D示出實(shí)施例4 ； · ·圖8A至Ij 8E示出實(shí)施例4 ； · ·圖9示出實(shí)施例5;圖10示出實(shí)施例6;圖IlA到IlF示出實(shí)施例7 ； · ·圖12A和12B示出示例1 ； · ·圖13示出示例1;圖14示出示例1;圖15示出示例1;圖16A到16E示出氧化物半導(dǎo)體的示例；· ·圖17A到17C示出氧化物半導(dǎo)體的示例；· ·圖18A到18C示出氧化物半導(dǎo)體的示例；· ·圖19示出柵極電壓和場效應(yīng)遷移率之間的關(guān)系；· ·圖20A到20C中的每一個示出柵極電壓和漏電流之間的關(guān)系；· ·圖21A到21C中的每一個示出柵極電壓和漏電流之間的關(guān)系；· ·圖22A到22C中的每一個示出柵極電壓和漏電流之間的關(guān)系；圖23A到23C中的每一個示出晶體管的特性；圖24A和MB中的每一個示出晶體管的特性；圖25A和25B中的每一個示出晶體管的特性；圖沈示出晶體管的截止態(tài)電流的溫度依賴性。
具體實(shí)施方式
· ·在下文中，將參考附圖描述本發(fā)明的實(shí)施例和示例。但是，本發(fā)明能以許多不同的模式來實(shí)現(xiàn)，且本領(lǐng)域技術(shù)人員可以理解，可在不脫離本發(fā)明精神和范圍的情況下對本發(fā)明的實(shí)施例和細(xì)節(jié)作出各種變化。因此，本發(fā)明不被解釋為限于本文所包括的諸實(shí)施例和示例的內(nèi)容。在以下所描述的本發(fā)明的結(jié)構(gòu)中，所有附圖中用相同的附圖標(biāo)記表示相同的部分。注意，實(shí)施例及示例的附圖等中所示的大小、層的厚度、信號波形、或每個結(jié)構(gòu)的區(qū)域出于簡化的考慮被夸大了。因此，本發(fā)明的任何實(shí)施例不限于這種縮放比例。在本說明書中，使用諸如“第一”、“第二”、“第三”......“第N (N是自然數(shù))”之
類的序數(shù)以避免元件之間的混淆，但這不是在數(shù)字上限制所述元件。(實(shí)施例1)圖IA示出存儲單元的電路圖的一個示例，該存儲單元為本發(fā)明一個實(shí)施例的存儲設(shè)備的最小單元。圖IA中示出的存儲單元100包括用作開關(guān)元件的第一晶體管101和用作存儲元件的第二晶體管102。第一晶體管101用作開關(guān)元件以向第二晶體管102的第二柵電極提供輸入數(shù)據(jù)線的電位?！?·用作開關(guān)元件的第一晶體管101包括第一電極、第二電極、第一溝道形成區(qū)和第一柵電極，該第一電極為源極和漏極中的一個，該第二電極為所述源極和漏極中的另一個， 使用帶隙比硅的帶隙寬且本征載流子密度低于硅的本征載流子密度的半導(dǎo)體材料來形成
7所述第一溝道形成區(qū)。通過該用于所述第一溝道形成區(qū)的本征載流子密度低于硅的本征載流子密度的半導(dǎo)體材料，第一晶體管101的截止態(tài)電流可被充分地減小。· ·用作存儲元件的第二晶體管102包括第三電極、第四電極、第二溝道形成區(qū)、第二柵電極和第三柵電極，該第三電極為源極和漏極中的一個，該第四電極為該源極和漏極中的另一個。所述第二溝道形成區(qū)設(shè)置在所述第二柵電極和所述第三柵電極之間。較佳地， 類似于第一溝道形成區(qū)，使用本征載流子密度低于硅的本征載流子密度的半導(dǎo)體材料來形成所述第二溝道形成區(qū)；但是，該第二溝道形成區(qū)的材料并不受到特別限制，而只要該材料為可設(shè)置在所述第二柵電極和所述第三柵電極之間的半導(dǎo)體材料即可。作為帶隙比硅的帶隙要寬且本征載流子密度低于硅的本征載流子密度的半導(dǎo)體材料的示例(其可用于所述第一溝道形成區(qū)和所述第二溝道形成區(qū))，可給出諸如碳化硅 (SiC)或氮化鎵(GaN)之類的化合物半導(dǎo)體、使用諸如氧化鋅(SiO)之類的金屬氧化物形成的氧化物半導(dǎo)體等。在這些當(dāng)中，可通過濺射法、濕法工藝(例如，印刷法)等來形成的氧化物半導(dǎo)體具有高批量生產(chǎn)率的優(yōu)點(diǎn)。另外，該氧化物半導(dǎo)體的沉積溫度低至300°C到 5000C (玻璃轉(zhuǎn)變溫度或更低，最大大約為700°C )，而碳化硅和氮化稼的沉積溫度則分別大約為1500°C和1100°C ；因此，所述氧化物半導(dǎo)體可沉積在可廉價(jià)獲得的玻璃襯底上。此外，所述氧化物半導(dǎo)體使使用較大的襯底成為可能。而且，通過所述氧化物半導(dǎo)體，所述第二晶體管102中的第二溝道形成區(qū)可形成在所述第二柵電極和所述第三柵電極之間。相應(yīng)地，在具有寬帶隙的半導(dǎo)體中，所述氧化物半導(dǎo)體特別地具有高批量生產(chǎn)率的優(yōu)點(diǎn)。此外， 在對氧化物半導(dǎo)體設(shè)置結(jié)晶度以改進(jìn)晶體管的性質(zhì)(例如，場效應(yīng)遷移率)的情況下，通過在450°C到800°C上進(jìn)行熱處理可容易地對所述氧化物半導(dǎo)體設(shè)置結(jié)晶度。· ·所述氧化物半導(dǎo)體為本征的(也稱為i型)或基本本征的半導(dǎo)體，其中載流子的數(shù)目很小，且載流子濃度小于IX IO1Vcm3，較佳地小于lX1012/cm3，更較佳地小于IXlO11/ cm3的材料被用作本征的或基本本征的半導(dǎo)體?！?·在其溝道形成區(qū)中包括上述氧化物半導(dǎo)體的晶體管的截止態(tài)電流可被降低到在溝道寬度上為每微米IOOyA(IXlO-22A)或更小，較佳地在溝道寬度上為每微米 IOyA(IXlO-23A)或更小，更較佳地在溝道寬度上為每微米IyA(1 X 10_24A)或更小。相應(yīng)地， 例如，當(dāng)?shù)诙w管102的第二柵電極的電容為IfF且第二晶體管102的截止態(tài)電流為IyA 時(shí)，即使刷新操作的頻率低到每十年一次，也可保持?jǐn)?shù)據(jù)。作為所述氧化物半導(dǎo)體，可使用非單晶氧化物半導(dǎo)體，當(dāng)從垂直于a_b平面的方向觀看時(shí)該非單晶氧化物半導(dǎo)體的相具有三角形、六角形、等邊三角形或等邊六角形的原子排列，且在該非單晶氧化物半導(dǎo)體中，金屬原子沿著c軸以分層的方式排列，或金屬原子和氧原子沿著所述c軸以分層的方式排列。例如，在襯底溫度高于或等于100°C且低于或等于500°C的條件下將氧化物半導(dǎo)體進(jìn)行沉積，且隨后使該氧化物半導(dǎo)體經(jīng)受熱處理，從而可形成包含的晶體垂直于該層的頂表面進(jìn)行對準(zhǔn)的氧化物半導(dǎo)體層。通過所述包含的晶體垂直于該層的頂表面進(jìn)行對準(zhǔn)的氧化物半導(dǎo)體層，例如可抑制晶體管電特性中由于光所導(dǎo)致的變化?！?·如下所述的為具有如上所述特征的氧化物半導(dǎo)體被用作所述第一溝道形成區(qū)和所述第二溝道形成區(qū)的半導(dǎo)體材料的情況的示例。在附圖中，表示其中氧化物半導(dǎo)體被用于其溝道形成區(qū)的晶體管的電路符號用“ OS ”標(biāo)注。
雖然存儲單元100包括用作圖IA中開關(guān)元件的一個第一晶體管101，但是本發(fā)明的一個實(shí)施例卻并不局限于這種結(jié)構(gòu)。在本發(fā)明的一個實(shí)施例中，每個都用作開關(guān)元件的第一晶體管101的數(shù)目在每個存儲單元中為一個或多個?！?·此外，在本發(fā)明的一個實(shí)施例中，至少用作開關(guān)元件的所述第一晶體管101的第一溝道形成區(qū)通過使用上述寬帶隙半導(dǎo)體材料來形成。用作存儲元件的第二晶體管102的第二溝道形成區(qū)也可通過使用作為與所述第一溝道形成區(qū)相同的半導(dǎo)體材料的氧化物半導(dǎo)體來形成；在該情況下，用于制造所述晶體管的各個工藝可部分地互相公用?？蛇x擇地， 對于用作存儲元件的所述第二晶體管102的第二溝道形成區(qū)，可使用除了所述氧化物半導(dǎo)體之外的以下半導(dǎo)體材料非晶硅、微晶硅、多晶硅、單晶硅、非晶鍺、微晶鍺、多晶鍺、單晶鍺等?！?·接下來，將描述圖IA中的存儲單元100內(nèi)的第一晶體管101和第二晶體管102的
連接關(guān)系。第一晶體管101的第一柵電極連接于寫入字線WL(布線103)。作為第一晶體管 101的源極和漏極中一個的第一電極連接于輸入數(shù)據(jù)線Din(布線104，也稱為位線)，而作為所述源極和漏極中另一個的第二電極連接于第二晶體管102的第二柵極。此外，第二晶體管102的第三柵電極連接于讀取字線RL(布線105)。作為第二晶體管102的源極和漏極中一個的第三電極連接于輸出數(shù)據(jù)線Dout (布線106)，而作為所述源極和漏極中另一個的第四電極連接于電源線GND (布線107)，諸如接地電位之類的固定電位提供至該電源線 GND。在本說明書中，一個元件“連接于”另一個元件的情況在其范疇內(nèi)除了一個元件直接連接于另一個元件的情況之外，還包括一個元件電連接于另一個元件的情況。此處，一個元件“電連接于”另一個元件的情況是指如下的情況即便在一個元件和另一個元件之間提供有帶電氣功能的物體，這兩個元件的電位仍舊基本不變化。接下來，圖IB示出了具有圖IA中電路結(jié)構(gòu)的存儲單元100的剖面圖的一個示例。 在圖IB中，用作開關(guān)元件的第一晶體管101和用作存儲元件的第二晶體管102形成在具有絕緣表面的襯底110之上。特別地，圖IB示出了第一晶體管101形成在第二晶體管102上方的示例；根據(jù)該結(jié)構(gòu)，可提高存儲單元的集成度。作為圖IB所示結(jié)構(gòu)的一個替換，第一晶體管101和第二晶體管102的各個半導(dǎo)體材料和/或各個電極材料可形成在相同的層中， 由此用于制造所述晶體管的各個工藝可部分地互相公用。圖IB中的第二晶體管102在具有絕緣表面的襯底110之上包括第三柵電極121 ； 在該第三柵電極121之上的絕緣膜122 ；包括溝道形成區(qū)的氧化物半導(dǎo)體膜123，該溝道形成區(qū)與第三柵電極121重疊，在該溝道形成區(qū)和該第三柵電極121之間設(shè)置所述絕緣膜 122 ；在所述氧化物半導(dǎo)體膜123之上的第三電極IM和第四電極125 ；在氧化物半導(dǎo)體膜 123、第三電極IM和第四電極125之上的絕緣膜127 ；在絕緣膜127之上的與氧化物半導(dǎo)體膜123重疊的第二柵電極126 ；以及絕緣膜128，其用于在除了所述第二柵電極1 設(shè)置在絕緣膜127之上的區(qū)域之外的區(qū)域中使非均勻的地方變得平整?！?·此外，圖IB中的第一晶體管101在所述絕緣膜1 之上包括包括溝道形成區(qū)的氧化物半導(dǎo)體膜111 ；在該氧化物半導(dǎo)體膜111之上的第一電極112和第二電極113 ；在氧化物半導(dǎo)體膜111、第一電極112和第二電極113之上的絕緣膜114 ；在絕緣膜114之上的與氧化物半導(dǎo)體膜111重疊的第一柵電極115 ；以及絕緣膜116，其用于在除了所述第一柵電極115設(shè)置在絕緣膜114之上的區(qū)域之外的區(qū)域中使非均勻的地方變得平整。另外，圖 IB中，所述第二柵電極1 直接連接于第二電極113。雖然圖IB中第一晶體管101設(shè)置在位于襯底Iio之上的第二晶體管102上方，但是該第二晶體管102也可以設(shè)置在位于所述襯底之上的第一晶體管101上方。· ·參考圖2A和2B，接下來要描述的是用作存儲元件的第二晶體管102的操作，使用的示例中，所述第二晶體管102是η溝道晶體管，且處理二進(jìn)制數(shù)據(jù)。圖2Α是第二晶體管 102的電路圖，其中該第二晶體管102的電極的各個電位表示如下所述第二柵電極的電位為Vcg;所述第三柵電極的電位為Vbg;所述第三電極(下文中稱為漏電極)的電位為Vd; 以及所述第四電極(下文中稱為源電極)的電位為Vs。· ·在附圖2A和2B的描述中，根據(jù)第三柵電極和源電極之間的電壓，第二晶體管102 的閾值電壓在兩個值(閾值電壓Vthci和閾值電壓Vth1)之間變化，其中0 < Vth1 < Vth00 另外，當(dāng)?shù)谌龞烹姌O的電位Vbg小于或等于接地電位Vgnd時(shí)，閾值電壓Vthci是第二晶體管 102的閾值電壓。由此，例如，在第三柵電極的電位Vbg為接地電位Vgnd的情況下，第二晶體管102的閾值電壓為閾值電壓Vttv在第三柵電極的電位Vbg大于或等于Vss且小于 Vdd的情況下，閾值電壓Vth1對應(yīng)于第二晶體管102的閾值電壓，其中Vgnd < Vss < Vdd0 由此，例如，在第三柵電極的電位Vbg為Vss的情況下，第二晶體管102的閾值電壓為閾值電壓Vth1，其相對于閾值電壓Vthci在負(fù)方向上移動。在第二晶體管102的第二柵電極的電位Vcg為接地電位Vgnd的情況下，電位Vdd為第二晶體管102導(dǎo)通時(shí)的電位。首先，以下將描述所述第二晶體管102在數(shù)據(jù)寫入過程中的操作。在寫入數(shù)據(jù)的過程中，第二晶體管102在所述第三柵電極和所述源電極之間被施加一電壓，從而使得該第二晶體管102的閾值電壓變?yōu)殚撝惦妷篤ttv另外，設(shè)置第二柵電極的電位Vcg使得在數(shù)據(jù)寫入的過程中滿足Vcg-Vs ^ Vttv結(jié)果，第二晶體管102在數(shù)據(jù)寫入的過程中處于截止?fàn)顟B(tài)，而該第二晶體管102的漏電極則處于高阻抗?fàn)顟B(tài)?！?·對于所述第二柵電極的電位Vcg，在寫入數(shù)據(jù)的過程中，根據(jù)數(shù)據(jù)的值將其設(shè)置為高電位或低電位。特別地，在寫入二進(jìn)制數(shù)據(jù)的情況下，向該第二柵電極提供高電位VH或低電位VL0該高電位VH和低電位VL滿足=VH-Vs ( Vth0, VL-Vs ( Vth0, VH-Vs > Vth1，和 VL-Vs > Vth10接下來，在下面將描述所述第二晶體管102在數(shù)據(jù)保持過程中的操作。在保持?jǐn)?shù)據(jù)的過程中，用作開關(guān)元件的第一晶體管101處于截止?fàn)顟B(tài)。由于第一晶體管101的截止態(tài)電流如上所述地非常小，所以在數(shù)據(jù)寫入過程中被設(shè)置的所述第二柵電極的電位Vcg的電平被保持一段時(shí)間。接下來，在下面將描述所述第二晶體管102在數(shù)據(jù)讀取過程中的操作。在讀取數(shù)據(jù)的過程中，第二晶體管102在所述第三柵電極和所述源電極之間被施加一電壓，從而使得該第二晶體管102的閾值電壓變?yōu)殚撝惦妷篤thp由此，如上所述，所述第三柵電極的電位Vbg被設(shè)置在電位Vss。在數(shù)據(jù)讀取前，所述高電位VH或低電位VL在數(shù)據(jù)寫入時(shí)作為所述第二柵電極的電位Vcg提供。在所述第二柵電極的電位Vcg為高電位VH的情況下，在讀取數(shù)據(jù)的過程中， 所述第二柵電極和源電極之間的電壓高于所述閾值電壓Vth1,并由此使得源電極和漏電極之間的電阻減小，從而導(dǎo)通所述第二晶體管102。結(jié)果，所述源電極的電位Vs被提供給第二晶體管102的漏電極。另一方面，在第二柵電極的電位Vcg為低電位VL的情況下，在讀取數(shù)據(jù)的過程中，第二柵電極和源電極之間的電壓低于所述閾值電壓Vth1，以保持第二晶體管102截止；從而，源電極和漏電極之間的電阻為高，由此所述漏電極保持為高阻抗。· ·以這種方式，所述漏電極的電位Vd根據(jù)在數(shù)據(jù)讀取前在數(shù)據(jù)寫入的過程中提供給所述第二柵電極的電位的電平而變化。圖2B的曲線圖用于描述在數(shù)據(jù)讀取過程中第二柵電極的電位Vcg和第二晶體管102的漏電流Id之間的關(guān)系。曲線130表示在閾值電壓 Vth1處電位Vcg和漏電流Id之間的關(guān)系；曲線131表示在閾值電壓Vthci處電位Vcg和漏電流Id之間的關(guān)系。在所述第三柵電極的電位Vbg為接地電位Vgnd且由此所述第二晶體管102的閾值電壓為Vthci的情況下，當(dāng)所述第二柵電極的電位Vcg為所述高電位VH時(shí)獲得漏電流 Idc/，而當(dāng)所述第二柵電極的電位Vcg為所述低電位VL時(shí)獲得漏電流1屯。從曲線131看， 所述漏電流Idc/和漏電流Idtl是小的，這表明，在第二晶體管102的閾值電壓為Vthci的情況下(即，除了數(shù)據(jù)讀取的過程)，所述源電極和漏電極之間的電阻為高。另一方面，在所述第三柵電極的電位Vbg為所述電位Vss且由此所述第二晶體管 102的閾值電壓為Vth1的情況下，當(dāng)所述第二柵電極的電位Vcg為所述高電位VH時(shí)獲得漏電流Id/，而當(dāng)所述第二柵電極的電位Vcg為所述低電位VL時(shí)獲得漏電流Id115從曲線 130看，所述漏電流Id1是小的，而所述Id/是大的，這表明，在第二晶體管102的閾值電壓為Vth1的情況下(即，在數(shù)據(jù)讀取的過程中)，通過讀取所述漏電極的漏電流或電位Vd可檢測寫入數(shù)據(jù)的值。雖然在本實(shí)施例中使用二進(jìn)制數(shù)據(jù)，但是也可用本發(fā)明一個實(shí)施例的存儲設(shè)備對具有三位或更多位的多值數(shù)據(jù)進(jìn)行處理。根據(jù)本發(fā)明的一個實(shí)施例，通過包括高度純化的氧化物半導(dǎo)體膜作為其溝道形成區(qū)的開關(guān)元件可對數(shù)據(jù)進(jìn)行寫入和讀取。相應(yīng)地，用于操作所述存儲設(shè)備所需要的電壓低到幾個伏特，從而可顯著地降低功耗。此外，用于所述晶體管的溝道形成區(qū)的所述高度純化的氧化物半導(dǎo)體膜使得延長寫入數(shù)據(jù)的保持時(shí)間成為可能。相應(yīng)地，可減小刷新操作的頻率。以這種方式，根據(jù)本實(shí)施例可減小功耗。此外，在不破壞寫入數(shù)據(jù)的情況下可讀出數(shù)據(jù)。 相應(yīng)地，不需要再次寫入相同的數(shù)據(jù)，由此可減小功耗。本實(shí)施例可與其它實(shí)施例中描述的任何結(jié)構(gòu)適當(dāng)?shù)剡M(jìn)行組合來實(shí)現(xiàn)。(實(shí)施例2) · ·在該實(shí)施例中，描述了包括多個存儲單元的存儲設(shè)備的結(jié)構(gòu)的示例及其驅(qū)動方法的示例。作為示例，圖3示出了 NOR型存儲設(shè)備中單元陣列的電路圖，其中多個存儲單元 100A到100C以矩陣的方式排列?？蓪D3中所示的存儲設(shè)備中的每個存儲單元100AU00B 和100C的結(jié)構(gòu)參考實(shí)施例1中圖IA的描述?！?·具體地，存儲單元100A、100B和100C包括用作開關(guān)元件的第一晶體管101A、IOlB 和IOlC和用作存儲元件的第二晶體管102A、102B和102C，所述第一晶體管101A、101B和 IOlC用于控制向所述第二晶體管102A、102B和102C的第二柵電極提供電位。圖3中的單元陣列包括多種布線，諸如多個輸入數(shù)據(jù)線Din，多個輸出數(shù)據(jù)線Dout，多個寫入字線WL，和多個讀取字線RL，通過這些布線，電源電位和來自所述單元陣列的驅(qū)動器的信號被提供給存儲單元100AU00B和100C。由此，布線的數(shù)目可由存儲單元的數(shù)目和存儲單元的排列來確定。具體地，圖3中的單元陣列包括以三行一列的矩陣方式連接的存儲單元，且為所述單元陣列提供至少一個輸入數(shù)據(jù)線Din、一個輸出數(shù)據(jù)線Dout、寫入字線到札3以及讀取字線RLl到RL3。給出存儲單元100A到100C中的一個——連接于輸入數(shù)據(jù)線Din、輸出數(shù)據(jù)線 Dout、寫入字線WLl和讀取字線RLl的存儲單元100A作為示例來描述與存儲單元中的電路元件的連接。第一晶體管IOlA的第一柵電極連接于寫入字線WL1。此外，所述第一晶體管 IOlA的第一電極連接于輸入數(shù)據(jù)線Din，而其第二電極則連接于第二晶體管102A的第二柵電極。該第二晶體管102A的第三柵電極連接于讀取字線RLl。此外，所述第二晶體管102A 的漏電極連接于輸出數(shù)據(jù)線Dout，而其源電極則連接于電源線GND，對該電源線GND提供諸如接地電位之類的固定電位。接下來，給出圖3中的單元陣列作為示例使用圖4來描述根據(jù)本發(fā)明一實(shí)施例的存儲設(shè)備的操作。圖4是一時(shí)序圖，其示出在第一晶體管101A、101B、101C和第二晶體管 102A、102B、102C為η溝道晶體管且處理二進(jìn)制數(shù)據(jù)的情況下輸入到布線的信號的電位在時(shí)間上的變化。首先，描述所述存儲設(shè)備在數(shù)據(jù)寫入過程中的操作。在寫入數(shù)據(jù)的過程中，帶脈沖的信號被輸入到寫入字線WL1，從而該脈沖的電位——具體地為高電平電位——被提供給第一晶體管IOlA的柵電極，該第一晶體管IOlA的柵電極連接于寫入字線WLl以導(dǎo)通該第一晶體管101Α。同時(shí)，對讀取字線RLl提供電位，從而將第二晶體管102Α的閾值電壓設(shè)置為如圖2Α和2Β所述的VthQ，由此其第三柵電極連接于讀取字線RLl的第二晶體管102A保持為截止。接著，包含數(shù)據(jù)的信號被輸入給輸入數(shù)據(jù)線Din。圖4示出了帶高電平或低電平電位的信號被輸入給輸入數(shù)據(jù)線Din的情況。此外，在處理二進(jìn)制數(shù)據(jù)的情況下，輸入到輸入數(shù)據(jù)線Din的信號的電位電平為對應(yīng)于電源電壓的兩個電平(比如，Vdd和Vss)。在處理帶三個或更多個值的多值數(shù)據(jù)的情況下，電位電平的數(shù)目可根據(jù)在數(shù)據(jù)中所使用的基數(shù)來確定?！?·輸入給輸入數(shù)據(jù)線Din的電位通過所述第一晶體管IOlA被提供給所述第二晶體管102A的第二柵電極。接著，根據(jù)該第二柵電極的電位，第二晶體管102A在該第二晶體管 102A的閾值電壓為VthO時(shí)被導(dǎo)通或截止?！?·一旦終止向?qū)懭胱志€WLl輸入帶脈沖的信號，其柵電極連接于寫入字線WLl的第一晶體管IOlA就被截止。接著，向?qū)懭胱志€WL2和寫入字線WL3按順序地輸入帶脈沖的信號，且上述操作類似地在連接于該寫入字線WL2的存儲單元和連接于該寫入字線WL3的存儲單元中按順序地進(jìn)行。接下來，描述所述存儲設(shè)備在數(shù)據(jù)保持過程中的操作。在數(shù)據(jù)保持過程中，所有的寫入字線WLl到WL3都被提供一帶電平的電位，在該電位處，具體地為一低電平電位處，第一晶體管101A、101B和IOlC被截止。由于第一晶體管101A、101B和IOlC的截止態(tài)電流如上所述地非常低，所以在數(shù)據(jù)寫入過程中被設(shè)置的所述第二柵電極的電位的電平被保持。 另外，由于讀取字線RL1、RL2和RL3被提供電位從而將第二晶體管102A、102B和102C的閾值電壓設(shè)置為如圖2A和2B所述的VthQ，所以其第三柵電極連接于讀取字線RL1、RL2和 RL3的第二晶體管102A、102B和102C保持為截止。在圖4的時(shí)序圖中，提供保持周期以描述數(shù)據(jù)保持的操作。然而，在存儲器的操作中，保持周期并非必須提供的。接下來，描述所述存儲設(shè)備在數(shù)據(jù)讀取過程中的操作。在數(shù)據(jù)讀取過程中，如在數(shù)據(jù)保持過程中一樣，所有的寫入字線WLl到WL3都被提供一帶電平的電位，在該電位處，具體地為一低電平電位處，第一晶體管101A、101B和IOlC被截止。另一方面，在數(shù)據(jù)讀取過程中，向讀取字線RLl到RL3按順序地輸入帶脈沖的信號。具體地，首先，向讀取字線RLl輸入帶脈沖的信號，由此如圖2A和2B所示地輸入所述脈沖的電位，具體地，在該電位處第二晶體管102A的閾值電壓為Vttv在第二晶體管102A 中，閾值電壓移動至Vth1,且所述源電極和漏電極之間的漏電流或電阻值根據(jù)所述第二柵電極在數(shù)據(jù)寫入中寫入的電位來確定。然后，通過輸出數(shù)據(jù)線Dout向驅(qū)動器提供包含第二晶體管102A的源電極和漏電極之間的漏電流或電阻值作為數(shù)據(jù)的電位，即，該第二晶體管102A的漏電極的電位。提供給輸出數(shù)據(jù)線Dout的電位的電平根據(jù)寫入到存儲單元的數(shù)據(jù)來確定。相應(yīng)地，從理想的角度，當(dāng)在所述多個存儲單元中的每一個存儲帶相同值的數(shù)據(jù)時(shí)，提供給連接于所述存儲單元的輸出數(shù)據(jù)線Dout的電位是相同的電平。但是，實(shí)際上，有這么一種情況， 其中所述第一晶體管IOlA到IOlC或第二晶體管102A到102C的特性在所述存儲單元當(dāng)中發(fā)生變化。在這種情況下，即使所有要讀取的數(shù)據(jù)具有相同的值，提供給輸出數(shù)據(jù)線Dout 的電位也會發(fā)生變化，這使電位有一個分布范圍。因此，為所述存儲設(shè)備提供讀取電路作為驅(qū)動器，在該讀取電路中，即使在提供給輸出數(shù)據(jù)線Dout的電位發(fā)生小變化的情況下，也會產(chǎn)生包含帶有根據(jù)規(guī)范處理的振幅和波形的正確數(shù)據(jù)的信號。· ·雖然在實(shí)施例2中描述了一種驅(qū)動方法(其中在多個存儲單元中按順序地進(jìn)行對數(shù)據(jù)的寫入、保持和讀取)，但是本發(fā)明的一個實(shí)施例卻并不局限于該結(jié)構(gòu)。上述操作可在指定地址中的存儲單元上進(jìn)行。根據(jù)本實(shí)施例的結(jié)構(gòu)，寫入數(shù)據(jù)可被保持一段時(shí)間。在圖3電路圖中的輸入數(shù)據(jù)線Din和輸出數(shù)據(jù)線Dout可被形成為公共布線。在圖5中示出其特定電路圖。通過具備圖5所示的結(jié)構(gòu)，可減少布線的數(shù)量，由此導(dǎo)致更高密度的存儲單元?！?·本實(shí)施例可與其它實(shí)施例中描述的任何結(jié)構(gòu)適當(dāng)?shù)剡M(jìn)行組合來實(shí)現(xiàn)。· ·(實(shí)施例3)··在該實(shí)施例中，使用圖6A到6C來描述存儲設(shè)備中的存儲單元的俯視圖、電路圖和剖面圖。圖6A是所述存儲單元的平面圖。圖6B是對應(yīng)于圖6A的平面圖的電路圖。圖6C 是沿著圖6A中的A-A’和B-B’的剖面圖。在圖6A到6C和圖IA和IB中使用共同的附圖標(biāo)記來示出第一晶體管101和第二晶體管102的布置。在圖6A到6C中，一根線路既作為輸入數(shù)據(jù)線又作為輸出數(shù)據(jù)線。在圖6A和6C中，特別地，以彼此不同的尺寸示出所述第一晶體管101的第一柵電極和所述第二晶體管102的第二柵電極和第三柵電極。具體地，較佳地，滿足S3 < S2，其中，與包括所述第二溝道形成區(qū)的活性層重疊的第二柵電極部分的面積為S2，而與包括所述第二溝道形成區(qū)的活性層重疊的第三柵電極部分的面積為S3。特別地，通過增加面積S2，可提高所述第二柵電極中保持電荷的能力。此外，較佳地，滿足Sl < S3 < S2，其中，與包括所述第一溝道形成區(qū)的活性層重疊的第一柵電極部分的面積為Si。特別地，通過減小面積Si，可減小寫入字線WL的寄生電容，通過這樣可降低充電/放電的功耗。本實(shí)施例可與其它實(shí)施例中描述的任何結(jié)構(gòu)適當(dāng)?shù)剡M(jìn)行組合來實(shí)現(xiàn)。(實(shí)施例4)在該實(shí)施例中，描述了可用于上述實(shí)施例的存儲設(shè)備中的晶體管的結(jié)構(gòu)的示例。 特別地，在該實(shí)施例中描述了在將上述實(shí)施例中所述結(jié)構(gòu)中的第一晶體管101小型化的情況下結(jié)構(gòu)的示例和制造工藝的示例。· ·特別地，作為所述第一晶體管的結(jié)構(gòu)的示例，在本實(shí)施例中描述了如下結(jié)構(gòu)通過向氧化物半導(dǎo)體添加雜質(zhì)來形成在其溝道形成區(qū)中包括氧化物半導(dǎo)體的活性層中的源極區(qū)和漏極區(qū)，從而使得該源極區(qū)和漏極區(qū)的電阻低于所述溝道形成區(qū)的電阻。所述雜質(zhì)區(qū)的電阻低于所述溝道形成區(qū)的電阻。圖7A到7D為一晶體管的剖面圖，其為本實(shí)施例中的第一晶體管101的結(jié)構(gòu)。圖 7A到7D中所示的晶體管結(jié)構(gòu)為頂柵結(jié)構(gòu)。第一晶體管101的這種頂柵結(jié)構(gòu)導(dǎo)致晶體管的小型化，在該結(jié)構(gòu)中，如圖7A到7D所示，源極區(qū)和漏極區(qū)通過使用柵電極以自對準(zhǔn)的方式形成。相應(yīng)地，在所述晶體管的柵電極和源電極或漏電極之間沒有重疊，從而可減小所述第一晶體管和寫入字線WL之間的寄生電容。結(jié)果，可減小充電/放電的功耗。圖7A中所示的晶體管包括半導(dǎo)體層603_A、導(dǎo)電層605a_A、導(dǎo)電層6(^b_A、絕緣層 606_々和導(dǎo)電層607_A。半導(dǎo)體層603_A包括高濃度區(qū)域604a_A和高濃度區(qū)域604b_A，在這兩個區(qū)域之間設(shè)置有間隔。所述高濃度區(qū)域604a_A和高濃度區(qū)域604b_A之間的區(qū)域?yàn)闇系佬纬蓞^(qū)。半導(dǎo)體層603_A設(shè)置在例如絕緣層601_A之上。所述高濃度區(qū)域是指通過以高濃度添加的摻雜劑來減小其電阻的區(qū)域，而低濃度區(qū)域是指通過以低濃度添加的摻雜劑來減小其電阻的區(qū)域。在所述半導(dǎo)體層603_々之上設(shè)置導(dǎo)電層605a_A和導(dǎo)電層605b_A以電連接于該半導(dǎo)體層603_A。例如，導(dǎo)電層605a_A和導(dǎo)電層6(^b_A與半導(dǎo)體層603_A的一部分相接觸。此外，導(dǎo)電層605a_A和導(dǎo)電層6(^b_A的每個側(cè)表面都逐漸變窄以分別與所述高濃度區(qū)604a_A的一部分和所述高濃度區(qū)604b_A的一部分重疊。在半導(dǎo)體層603_A、導(dǎo)電層605a_A和導(dǎo)電層6(^b_A之上設(shè)置絕緣層606_A。導(dǎo)電層607_A與高濃度區(qū)604a_A和高濃度區(qū)604b_A之間的半導(dǎo)體層603_A的一部分重疊，在該導(dǎo)電層607_A和該半導(dǎo)體層603_A之間設(shè)置有絕緣層606_A。半導(dǎo)體層603_ A與導(dǎo)電層607_A重疊(在它們之間設(shè)置有絕緣層606_A)的部分為溝道形成區(qū)。圖7B中所示的晶體管除了圖7A中所示的結(jié)構(gòu)之外還包括作為側(cè)壁的絕緣層 609a_A和絕緣層609b_A，且還包括在半導(dǎo)體層603_A中的介于高濃度區(qū)604a_A和高濃度區(qū)604b_A之間的低濃度區(qū)608a_A和低濃度區(qū)6(^b_A。絕緣層609a_A和絕緣層609b_A設(shè)置在絕緣層606_A之上并與彼此相對的導(dǎo)電層 607_A的側(cè)邊相接觸。
14
低濃度區(qū)608a_A和低濃度區(qū)608b_A分別與絕緣層609a_A和絕緣層609b_A重疊， 在低濃度區(qū)608a_A和絕緣層609a_A之間以及在低濃度區(qū)608b_A和絕緣層609b_A之間設(shè)置絕緣層606_A。低濃度區(qū)608a_A和6(^b_A的雜質(zhì)濃度低于高濃度區(qū)604a_A和604b_A 的雜質(zhì)濃度。通過所述低濃度區(qū)608a_A和608b_A，可抑制所述晶體管上的局部電場濃度，從而
提高了該晶體管的可靠性。圖7C中所示的晶體管包括半導(dǎo)體層603_ · 、導(dǎo)電層605a_ · 、導(dǎo)電層605b_ · ·、 絕緣層606_· 和導(dǎo)電層607_· ·。導(dǎo)電層605a_B和導(dǎo)電層6(^b_B設(shè)置在絕緣層601_B之上且分別電連接于高濃度區(qū)604a_B和高濃度區(qū)604b_B。例如，導(dǎo)電層605a_B和導(dǎo)電層6(^b_B分別與高濃度區(qū) 604a_B的一部分和高濃度區(qū)604b_B的一部分相接觸。此外，導(dǎo)電層605a_B和導(dǎo)電層60恥_ B的每個側(cè)表面都逐漸變窄以分別與高濃度區(qū)604a_B的一部分和高濃度區(qū)604b_B的一部
分重疊。在高濃度區(qū)604a_B和高濃度區(qū)604b_B之間設(shè)置半導(dǎo)體層603_B。該半導(dǎo)體層 603_B形成溝道形成區(qū)。半導(dǎo)體層603_B可設(shè)置在例如導(dǎo)電層605a_A、導(dǎo)電層6(^b_A和絕緣層601_B之上。在半導(dǎo)體層603_B、高濃度區(qū)604a_B和高濃度區(qū)604b_B之上設(shè)置絕緣層606_B。導(dǎo)電層607_B與半導(dǎo)體層603_B的一部分重疊，在它們之間設(shè)置絕緣層606_B。半導(dǎo)體層603_· 與導(dǎo)電層607_· 重疊(在它們之間設(shè)置有絕緣層606_· ·)的部分為溝道形成區(qū)。圖7D中所示的晶體管除了圖7C中所示的結(jié)構(gòu)之外還包括作為側(cè)壁的絕緣層 609a_ · ·和絕緣層609b_ · ·，且還包括在半導(dǎo)體層603_B中的介于高濃度區(qū)604a_B和高濃度區(qū)604b_B之間的低濃度區(qū)608a_B和低濃度區(qū)608b_B。絕緣層609a_ · ·和絕緣層609b_ · ·設(shè)置在絕緣層606_B之上并與導(dǎo)電層607_ B的彼此相對的側(cè)邊相接觸。低濃度區(qū)608a_B和低濃度區(qū)6(^b_B分別與絕緣層609a_ 和絕緣層609b_ 重疊，在低濃度區(qū)608a_B和絕緣層609a_ 之間以及在低濃度區(qū)608b_B和絕緣層609b_ · 之間設(shè)置絕緣層606_B。低濃度區(qū)608a_ · 和608b_ · ·的雜質(zhì)濃度低于高濃度區(qū)604a_ · 和 604b_ · 的雜質(zhì)濃度。通過所述低濃度區(qū)608a_ · ·和608b_ · ，可抑制所述晶體管上的局部電場濃度， 從而提高了該晶體管的可靠性。此外，以下將描述圖7A到7D中所示的組分。例如，可將單層或疊層的氧化硅層、氮化硅層、氧氮化硅層、氮氧化硅層、氧化鋁層、氮化鋁層、氧氮化鋁層、氮氧化鋁層和/或氧化鉿層用作絕緣層601_A和601_B中的任意一個。較佳的是，使用其表面可被處理為平坦的材料來形成絕緣層601_A和601_B。半導(dǎo)體層603_A和氧化物半導(dǎo)體層603_B各自用作所述晶體管的溝道形成層。例如，包含四組分金屬氧化物、三組分金屬氧化物、二組分金屬氧化物等的氧化物半導(dǎo)體層可被用作半導(dǎo)體層603_A和603_B中的任意一個。作為所述四組分金屬氧化物，例如，可使用In-Sn-Ga-ai-Ο基金屬氧化物等。
作為所述三組分金屬氧化物，例如，可使基金屬氧化物、In-Sn-Zn-O 基金屬氧化物、In-Al-Zn-O基金屬氧化物、Sn-Ga-Zn-O基金屬氧化物、Al-Ga-Zn-O基金屬氧化物、Sn-Al-Zn-O基金屬氧化物等。作為所述二組分金屬氧化物，例如，可使用h-Ζη-Ο基金屬氧化物、Sn-Zn-O基金屬氧化物、Al-Si-O基金屬氧化物、Zn-Mg-O基金屬氧化物、Sn-Mg-O基金屬氧化物、In-Mg-O 基金屬氧化物、In-Sn-O基金屬氧化物或h-Ga-Ο基金屬氧化物。此外，例如，可將h-Ο基金屬氧化物、Sn-O基金屬氧化物或&ι_0基金屬氧化物用作半導(dǎo)體層603_Α和603_Β中的任意一個。此外，可被用作所述氧化物半導(dǎo)體的金屬氧化物可包含氧化硅。此外，可被用作所述氧化物半導(dǎo)體的金屬氧化物可包含氮?！?·作為半導(dǎo)體層603_Α*603_Β中的任意一個，可使用由hL03 (ZnO)mGii大于0)表示的材料，其中MLO3(ZnO)m中的L表示從&ι、Α1、Μη和Co中選擇的一個或多個金屬元素?！?·高濃度區(qū)604a_A和604a_B各自用作所述晶體管的源極或漏極。用作晶體管源極的區(qū)域也被稱為源極區(qū)，而用作晶體管漏極的區(qū)域也被稱為漏極區(qū)。低濃度區(qū)608a_A、608b_A、608a_B 和 608b_B 的電阻高于高濃度區(qū) 604a_A、604b_A、 604a_B和604b_B的電阻；因此低濃度區(qū)608a_A、608b_A、608a_B和608b_B也被稱為高電阻雜質(zhì)區(qū)?！?·作為添加至高濃度區(qū)604a_A、604b_A、604a_B和604b_B以及低濃度區(qū)608a_A、 608b_A、608a_B和608b_B的摻雜劑，例如，可使用氮、磷、砷、氬、氙、氦和氫中的一個或多個。較佳的是，高濃度區(qū)604a_A、604b_A、604a_B和604b_B中的摻雜劑的濃度大于或等于，例如，5 X IO19cnT3。較佳的是，低濃度區(qū)608a_A、608b_A、608a_B和608b_B中的摻雜劑的濃度，比如， 大于或等于5 X IO18CnT3且小于5X 1019CnT3。高濃度區(qū)604a_A、604b_A、604a_B和604b_B的結(jié)晶度以及低濃度區(qū)608a_A、608b_ A、608a_B和608b_B的結(jié)晶度可低于溝道形成區(qū)的結(jié)晶度。高濃度區(qū)604a_A、604b_A、604a_B 和 604b_B 以及低濃度區(qū) 608a_A、608b_A、608a_B 和608b_B可包含帶有纖維鋅礦(wurtzite)結(jié)構(gòu)的晶體，其為h-Ga-Si-O-N基材料。在該情況下，這種纖維鋅礦結(jié)構(gòu)更容易在如下的情況下形成高濃度區(qū)604a_A、604b_A、604a_B 和604b_B或低濃度區(qū)608a_A、608b_A、608a_B和608b_B中氮的含量大于或等于1 X 102°cnT3 且小于7原子％?！?·通過這種結(jié)構(gòu)(其中的雜質(zhì)區(qū)包含帶有h-Ga-ai-0-Ν基材料的纖維鋅礦結(jié)構(gòu)的晶體)，所述晶體管的溝道形成區(qū)和源極或漏極之間的電阻可被減小。導(dǎo)電層605a_A、605b_A、605a_B和605b_B用作晶體管的源極或漏極。用作晶體管源極的層也被稱為源電極或源極布線，而用作晶體管漏極的層也被稱為漏電極或漏極布線。例如，諸如鋁、鉻、銅、鉭、鈦、鉬或鎢之類的金屬材料的層；或包含任意以上金屬材料作為主要組分的合金材料的層可被用作導(dǎo)電層605a_A、6(^b_A、605a_B和6(^b_B中的任意一個。作為所述合金材料的層，例如，可使用Cu-Mg-Al合金材料層?！?·包含導(dǎo)電金屬氧化物的層也可用作導(dǎo)電層605a_A、605b_A、605a_B和605b_B。該導(dǎo)電金屬氧化物可包含氧化硅。此外，h-Ga-Si-O-N基材料的層也可用作導(dǎo)電層605a_A、605b_A、605a_B和605b_ B，這是較佳的，因?yàn)閔-Ga-ai-0-Ν基材料的層的導(dǎo)電性是高的。此外，可應(yīng)用于導(dǎo)電層605a_A、605b_A、605a_B和605b_B的一種或多種材料的多個層可被堆疊以形成導(dǎo)電層605a_A、605b_A、605a_B和605b_B。例如，導(dǎo)電層605a_A、605b_ A、605a_B和6(^b_B可由Cu-Mg-Al合金材料層和其上銅層的堆疊體來形成，由此可增加與和導(dǎo)電層605a_A、6(^b_A、605a_B、6(^b_B相接觸的絕緣層的黏附力。例如，可將氧化硅層、氮化硅層、氧氮化硅層、氮氧化硅層、氧化鋁層、氮化鋁層、氧氮化鋁層、氮氧化鋁層或氧化鉿層用作絕緣層606_A和606_B。可應(yīng)用于絕緣層606_A和 606_B的一種或多種材料的多個層可被堆疊以形成絕緣層606_A和606_B。作為所述絕緣層606_A和606_B，也可使用包含例如屬于元素周期表中族13的元素和氧的材料的絕緣層。包含屬于族13的元素和氧的材料的示例包括氧化鎵、氧化鋁、氧化鋁鎵和氧化鎵鋁。氧化鋁鎵指的是這樣一種物質(zhì)，其中以原子百分比計(jì)，鋁的量比鎵的量大，而氧化鎵鋁指的是這樣一種物質(zhì)，其中以原子百分比計(jì)，鎵的量大于或等于鋁的量。導(dǎo)電層607_A和607_B各自用作場效應(yīng)晶體管的柵極。這種用作場效應(yīng)晶體管柵極的導(dǎo)電層也可被稱為柵電極或柵極布線。作為導(dǎo)電層607_A* 607_B，例如，可使用諸如鋁、鉻、銅、鉭、鈦、鉬或鎢之類的金屬材料的層；或包含所述金屬材料作為主要組分的合金材料的層?？蓱?yīng)用于導(dǎo)電層607_A 和607_B的一種或多種材料的多個層可被堆疊以形成導(dǎo)電層607_々和607_B。包含導(dǎo)電金屬氧化物的層也可用作導(dǎo)電層607_々和607_ · ·。該導(dǎo)電金屬氧化物可包含氧化硅。該導(dǎo)電金屬氧化物可包含氮；通過氮可改進(jìn)導(dǎo)電性。此外，h-Ga-ai-0-Ν基材料的層也可用作導(dǎo)電層607_A和607_ · ·，這是較佳的， 因?yàn)閔-Ga-ai-0-Ν基材料的層的導(dǎo)電性是高的。例如，可應(yīng)用于絕緣層606_A和606_B的材料的層可被用作絕緣層609a_A、609b_ A、609a_B和609b_B。此外，可應(yīng)用于絕緣層609a_A、609b_A、609a_B和609b_B的一種或多種材料的多個層可被堆疊以形成絕緣層609a_A、609b_A、609a_B和609b_B。接下來，作為用于制造本實(shí)施例中晶體管的方法的示例，將參考圖8A到8E來描述用于制造圖7A中所示的晶體管的方法的示例。圖8A到8E為用于描述形成本實(shí)施例中晶體管的方法的示例的剖面圖。首先，如圖8A所示，在用作第一絕緣層的絕緣層601_A之上形成半導(dǎo)體層603_A。以下將描述用于形成作為半導(dǎo)體層603_A —個示例的結(jié)晶度得到改進(jìn)的氧化物半導(dǎo)體層的方法的示例。用于形成氧化物半導(dǎo)體層的方法包括在絕緣層601_々之上形成半導(dǎo)體膜的步驟，和至少進(jìn)行一次熱處理的步驟。用于形成半導(dǎo)體層603_A的方法的示例可包括移除半導(dǎo)體膜的一部分的步驟；并不特別限制何時(shí)進(jìn)行該步驟，只要在形成半導(dǎo)體膜和形成導(dǎo)電層605a_A、6(^b_A之間的時(shí)間段內(nèi)進(jìn)行即可。此外，不特別限制何時(shí)進(jìn)行所述熱處理，只要在形成半導(dǎo)體膜之后進(jìn)行即可。在絕緣層601_々之上形成半導(dǎo)體膜的步驟中，例如，通過用濺射法形成可應(yīng)用于半導(dǎo)體層603_A的材料的層，以形成半導(dǎo)體膜。在該步驟中，膜形成側(cè)(襯底側(cè))上的溫度被設(shè)置為高于或等于10(TC且低于或等于500°C。在進(jìn)行熱處理的步驟中，例如，在高于或等于400°C且低于或等于750°C的溫度進(jìn)行熱處理(也稱為熱處理A)。不特別限制所述熱處理A的時(shí)序，只要在形成半導(dǎo)體膜之后進(jìn)行即可。熱處理A引起從半導(dǎo)體膜的頂表面開始的結(jié)晶化；晶體從半導(dǎo)體膜的頂表面向該半導(dǎo)體膜內(nèi)生長。通過上述工藝，可形成這樣一種為非單晶的半導(dǎo)體膜(CAAC-OS :C軸對準(zhǔn)的晶體氧化物半導(dǎo)體)，其中，從垂直于a_b平面的方向觀看時(shí)該半導(dǎo)體膜具有的原子以三角形、 六角形、等邊三角形或正六角形排列；且在該半導(dǎo)體膜具有的相中，金屬原子沿著c軸方向以分層的方式排列，或金屬原子和氧原子沿著所述c軸方向以分層的方式排列。作為用于所述熱處理A的熱處理裝置，可使用電爐或通過來自諸如電阻加熱元件之類的加熱元件的熱傳導(dǎo)或熱輻射來加熱物體的裝置；例如，可使用諸如氣體快速熱退火 (GRTA)裝置或燈光快速熱退火(LRTA)裝置之類的快速熱退火(RTA)裝置。LRTA裝置是用于通過從諸如鹵素?zé)?、鹵化金屬燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓汞燈之類的燈發(fā)射的光(電磁波)的輻射對物體加熱的裝置。GRTA裝置是用于使用高溫氣體來進(jìn)行熱處理的裝置。作為高溫氣體，可使用稀有氣體或不與熱處理的物體發(fā)生反應(yīng)的惰性氣體(例如，氮?dú)?。另外，在熱處理A之后，可向用于以上熱處理A的爐子引入高純度氧氣、高純度隊(duì)0 氣或超干空氣(_40°C或更低的露點(diǎn)，較佳為_60°C或更低的露點(diǎn))。較佳地，該氧氣或N2O 氣不包含水、氫等。被引入到熱處理裝置的氧氣或隊(duì)0氣的純度較佳地大于或等于6N，更較佳地大于或等于7N(即，氧氣或N2O氣的雜質(zhì)濃度較佳地小于或等于lppm，更較佳地小于或等于0. lppm)。氧氣或N2O氣用作向半導(dǎo)體層603_A提供氧，從而可減少由于半導(dǎo)體層603_ A中氧不足所導(dǎo)致的缺陷。接著，如圖8B所示，在半導(dǎo)體層603_A的一部分之上形成第一導(dǎo)電層，且蝕刻該第一導(dǎo)電層以形成導(dǎo)電層605a_A和60恥_八。例如，通過用濺射法等形成可應(yīng)用于導(dǎo)電層605a_A和6(^b_A的材料的層，可形成所述第一導(dǎo)電膜?？啥询B可應(yīng)用于導(dǎo)電層605a_A和6(^b_A的一種或多種材料的多個膜以形成所述第一導(dǎo)電膜。如在形成導(dǎo)電層605a_A和6(^b_A的方法中那樣，在對用于形成本實(shí)施例晶體管的方法的示例中的膜進(jìn)行蝕刻的情況下，例如，可通過光刻處理在所述膜的一部分之上形成抗蝕劑掩模，且可使用該抗蝕劑掩模來蝕刻該膜。在該情況下，較佳地在所述蝕刻后移除所述抗蝕劑掩模。接著，如圖8C所示，在半導(dǎo)體層603_々和導(dǎo)電層605a_A和6(^b_A之上形成第二絕緣膜以形成絕緣層606_A。例如，通過用濺射法、等離子體增強(qiáng)CVD法等形成可應(yīng)用于絕緣層606_A的材料的膜，可形成所述第二絕緣膜?？啥询B可應(yīng)用于絕緣層606_A的一種或多種材料的多個膜以形成所述第二絕緣膜。此外，通過用高密度等離子體增強(qiáng)CVD法(例如，使用微波(例如頻率在2. 45GHz的微波)的高密度等離子體增強(qiáng)CVD法)形成可應(yīng)用于絕緣層606_A的材料的膜，也可形成絕緣層606_A ；在該情況下，絕緣層606_A的膜密度變高，這導(dǎo)致絕緣層606_ A的耐壓得到了改進(jìn)。接著，如圖8D所示，在絕緣層606_A之上形成第二導(dǎo)電膜，且蝕刻該第二導(dǎo)電膜以形成導(dǎo)電層607_A。例如，通過用濺射法形成可應(yīng)用于導(dǎo)電層607_A的材料的膜，可形成所述第二導(dǎo)電膜?？啥询B可應(yīng)用于第二導(dǎo)電膜的一種或多種材料的多個膜以形成所述第二導(dǎo)電膜?！?·將去除了諸如氫、水、羥基或氫化物之類的雜質(zhì)的高純度氣體用作濺射氣體，從而所述膜的雜質(zhì)濃度變低。在通過濺射法形成所述膜之前，可在濺射裝置的熱室內(nèi)進(jìn)行熱處理(該熱處理也被稱為熱處理B)。通過該熱處理B，諸如氫和水分之類的雜質(zhì)可被剔除。· ·在通過濺射法形成所述膜之前，例如，可進(jìn)行這樣的處理(也稱為反濺射)，通過該處理使用RF功率在氬氣、氮?dú)?、氦氣或氧氣氣氛中將電壓施加于膜形成一?cè)，而非靶一側(cè)，且產(chǎn)生等離子體以使在其上形成膜的表面得到改進(jìn)。通過反濺射，粘附于在其上形成膜的表面的粉末物質(zhì)(也稱作顆?；蚧覊m)可被除去。在通過濺射膜形成膜的情況下，可用氣體截留真空泵等除去保留在用于形成所述膜的沉積室內(nèi)的水分。作為所述氣體截留真空泵，例如，可使用低溫泵、離子泵、或者鈦升華泵。也可通過設(shè)置有冷阱的渦輪泵來除去保留在沉積室內(nèi)的水分。另外，在形成了絕緣層606_々之后，可在惰性氣體的氣氛中或氧氣氣氛中進(jìn)行熱處理(該熱處理也被稱為熱處理C)。熱處理C可在例如高于或等于20(TC且低于或等于 400°C的溫度下執(zhí)行，較佳地在高于或等于250°C且低于或等于350°C的溫度下執(zhí)行。以這種方式，半導(dǎo)體層603_A可被純化。接著，如圖8E所示，向所述半導(dǎo)體層603_A添加摻雜劑，從而形成高濃度區(qū)604a_ A 和 604b_A。例如，可通過使用離子摻雜裝置或離子注入裝置來添加摻雜劑。作為所述摻雜劑，例如，可使用氮、磷、砷、氬、氙、氦和氫中的一個或多個?？稍谙虬雽?dǎo)體層603_A添加了摻雜劑之后進(jìn)行熱處理。以上為用于制造圖7A中所示晶體管的方法的示例。在該實(shí)施例中，第一晶體管101的頂柵結(jié)構(gòu)導(dǎo)致晶體管的小型化，在該結(jié)構(gòu)中，源極區(qū)和漏極區(qū)通過使用柵電極以自對準(zhǔn)的方式形成。相應(yīng)地，在所述晶體管的柵電極和源電極或漏電極之間沒有重疊，從而可減小所述第一晶體管和寫入字線WL之間的寄生電容。 結(jié)果，可減小充電/放電的功耗。以下的方法已作為一種不同于本實(shí)施例的用于以自對準(zhǔn)方式在使用氧化物半導(dǎo)體的晶體管中形成源極區(qū)和漏極區(qū)的方法的結(jié)構(gòu)被公開暴露氧化物半導(dǎo)體膜的頂表面的一部分，在該部分上進(jìn)行氬等離子體處理以減小該部分的電阻(S. Jeon等人的“180nm Gate Length Amorphous InGaZnO Thin Film Transistor for High Density Image Sensor Application (用于高密度圖像傳感器應(yīng)用的ISOnm柵極長度非晶InGaZnO薄膜晶體管)” IEDM Tech. Dig.，第 504 頁，2010)。· ·但是，根據(jù)上述方法，為了暴露用作源極區(qū)或漏極區(qū)的部分，除去形成為柵極絕緣膜的絕緣層的一部分是必需的。當(dāng)除去所述柵極絕緣膜的一部分時(shí)，也蝕刻在下面的氧化
19物半導(dǎo)體膜，從而減小用作源極區(qū)或漏極區(qū)的部分的厚度。結(jié)果，增加了源極區(qū)或漏極區(qū)的電阻，且由于過蝕刻所造成的晶體特性上的缺陷也趨向于被觸發(fā)。為了進(jìn)一步使晶體管小型化，適合采用具有高工藝精確度的干蝕刻法。然而，上述過蝕刻顯著趨向于發(fā)生在所述干蝕刻法中，由此無法充分提供柵極絕緣膜對氧化物半導(dǎo)體膜的選擇比率。例如，雖然在所述氧化物半導(dǎo)體膜充分厚時(shí)發(fā)生過蝕刻沒有關(guān)系，但是考慮到要防止短溝道效應(yīng)，仍然需要在溝道長度小于或等于200nm時(shí)，氧化物半導(dǎo)體膜用作溝道形成區(qū)的部分的厚度小于或等于20nm，較佳地小于或等于lOnm。這種薄的氧化物半導(dǎo)體膜的過蝕刻并非較佳的，因?yàn)闀l(fā)生上述諸如源極區(qū)或漏極區(qū)電阻的增加或晶體管特性上的缺陷之類的問題。但是，正如在本實(shí)施例的結(jié)構(gòu)中那樣，通過在保持所述絕緣層不暴露所述氧化物半導(dǎo)體膜的同時(shí)向該氧化物半導(dǎo)體膜添加摻雜劑，可防止氧化物半導(dǎo)體膜的這種過蝕刻， 從而可防止所述氧化物半導(dǎo)體膜被過度損壞。在該情況下，所述氧化物半導(dǎo)體膜和所述柵極絕緣膜之間的界面也可保持干凈。相應(yīng)地，能改善該晶體管的特性和可靠性。本實(shí)施例可與其它實(shí)施例中描述的任何結(jié)構(gòu)適當(dāng)?shù)剡M(jìn)行組合來實(shí)現(xiàn)。(實(shí)施例5)氧化物半導(dǎo)體較佳地包含至少銦(In)或鋅(Zn)；特別地，較佳包含h和Si。另外，作為用于減小包括所述氧化物半導(dǎo)體的晶體管的電特性上的變化的穩(wěn)定劑，除了 ^！和Si，較佳地還包括選自鎵(( )、錫(Sn)、鉿(Hf)、鋁(Al)和鑭系元素中的一種或多種元素。作為鑭系元素，可使用的材料如下鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪 (Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)和镥(Lu)。作為包括在所述氧化物半導(dǎo)體中的單組分金屬氧化物，例如，可使用氧化銦、氧化
錫、氧化鋅等。作為包括在所述氧化物半導(dǎo)體中的二組分金屬氧化物，例如，可使用In-Si基氧化物、Sn-Si基氧化物、Al-Si基氧化物、Zn-Mg基氧化物、Sn-Mg基氧化物、In-Mg基氧化物、 In-Ga基氧化物等。作為包括在所述氧化物半導(dǎo)體中的三組分金屬氧化物，例如，可使用h-Ga-Si基氧化物(也稱作IGZO) Jn-Sn-Si基氧化物(也稱為ITZO)、Sn-Ga-Si基氧化物、In-Al-Si基氧化物、In-Hf-Zn基氧化物、In-La-Zn基氧化物、In-Ce-Zn基氧化物、In-Pr-Zn基氧化物、 In-Nd-Zn基氧化物、h-Sm-Si基氧化物、h-Eu-Si基氧化物、h-Gd-Si基氧化物、hUn 基氧化物、In-Dy-Zn基氧化物、In-Ho-Zn基氧化物、In-Er-Zn基氧化物、In-Tm-Zn基氧化物、In-Yb-Zn基氧化物、In-Lu-Zn基氧化物、Al-Ga-Zn基氧化物、Sn-Al-Zn基氧化物等。作為包括在所述氧化物半導(dǎo)體中的四組分金屬氧化物，例如，可使用In-Sn-Ga-Si 基氧化物、In-Hf-Ga-Zn基氧化物、In-Al-Ga-Zn基氧化物、In-Sn-Al-Zn基氧化物、 In-Sn-Hf-Zn基氧化物、In-Hf-Al-Zn基氧化物等。在本說明書中，例如，“h-Ga-ai基氧化物”意味著包含h、fei和Si作為其主要成分的氧化物，并且對h Ga Si的比率沒有具體限制。所述h-Ga-Si基氧化物還可包
括另一種金屬元素。
舉例而言，可使用原子比為h Ga Zn = 1 1 1 ( = 1/3 1/3 1/3)或 In Ga Zn = 2 2 1 ( = 2/5 2/5 1/5)的h-Ga-Si基氧化物，或者其原子比接近上述原子比中任何的氧化物?？蛇x擇地，可使用原子比為h Sn Zn = 1 1 1 ( = 1/3 1/3 1/3)、 In Sn Zn = 2 1 3( = 1/3 1/6 1/2)、或 h Sn Zn = 2 1 5(= 1/4 1/8 5/8) Wh-Sn-Si基氧化物，或者其原子比接近以上原子比中任何的氧化物。但是，本發(fā)明的實(shí)施例不限于此；考慮到晶體管的半導(dǎo)體特性(比如，遷移率、閾值電壓和變化)可使用具有合適組分的任何材料。另外，考慮到所述半導(dǎo)體特性，較佳地， 載流子密度、雜質(zhì)濃度、缺陷密度、金屬元素與氧之間的原子比、原子間的距離、密度等被設(shè)置為適當(dāng)值。所述氧化物半導(dǎo)體可以是單晶的或者是非單晶的。在所述氧化物半導(dǎo)體為非單晶的情況下，該氧化物半導(dǎo)體可以是非晶的或多晶的。此外，所述氧化物半導(dǎo)體可具有在非晶部分中包括晶體部分的結(jié)構(gòu)。由于非晶結(jié)構(gòu)具有很多缺點(diǎn)，非-非晶結(jié)構(gòu)是較佳的。本實(shí)施例可與其它實(shí)施例中描述的任何結(jié)構(gòu)適當(dāng)?shù)剡M(jìn)行組合來實(shí)現(xiàn)。(實(shí)施例6)描述了具有非晶體部分和C-軸對準(zhǔn)的晶體部分的氧化物半導(dǎo)體-CAAC-0S。CAAC-OS是一種新的氧化物半導(dǎo)體。CAAC-OS為c_軸對準(zhǔn)，且從a_b平面、頂表面或界面的方向觀看時(shí)具有三角形或六角形的原子排列。在CAAC-OS中，金屬原子以分層方式排列，或者金屬原子和氧原子在所述c_軸方向上以分層方式排列。此外，在所述CAAC-OS中，a_軸方向或b_軸方向在所述a_b平面中變化(圍繞所述C-軸的旋轉(zhuǎn)結(jié)構(gòu))。CAAC-OS從廣義上來說是非單晶的。CAAC-OS從垂直于a_b平面的方向看具有三角形、六角形、正三角形或正六角形的原子排列。另外，CAAC-OS為這樣一種氧化物，在其具有的相中，當(dāng)從垂直于所述c_軸方向的方向觀看時(shí)，金屬原子以分層方式排列，或者金屬原子和氧原子以分層方式排列。CAAC-OS不是單晶體，但并不僅僅由非晶部分構(gòu)成。雖然CAAC-OS包括結(jié)晶部分(晶體部分)，但是一個晶體部分和另一個晶體部分之間的邊界在某些情況下并不清晰?？捎玫獊泶孀鳛镃AAC-OS —種成分的氧的一部分。CAAC-OS中包括的晶體部分的c_軸可在一個方向(如，垂直于CAAC-OS在其上形成的基板的表面或垂直于CAAC-OS的頂表面的方向)對準(zhǔn)。CAAC-OS中包括的晶體部分的a_b平面的法線可在一個方向(如，垂直于CAAC-OS 在其上形成的基板的表面或垂直于CAAC-OS的頂表面的方向)對準(zhǔn)。取決于其組分等，CAAC-OS為導(dǎo)體、半導(dǎo)體或絕緣體。取決于其組分等，CAAC-OS透射或不透射可見光。例如，形成為膜形狀的CAAC-OS當(dāng)從垂直于所述膜的頂表面或垂直于支撐基板的表面的方向用電子顯微鏡觀看時(shí)具有三角形或六角形的原子排列。此外，當(dāng)用電子顯微鏡觀察所述膜的剖面時(shí)，金屬原子以分層方式排列，或者金屬原子和氧原子(或氮原子)以分層方式排列。參考圖16A至16E、圖17A至17C和圖18A至18C來描述所述CAAC-0S的晶體結(jié)構(gòu)的示例。在圖16A至16E、圖17A至17C及圖18A至18C中，垂直方向?qū)?yīng)于c_軸方向，且垂直于C-軸方向的平面對應(yīng)于a-b平面。在本實(shí)施例中，“上半部”和“下半部”指的是在a-b平面上方的上半部和在a-b平面下方的下半部(相對于a-b平面的上半部和下半部)。圖16A示出了結(jié)構(gòu)A，其包括1個六配位(hexacoordinate)的h原子和鄰近該 h原子的6個四配位(tetracoordinate)氧(下文中稱為四配位0)原子。在本說明書中，僅僅示出鄰近于一個金屬原子的氧原子的結(jié)構(gòu)被稱為一個小基團(tuán) (small group)。 · ·所述結(jié)構(gòu)A實(shí)際上是八面體結(jié)構(gòu)，但為了簡化被示為平面結(jié)構(gòu)。在所述結(jié)構(gòu)A的上半部和下半部中各存在三個四配位0原子。在該結(jié)構(gòu)A中示出的小基團(tuán)的電荷為0?！?·圖16B示出了結(jié)構(gòu)B，其包括一個五配位(pentacoordinate) ( 原子、鄰近于該( 原子的三個三配位(tricoordinate)氧(下文中稱為三配位0)原子和鄰近于該( 原子的兩個四配位0原子。所有的三配位0原子存在于a-b平面上。在所述結(jié)構(gòu)B中的上半部和下半部中各存在一個四配位0原子?！?·In原子也可有所述結(jié)構(gòu)B，因?yàn)樵揾原子可有五個配體。在結(jié)構(gòu)B中所示的小基團(tuán)的電荷為0。圖16C示出了結(jié)構(gòu)C，其包括一個四配位Si原子和鄰近該Si原子的四個四配位0原子。在該結(jié)構(gòu)C中，一個四配位0原子存在于上半部中，三個四配位0原子存在于下半部中。在結(jié)構(gòu)C中所示的小基團(tuán)的電荷為0。圖16D示出了結(jié)構(gòu)D，其包括一個六配位Sn原子和鄰近該Sn原子的六個四配位0原子。在所述結(jié)構(gòu)D中，上半部和下半部中各存在三個四配位0原子。在結(jié)構(gòu)D中所示的小基團(tuán)的電荷為+1?！?·圖16E示出了包括兩個Si原子的結(jié)構(gòu)E。在所述結(jié)構(gòu)E中，上半部和下半部中各存在一個四配位0原子。在該結(jié)構(gòu)E中所示的小基團(tuán)的電荷為-I。· ·在本實(shí)施例中，多個小基團(tuán)的基團(tuán)被稱為中基團(tuán)，而多個中基團(tuán)的基團(tuán)被稱為大基團(tuán)(也稱為晶胞(unit cell))。· ·以下描述所述小基團(tuán)互相進(jìn)行鍵合的規(guī)則?！?·關(guān)于圖16A中的六配位h原子，上半部中的三個0原子在向下方向有三個鄰近的 In原子，而下半部中的三個0原子在向上方向有三個鄰近的h原子。
關(guān)于圖16B中的五配位( 原子，在上半部中的一個0原子在向下方向上有一個鄰近的( 原子，而在下半部中的一個0原子在向上方向上有一個鄰近的( 原子。關(guān)于圖16C中的一個四配位Si原子，在上半部中的一個0原子在向下方向有一個鄰近的Si原子，而在下半部中的三個0原子在向上方向有三個鄰近的Si原子。以這種方式，在金屬原子上方的四配位0原子的數(shù)量等于鄰近于所述四配位0原子且在該四配位0原子下方的金屬原子的數(shù)量；類似地，在金屬原子下方的四配位0原子的數(shù)量等于鄰近于所述四配位0原子且在該四配位0原子上方的金屬原子的數(shù)量。由于所述四配位0原子的配位數(shù)(coordination number)為4，因此鄰近該0原子并在該0原子下方的金屬原子的數(shù)量與鄰近該0原子并在該0原子上方的金屬原子的數(shù)量之和為4。相應(yīng)地，當(dāng)一金屬原子上方的四配位0原子的數(shù)量與另一金屬原子下方的四配位 0原子的數(shù)量之和為4時(shí)，這兩種包括金屬原子的小基團(tuán)可互相鍵合。將在下文描述該理由。例如，在六配位金屬(Μ或Sn)原子通過下半部中三個四配位0原子鍵合的情況下，其鍵合至下半部中的五配位金屬(( 或In)原子或上半部中的四配位金屬(Zn)原子。配位數(shù)為4、5或6的金屬原子在c軸方向上通過四配位0原子而鍵合至另一個金
屬原子。另外，通過組合多個小基團(tuán)以使得分層結(jié)構(gòu)的總電荷為0，可以不同的方式形成中基團(tuán)。圖17A示出了 h-Sn-Si-O基材料的分層結(jié)構(gòu)中所包括的中基團(tuán)A的模型。圖17B示出了包括三個中基團(tuán)的大基團(tuán)B。· ·圖17C示出了在從c軸方向觀察圖17B中所示分層結(jié)構(gòu)的情況下的原子排列。在所述中基團(tuán)A中，為簡化目的省略了三配位0原子，且四配位0原子由圓圈來表示；圓圈中的數(shù)字顯示了四配位0原子的數(shù)量。例如，存在于相對于Sn原子的上半部和下半部的每一個中的三個四配位0原子被標(biāo)注為有圓圈的3。類似地，在該中基團(tuán)A中，在相對于h原子的上半部和下半部的每一個中存在的一個四配位0原子被標(biāo)注為有圓圈的1。另外，在中基團(tuán)A中，還示出了在下半部中鄰近一個四配位0原子的Si原子，和在上半部中的三個四配位O原子，以及在上半部中鄰近一個四配位0原子的Si原子，和在下半部中的三個四配位0原子。· ·在包括在h-Sn-Si-O基材料的分層結(jié)構(gòu)中的圖17中的中基團(tuán)A中，以從頂部開始的順序，將上半部和下半部每一個中的鄰近于三個四配位0原子的Sn原子鍵合至上半部和下半部每一個中的鄰近于一個四配位0原子的h原子。In原子鍵合至上半部中鄰近于三個四配位0原子的Si原子。Zn原子通過相對于該Si原子的下半部中的一個四配位0原子鍵合至上半部和下半部每一個中的鄰近于三個四配位0原子的In原子。In原子鍵合至包括兩個Si原子的小基團(tuán)，并鄰近于上半部中的一個四配位0原子。
所述小基團(tuán)通過相對于該小基團(tuán)的下半部中的一個四配位0原子鍵合至上半部和下半部每一個中的鄰近于三個四配位0原子的Sn原子。多個這樣的中基團(tuán)被鍵合，從而形成一個大基團(tuán)。· ·此處，三配位0原子的一個鍵的電荷及四配位0原子的一個鍵的電荷可分別被假定為-0. 667 和-0. 5。例如，(六配位或五配位)h原子的電荷，(四配位) 原子的電荷，及(五配位或六配位)Sn原子的電荷分別為+3，+2，和+4。相應(yīng)地，在包括Sn原子的小基團(tuán)中的電荷是
因此，需要-1電荷來形成包括Sn原子的分層結(jié)構(gòu)，通過該-1電荷消去+1電荷。作為具有-1電荷的結(jié)構(gòu)，可給出所述結(jié)構(gòu)E中所示出的包括兩個Si原子的小基團(tuán)。例如，用包括兩個Si原子的一個小基團(tuán)，可消去包括Sn原子的一個小基團(tuán)的電荷，從而分層結(jié)構(gòu)的總電荷可為O。· ·具體地，通過重復(fù)圖17B中所示的大基團(tuán)，可形成h-Sn-ai-Ο基的晶體 (In2SnZn3O8)。所述h-Sn-ai-Ο基晶體的分層結(jié)構(gòu)可被表示為一個組合式，In2SnZn2O7 (ZnO)m(m 為0或自然數(shù))。所述h-Sn-ai-Ο基晶體是較佳的，因?yàn)樵揾-Sn-Si-O基晶體的結(jié)晶度可通過增大數(shù)字m(這是較佳的)來得到改進(jìn)。上述規(guī)則也應(yīng)用于以下的氧化物?！?·例如，圖18A示出了 h-Ga-Si-O基材料的分層結(jié)構(gòu)中所包括的中基團(tuán)的模型?！?·在包括在圖18A中h-Ga-Si-O基材料的分層結(jié)構(gòu)中的中基團(tuán)L中，以從頂部開始的順序，將上半部和下半部每一個中的鄰近于三個四配位0原子的h原子鍵合至上半部中的鄰近于一個四配位0原子的Si原子。Zn原子通過相對于該Si原子的下半部中的三個四配位0原子鍵合至上半部和下半部每一個中的鄰近于一個四配位0原子的Ga原子?！?·Ga原子通過相對于該( 原子的下半部中的一個四配位0原子鍵合至上半部和下半部每一個中的鄰近于三個四配位0原子的In原子?！?·多個這樣的中基團(tuán)被鍵合，從而形成一個大基團(tuán)?！?·圖18B示出了包括三個中基團(tuán)的大基團(tuán)M。圖18C示出了在從c軸方向觀察圖18B中所示分層結(jié)構(gòu)的情況下的原子排列?！?·此處，因?yàn)?六配位或五配位Πη原子的電荷、(四配位)Si原子的電荷、以及(五配位)( 原子的電荷分別是+3、+2、及+3，所以包括h原子、Si原子、和( 原子中任何的小基團(tuán)的電荷是0。結(jié)果，具有這種小基團(tuán)的組合的中基團(tuán)的總電荷為0。· ·為了形成h-Ga-Si-O基材料的分層結(jié)構(gòu)，可不僅使用所述中基團(tuán)L來形成大基團(tuán)，也可使用其中^原子、( 原子、和ai原子的排列不同于中基團(tuán)L中對應(yīng)原子排列的中基團(tuán)來形成大基團(tuán)?！?·本實(shí)施例可與其它實(shí)施例中描述的任何結(jié)構(gòu)適當(dāng)?shù)剡M(jìn)行組合來實(shí)現(xiàn)?！?·
(實(shí)施例7) · ·由于多種原因，絕緣柵晶體管的實(shí)際測量的場效應(yīng)遷移率會比其固有遷移率低， 這種現(xiàn)象不僅在使用氧化物半導(dǎo)體的情況下發(fā)生。遷移率降低的原因之一是半導(dǎo)體內(nèi)存在的缺陷，或在半導(dǎo)體和絕緣膜之間的界面處存在的缺陷。當(dāng)使用Levinson模型時(shí)，假定沒有缺陷存在于半導(dǎo)體內(nèi)，則可理論上計(jì)算場效應(yīng)遷移率?！?·假定在半導(dǎo)體內(nèi)存在勢壘(諸如粒子邊界)，則所測量的半導(dǎo)體的場效應(yīng)遷移率 (由μ表示)可以由公式ι表示，其中半導(dǎo)體固有的遷移率為μ。。[公式1]
權(quán)利要求
1.一種存儲設(shè)備，包括存儲單元，其包括第一晶體管、第二晶體管和第一絕緣膜， 其中，所述第一晶體管包括 · · 第一氧化物半導(dǎo)體層，其包括第一溝道形成區(qū)； ·· 連接于所述第一氧化物半導(dǎo)體層的第一電極； ·· 連接于所述第一氧化物半導(dǎo)體層的第二電極； · · 與所述第一溝道形成區(qū)重疊的第一柵電極；和 ·· 置于所述第一柵電極和所述第一氧化物半導(dǎo)體層之間的第二絕緣層， 其中，所述第二晶體管包括 ·· 第二柵電極； ·· 在所述第二柵電極上的第三絕緣膜； · · 第二氧化物半導(dǎo)體層，其包括在所述第三絕緣膜上的第二溝道形成區(qū)； ·· 連接于所述第二氧化物半導(dǎo)體層的第三電極； ·· 連接于所述第二氧化物半導(dǎo)體層的第四電極； · · 在所述第二氧化物半導(dǎo)體層、所述第三電極和所述第四電極上的第四絕緣膜；和 · · 在所述第四絕緣膜上的第三柵電極，其中，所述第二柵電極、所述第三柵電極和所述第二溝道形成區(qū)互相重疊，其中，所述第一氧化物半導(dǎo)體層位于所述第三柵電極上方，且其中，所述第一氧化物半導(dǎo)體層位于所述第一絕緣膜上方，而所述第二氧化物半導(dǎo)體層位于所述第一絕緣膜下方。 ·
2.如權(quán)利要求1所述的存儲設(shè)備，其特征在于， 所述第一氧化物半導(dǎo)體層包括含摻雜劑的區(qū)域，且所述第一電極和所述第二電極通過所述區(qū)域電連接于所述第一溝道形成區(qū)。
·
3.如權(quán)利要求2所述的存儲設(shè)備，其特征在于，所述摻雜劑選自由氮、磷、氬、砷、氙、氦和氫構(gòu)成的組。
·
4.如權(quán)利要求1所述的存儲設(shè)備，其特征在于，所述第二氧化物半導(dǎo)體層與所述第二柵電極重疊的區(qū)域大于所述第二氧化物半導(dǎo)體層與所述第三柵電極重疊的區(qū)域。
·
5.如權(quán)利要求1所述的存儲設(shè)備，其特征在于，所述第一電極電連接于所述第三電極。
·
6.如權(quán)利要求1所述的存儲設(shè)備，其特征在于，所述第一氧化物半導(dǎo)體層和所述第二氧化物半導(dǎo)體層包括^-Ga-Si-O基氧化物半導(dǎo)體。
7.如權(quán)利要求1所述的存儲設(shè)備，其特征在于，所述第一絕緣膜的頂表面的高度和所述第三柵電極的頂表面的高度基本相同。
·
8.一種存儲模塊，其包括如權(quán)利要求1所述的存儲設(shè)備。
·
9.一種包括如權(quán)利要求1所述的存儲設(shè)備的電子設(shè)備?！?· ·
10.一種存儲設(shè)備，包括存儲單元，其包括第一晶體管、第二晶體管和第一絕緣膜， 其中，所述第一晶體管包括 · · 第一氧化物半導(dǎo)體層，其包括第一溝道形成區(qū)； ·· 連接于所述第一氧化物半導(dǎo)體層的第一電極； ·· 連接于所述第一氧化物半導(dǎo)體層的第二電極； · · 與所述第一溝道形成區(qū)重疊的第一柵電極；和 ·· 置于所述第一柵電極和所述第一氧化物半導(dǎo)體層之間的第二絕緣層， 其中，所述第二晶體管包括 ·· 第二柵電極； ·· 在所述第二柵電極上的第三絕緣膜； · · 第二氧化物半導(dǎo)體層，其包括在所述第三絕緣膜上的第二溝道形成區(qū)； ·· 連接于所述第二氧化物半導(dǎo)體層的第三電極； ·· 連接于所述第二氧化物半導(dǎo)體層的第四電極； · · 在所述第二氧化物半導(dǎo)體層、所述第三電極和所述第四電極上的第四絕緣膜；和 · · 在所述第四絕緣膜上的第三柵電極，其中，所述第二柵電極、所述第三柵電極和所述第二溝道形成區(qū)互相重疊， 其中，所述第一氧化物半導(dǎo)體層位于所述第三柵電極上方，其中，所述第一氧化物半導(dǎo)體層位于所述第一絕緣膜上方，而所述第二氧化物半導(dǎo)體層位于所述第一絕緣膜下方，且其中，所述第一氧化物半導(dǎo)體層與所述第一柵電極重疊的區(qū)域小于所述第二氧化物半導(dǎo)體層與所述第二柵電極或所述第三柵電極重疊的區(qū)域。 ·
11.如權(quán)利要求10所述的存儲設(shè)備，其特征在于， 所述第一氧化物半導(dǎo)體層包括含摻雜劑的區(qū)域，且 ·所述第一電極和所述第二電極通過所述區(qū)域電連接于所述第一溝道形成區(qū)。
·
12.如權(quán)利要求11所述的存儲設(shè)備，其特征在于， 所述摻雜劑選自由氮、磷、氬、砷、氙、氦和氫構(gòu)成的組。
13.如權(quán)利要求10所述的存儲設(shè)備，其特征在于，所述第二氧化物半導(dǎo)體層與所述第二柵電極重疊的區(qū)域大于所述第二氧化物半導(dǎo)體層與所述第三柵電極重疊的區(qū)域。
·
14.如權(quán)利要求10所述的存儲設(shè)備，其特征在于，所述第一電極電連接于所述第三電極。
·
15.如權(quán)利要求10所述的存儲設(shè)備，其特征在于，所述第一氧化物半導(dǎo)體層和所述第二氧化物半導(dǎo)體層包括^-Ga-Si-O基氧化物半導(dǎo)體。
·
16.如權(quán)利要求10所述的存儲設(shè)備，其特征在于，所述第一絕緣膜的頂表面的高度和所述第三柵電極的頂表面的高度基本相同。
·
17.一種存儲模塊，其包括如權(quán)利要求10所述的存儲設(shè)備。
·
18.—種包括如權(quán)利要求10所述的存儲設(shè)備的電子設(shè)備?！?·
全文摘要
本發(fā)明涉及存儲設(shè)備、存儲模塊及電子設(shè)備。第一晶體管包括作為源極和漏極的第一和第二電極，以及與第一溝道形成區(qū)重疊的第一柵電極，在第一溝道形成區(qū)和第一柵電極之間設(shè)置絕緣膜。第二晶體管包括作為源極和漏極的第三和第四電極，以及第二溝道形成區(qū)，該第二溝道形成區(qū)設(shè)置在第二柵電極和第三柵電極之間，且在該第二溝道形成區(qū)和該第二柵電極之間以及在該第二溝道形成區(qū)和該第三柵電極之間設(shè)置有絕緣膜。所述第一和第二溝道形成區(qū)包含氧化物半導(dǎo)體，且所述第二電極連接于所述第二柵電極。
文檔編號H01L29/10GK102569362SQ201110447978
公開日2012年7月11日 申請日期2011年12月28日 優(yōu)先權(quán)日2010年12月28日
發(fā)明者加藤清, 小山潤, 山崎舜平, 齋藤利彥 申請人:株式會社半導(dǎo)體能源研究所