專利名稱：半導(dǎo)體集成電路器件及其制造方法和驅(qū)動(dòng)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路器件，更具體而言涉及包括一種包括具有層疊結(jié)構(gòu)的相變存儲(chǔ)器的半導(dǎo)體集成電路器件及其制造方法和驅(qū)動(dòng)方法。
背景技術(shù)：
非易失性存儲(chǔ)器件例如相變存儲(chǔ)器件可以包括電阻根據(jù)溫度而變化的相變材料。通常，存在基于硫族化物(GST)的材料作為相變材料，所述硫族化物(GST)包括鍺(Ge)、銻(Sb)和碲(Te)。相變材料基于溫度變?yōu)槎x兩個(gè)狀態(tài)“復(fù)位”(或邏輯“I”)或“設(shè)置”(或邏輯“O”)的非晶態(tài)或結(jié)晶態(tài)。在動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的應(yīng)用中，相變存儲(chǔ)器件可以包括由字線和位線定義的多個(gè)存儲(chǔ)器單元。所述多個(gè)存儲(chǔ)器單元中的每個(gè)都可以包括可變電阻器和開關(guān)器件，所述可變電阻器包含相變材料，所述開關(guān)器件選擇性地驅(qū)動(dòng)可變電阻器。在相變存儲(chǔ)器件中，可以在半導(dǎo)體襯底內(nèi)的結(jié)區(qū)設(shè)置字線，可以在互連區(qū)設(shè)置位線，且二極管或晶體管可以用作開關(guān)器件。提高相變存儲(chǔ)器件中的存儲(chǔ)器單元密度和減小芯片面積的大小是有利的。然而，減小存儲(chǔ)器單元的最小特征尺寸受到曝光源的限制。

發(fā)明內(nèi)容
本發(fā)明目的是在有限的面積內(nèi)集成更多的單位單元(unit cell)。根據(jù)本發(fā)明的一個(gè)不例性實(shí)施例的一個(gè)方面，一種半導(dǎo)體集成電路器件，包括半導(dǎo)體襯底；上電極，所述上電極從所述半導(dǎo)體襯底的表面延伸具有預(yù)定的高度；多個(gè)開關(guān)結(jié)構(gòu)，所述多個(gè)開關(guān)結(jié)構(gòu)被層疊且沿著與所述半導(dǎo)體襯底的所述表面平行的方向從所述上電極的兩側(cè)延伸；以及相變材料層，所述相變材料層被設(shè)置在所述多個(gè)開關(guān)結(jié)構(gòu)與所述上電極之間。根據(jù)本發(fā)明的另一個(gè)示例性實(shí)施例的另一個(gè)方面，一種半導(dǎo)體集成電路器件，包括半導(dǎo)體襯底；上電極，所述上電極以柱狀形成在所述半導(dǎo)體襯底的表面上且與位線實(shí)質(zhì)連接；多個(gè)開關(guān)結(jié)構(gòu)，所述多個(gè)開關(guān)結(jié)構(gòu)沿著與所述半導(dǎo)體襯底的所述表面平行的方向從所述上電極的側(cè)壁延伸；以及相變材料層，所述相變材料層被設(shè)置在所述多個(gè)開關(guān)結(jié)構(gòu)與所述上電極之間，以及根據(jù)所述多個(gè)開關(guān)結(jié)構(gòu)的操作而發(fā)生相變。所述多個(gè)開關(guān)結(jié)構(gòu)與絕緣層交替層疊，所述多個(gè)開關(guān)結(jié)構(gòu)之間具有所述絕緣層。所述多個(gè)開關(guān)結(jié)構(gòu)與彼此不同的字線電連接。根據(jù)本發(fā)明的另一個(gè)示例性實(shí)施例的另一個(gè)方面，一種半導(dǎo)體集成電路器件，包括半導(dǎo)體襯底；上電極，所述上電極以柱狀形成在所述半導(dǎo)體襯底的表面上且與位線實(shí)質(zhì)連接；多個(gè)開關(guān)結(jié)構(gòu)，所述多個(gè)開關(guān)結(jié)構(gòu)沿著與所述半導(dǎo)體襯底的所述表面平行的方向從所述上電極的側(cè)壁延伸；以及相變材料層，所述相變材料層沿著所述上電極的底表面和側(cè)表面形成，且與所述多個(gè)開關(guān)結(jié)構(gòu)部分接觸以發(fā)生相變。所述位線被形成在所述多個(gè)開關(guān)結(jié)構(gòu)之上的表面上。所述多個(gè)開關(guān)結(jié)構(gòu)與絕緣層交替層疊，所述多個(gè)開關(guān)結(jié)構(gòu)之間具有所述絕緣層且所述多個(gè)開關(guān)結(jié)構(gòu)分別與不同的字線電連接，且所述位線和所述字線實(shí)質(zhì)上彼此垂直。根據(jù)本發(fā)明的另一個(gè)示例性實(shí)施例的又一個(gè)方面，提供了一種制造半導(dǎo)體集成電路器件的方法。所述方法包括以下步驟在半導(dǎo)體襯底上形成多層的絕緣結(jié)構(gòu)；在所述多層的絕緣結(jié)構(gòu)的預(yù)定部分中形成垂直孔；在所述垂直孔的兩側(cè)的所述多層的絕緣結(jié)構(gòu)中形成多個(gè)水平孔，且所述多個(gè)水平孔沿著與所述半導(dǎo)體襯底平行的方向延伸；分別在所述多個(gè)水平孔中形成開關(guān)結(jié)構(gòu)；在所述開關(guān)結(jié)構(gòu)的側(cè)壁上形成相變材料層，以及在所述垂直孔內(nèi)形成與所述相變材料層接觸的上電極。根據(jù)本發(fā)明的另一個(gè)示例性實(shí)施例的又一個(gè)方面，提供了一種驅(qū)動(dòng)半導(dǎo)體集成電 路器件的方法。所述方法包括以下步驟施加OV至與多個(gè)開關(guān)結(jié)構(gòu)中的驅(qū)動(dòng)要選擇的單元的一個(gè)開關(guān)結(jié)構(gòu)連接的字線，并且施加編程電壓至未選擇的字線；以及施加寫入電壓或讀取電壓至多個(gè)位線中的與要選擇的所述單元相對(duì)應(yīng)的位線，且使未選擇的位線浮置或接地。在下面標(biāo)題為“具體實(shí)施方式
”的部分中對(duì)這些以及其它的特征、方面和實(shí)施例進(jìn)行描述。


結(jié)合附圖從以下詳細(xì)描述中將更清楚地理解本發(fā)明主題的上述以及其它方面、特征和其它優(yōu)點(diǎn)，其中圖IA至圖IF是順序地說明根據(jù)一個(gè)示例性實(shí)施例的制造半導(dǎo)體集成電路器件的工藝的俯視圖；圖2A至圖21是沿著圖IA至圖IF的位線延伸方向截取的截面圖；圖2J是說明根據(jù)一個(gè)示例性實(shí)施例的半導(dǎo)體集成電路的立體圖；圖3A至31是沿著圖IA至IF的字線延伸方向截取的截面圖；圖4是說明根據(jù)一個(gè)示例性實(shí)施例的外圍電路區(qū)的俯視圖；圖5是說明驅(qū)動(dòng)根據(jù)一個(gè)示例性實(shí)施例的半導(dǎo)體集成電路器件的方法的俯視圖；圖6是說明根據(jù)一個(gè)示例性實(shí)施例的半導(dǎo)體集成電路器件的單位單元的面積的俯視圖；圖7是說明根據(jù)另一個(gè)示例性實(shí)施例的半導(dǎo)體集成電路器件的截面圖；圖8是說明根據(jù)另一個(gè)示例性實(shí)施例的半導(dǎo)體集成電路器件的俯視圖；以及圖9至圖13是說明根據(jù)其它示例性實(shí)施例的半導(dǎo)體集成電路器件的截面圖。
具體實(shí)施例方式本文參照截面圖描述示例性實(shí)施例,所述截面圖是示例性實(shí)施例(以及中間結(jié)構(gòu))的示意圖。如此，可以預(yù)見到例如由制造技術(shù)和/或容差引起的圖示形狀的變化。因此，示例性實(shí)施例不應(yīng)解釋為限于本文所圖示的具體區(qū)域形狀，而是可以包括例如因制造引起的形狀偏差。在圖中，為了清楚的目的，可能對(duì)層和區(qū)域的長(zhǎng)度和尺寸進(jìn)行了夸大。相同的附圖標(biāo)記在附圖中表示相同的元件。還應(yīng)當(dāng)理解，當(dāng)提及一層在另一層“上”或在襯底“上”時(shí)，它可以直接在另一層上或者在襯底上，或者也可以存在中層間。在實(shí)施例中，將以相變存儲(chǔ)器件作為半導(dǎo)體集成電路器件的一個(gè)例子進(jìn)行描述。首先，參見圖1A、2A和3A，在半導(dǎo)體襯底100上交替地層疊第一材料層105和第二材料層Iio以形成層疊的絕緣結(jié)構(gòu)，所述第一材料層105和所述第二材料層110彼此具有不同的刻蝕選擇性。層疊的絕緣結(jié)構(gòu)中第一材料層105形成在半導(dǎo)體襯底100的表面上且形成在最上層。將層疊的絕緣結(jié)構(gòu)圖案化成沿著位線延伸(BL)方向延伸的長(zhǎng)方柱(rectangular prism)形狀。這種圖案化形成了長(zhǎng)方柱層疊結(jié)構(gòu)L。長(zhǎng)方柱層疊結(jié)構(gòu)L可以用作相變存儲(chǔ)器件的有源區(qū)。第一材料層105可以包括由氧化硅層形成的絕緣層，而第二材料層110可以包括由氮化硅層形成的絕緣層。
隨后，參見圖IB和圖3B，在包括半導(dǎo)體襯底100和長(zhǎng)方柱層疊結(jié)構(gòu)L的所得結(jié)構(gòu)上在長(zhǎng)方柱層疊結(jié)構(gòu)L之間沉積第三材料層115到設(shè)定的厚度。第三材料層115可以由與第一材料層105實(shí)質(zhì)相同的基于氧化硅的絕緣層形成。參見圖1C、圖2B和圖3C，在長(zhǎng)方柱層疊結(jié)構(gòu)L的中心形成垂直孔HP。垂直孔HP是沿WL方向形成的，且具有距離襯底100的表面固定的高度。參見圖2C和3D，執(zhí)行回拉(pull-back)工藝以去除長(zhǎng)方柱層疊結(jié)構(gòu)L的第二材料層110，由此形成多個(gè)水平孔HH。在回拉工藝中利用進(jìn)入垂直孔HP的刻蝕材料來去除第二材料層110，以在曾經(jīng)形成有第二材料層110的區(qū)域中形成水平孔HH。例如，當(dāng)?shù)诙牧蠈?10是氮化硅層時(shí)，通過將半導(dǎo)體襯底100的所得結(jié)構(gòu)浸入刻蝕材料例如磷酸(PH3)溶液中，可以選擇性地僅去除第二材料層110。盡管第二材料層110被選擇性地去除，但是第一材料層105和第三材料層115被形成為格子的形狀，從而長(zhǎng)方柱層疊結(jié)構(gòu)L不會(huì)倒塌。參見圖2D和圖3E，在每個(gè)水平孔HH內(nèi)形成η+多晶硅層120。可以首先沉積η+多晶硅層120，然后可以執(zhí)行回拉工藝使得η+多晶硅層120部分地填充每個(gè)水平孔ΗΗ。在每個(gè)水平孔HH內(nèi)在η+多晶硅層120與垂直孔HP之間設(shè)置了空間SI。參見圖2Ε和3F，在空間SI中形成ρ+多晶硅層125且ρ+多晶硅層125部分地填充空間SI。在下文，空間SI中的未被P+多晶硅層125填充的部分將被稱為空間S2。也可以利用沉積工藝和回拉工藝來形成P+多晶硅層125。圖IC示出沿著WL方向延伸的虛線。將此線沿BL方向移動(dòng)以不出增加了 ρ+多晶娃層125。參見圖2F，在空間S2內(nèi)形成與ρ+多晶硅層125相鄰的歐姆接觸層130。歐姆接觸層130可以由硅化物層形成。形成與歐姆接觸層130相鄰的加熱電極135以填充空間S2。加熱電極135可以由鈦/氮化鈦(Ti/TiN)層形成。然而，本發(fā)明的示例性實(shí)施例不限于Ti/TiN層，而加熱電極135可以由各種材料形成。加熱電極135可以完全填充空間S2。通過上述工藝，形成了包括η+多晶硅層120、p+多晶硅層125、歐姆接觸層130和加熱電極135的開關(guān)結(jié)構(gòu)。開關(guān)結(jié)構(gòu)包括由η+多晶硅層120、ρ+多晶硅層125形成的二極管。參見圖1D、圖2G和圖3G，在包括半導(dǎo)體襯底100和開關(guān)結(jié)構(gòu)的所得表面上順序地形成相變材料層140和上電極層145。相變材料層140可以由硫族化物(GST)層形成，但是本發(fā)明的示例性實(shí)施例不限于硫族化物(GST)層。盡管未示出，但是除了相變材料層140之外可以形成阻變存儲(chǔ)器層，使得半導(dǎo)體集成電路器件可以作為阻變存儲(chǔ)器件而被驅(qū)動(dòng)。在開關(guān)結(jié)構(gòu)中的最上方的第一材料層105之上且沿著垂直孔HP的側(cè)壁形成相變材料層140，使得相變材料層140與各個(gè)加熱電極135接觸。上電極145可以填充垂直孔并覆蓋開關(guān)結(jié)構(gòu)。參見圖1E、圖2H和圖3H，將上電極層145和相變材料層140圖案化，使得上電極層145和相變材料層140保留在垂直孔HP中和保留在垂直孔HP的周圍。刻蝕工藝形成相變結(jié)構(gòu)，所述相變結(jié)構(gòu)可以是例如包括上電極145a和相變材料層140的阻變存儲(chǔ)單元(resistive memory unit)。如圖2H所示,在阻變存儲(chǔ)單元的兩側(cè)形成開關(guān)結(jié)構(gòu)。參見圖21,將η+多晶娃層120和第一材料層105進(jìn)行金字塔式處理(pyramid-processed),使得層疊結(jié)構(gòu)的兩側(cè)以階梯的形狀暴露出來。這種金字塔式處理是通過反復(fù)地執(zhí)行光刻膠窄化工藝(photoresist sliming process)和反應(yīng)離子刻蝕工藝而完成的。參見圖1F、圖2J和圖31，在包括經(jīng)金字塔式處理的層疊結(jié)構(gòu)的半導(dǎo)體襯底100的所得結(jié)構(gòu)之上形成第一層間絕緣層150，并刻蝕第一層間絕緣層150以形成使被第一材料層105所暴露的η+多晶硅層120的邊緣暴露出來的接觸孔(未示出)。用第一金屬材料填充接觸孔以形成第一金屬接觸單元155s，并在第一金屬接觸單元155上形成第一金屬互連160。第一金屬互連160可以是相變存儲(chǔ)器件的字線。在第一層間絕緣層150上形成第二層間絕緣層165，并刻蝕第二層間絕緣層165以形成暴露出上電極145a的通孔(未示出)。第二金屬接觸單元170填充通孔。接著，在第二層間絕緣層165上形成與第二金屬接觸單元170接觸的第二金屬互連180。第二金屬互連180可以是相變存儲(chǔ)器件的位線。位線180可以與字線160實(shí)質(zhì)垂直。參見圖4，字線160與設(shè)置在單元區(qū)的外圍的外圍電路250中的金屬字線260電連接。附圖標(biāo)記WLC表示用于將金屬字線260與字線160連接的接觸。然而，本發(fā)明的示例性實(shí)施例不限于上述結(jié)構(gòu)，且外圍電路區(qū)250可以配置成各種形狀。如圖5所示，字線160 (在下文稱為選擇字線)與特定的單元Cell_a連接。如果特定的單元Cell_a被選中，貝U可以施加OV的電壓至所述特定的單元Cell_a的開關(guān)結(jié)構(gòu)?？梢詫⒕幊屉妷篤ppx施加至未選擇的字線160。接著，可以將寫入電壓V_write或讀取電壓V_read施加至與特定單元Cell_a相對(duì)應(yīng)的位線180，而其它未選擇的位線180是浮置的或接地的。通過此過程，可以對(duì)特定單元Cell_a進(jìn)行讀取或?qū)懭?。參見圖6，根據(jù)一個(gè)示例性實(shí)施例的相變存儲(chǔ)器單元的單位存儲(chǔ)器單元me的平均面積可以用如下的等式來表達(dá)。(等式)單位存儲(chǔ)器單元的平均面積=2FX (4F+nF)/n其中F表示最小特征尺寸，η表示層疊的二極管的數(shù)量。下表示出根據(jù)層疊的二極管的數(shù)量的平均面積。(表)
權(quán)利要求
1.一種半導(dǎo)體集成電路器件，包括； 半導(dǎo)體襯底； 上電極，所述上電極從所述半導(dǎo)體襯底的表面延伸； 多個(gè)開關(guān)結(jié)構(gòu)，所述多個(gè)開關(guān)結(jié)構(gòu)被層疊且沿著與所述半導(dǎo)體襯底的所述表面平行的方向從所述上電極的任一側(cè)延伸；以及 相變材料層，所述相變材料層被設(shè)置在所述多個(gè)開關(guān)結(jié)構(gòu)與所述上電極之間。
2.如權(quán)利要求I所述的器件，其中，所述多個(gè)開關(guān)結(jié)構(gòu)中的每個(gè)都包括 加熱電極，所述加熱電極與所述相變材料層接觸；以及 開關(guān)器件，所述開關(guān)器件被設(shè)置在所述加熱電極的一側(cè)上。
3.如權(quán)利要求2所述的器件，其中，所述開關(guān)器件是二極管。
4.如權(quán)利要求3所述的器件，其中，所述多個(gè)開關(guān)結(jié)構(gòu)中的每個(gè)還包括插入在所述加熱電極與所述二極管之間的歐姆接觸層。
5.如權(quán)利要求I所述的器件，其中，層疊的所述多個(gè)開關(guān)結(jié)構(gòu)之間用插入的絕緣層絕緣。
6.如權(quán)利要求I所述的器件，其中，層疊的所述多個(gè)開關(guān)結(jié)構(gòu)分別與不同的字線連接。
7.如權(quán)利要求6所述的器件，還包括插入在所述多個(gè)開關(guān)結(jié)構(gòu)中的每個(gè)開關(guān)結(jié)構(gòu)與相應(yīng)字線之間的勢(shì)壘金屬層。
8.如權(quán)利要求6所述的器件，其中，隨著層疊的所述多個(gè)開關(guān)結(jié)構(gòu)向上延伸，所述開關(guān)結(jié)構(gòu)被形成為具有越來越窄的線寬，使得所述多個(gè)開關(guān)結(jié)構(gòu)中的與所述上電極分隔開的邊緣部分以階梯的形狀暴露出來。
9.如權(quán)利要求I所述的器件，其中，所述上電極與任何一個(gè)位線連接。
10.如權(quán)利要求9所述的器件，其中，所述位線沿著與所述字線實(shí)質(zhì)垂直的方向延伸。
11.如權(quán)利要求10所述的器件，其中，所述上電極沿著與所述位線實(shí)質(zhì)垂直的方向以線狀延伸。
12.如權(quán)利要求11所述的器件，其中，在所述上電極的延伸方向上以恒定的間距以多個(gè)層置有多個(gè)開關(guān)結(jié)構(gòu)。
13.如權(quán)利要求9所述的器件，其中，只有所述上電極中的與所述位線重疊的部分被設(shè)置成柱狀。
14.如權(quán)利要求I所述的器件，其中，所述相變材料層沿著所述上電極的內(nèi)表面形成。
15.如權(quán)利要求14所述的器件，其中，所述上電極包括供層疊的所述多個(gè)開關(guān)結(jié)構(gòu)用的突出部。
16.如權(quán)利要求I所述的器件，其中，所述相變材料層被布置在層疊的所述多個(gè)開關(guān)結(jié)構(gòu)中的每個(gè)的一側(cè)。
17.如權(quán)利要求16所述的器件，其中，所述上電極包括供形成所述相變材料層的區(qū)域用的突出部。
18.如權(quán)利要求I所述的器件，還包括電流路徑改進(jìn)層，所述電流路徑改進(jìn)層處在與所述開關(guān)結(jié)構(gòu)接觸的相變材料層與所述上電極之間。
19.如權(quán)利要求18所述的器件，其中，所述電流路徑改進(jìn)層由絕緣層形成。
20.如權(quán)利要求I所述的器件，包括位線，所述位線與所述上電極電連接，且被設(shè)置在所述半導(dǎo)體襯底與最下方的開關(guān)結(jié)構(gòu)之間。
21.一種半導(dǎo)體集成電路器件，包括 半導(dǎo)體襯底； 上電極，所述上電極以柱狀形成在所述半導(dǎo)體襯底的表面上且與位線實(shí)質(zhì)連接；多個(gè)開關(guān)結(jié)構(gòu)，所述多個(gè)開關(guān)結(jié)構(gòu)沿著與所述半導(dǎo)體襯底的所述表面平行的方向從所述上電極的側(cè)壁延伸；以及 相變材料層，所述相變材料層被設(shè)置在所述多個(gè)開關(guān)結(jié)構(gòu)與所述上電極之間，且所述相變材料層被配置成根據(jù)所述多個(gè)開關(guān)結(jié)構(gòu)的操作而發(fā)生相變， 其中，所述多個(gè)開關(guān)結(jié)構(gòu)與絕緣層交替層疊，所述多個(gè)開關(guān)結(jié)構(gòu)之間具有所述絕緣層，并且 其中，所述多個(gè)開關(guān)結(jié)構(gòu)與彼此不同的字線電連接。
22.如權(quán)利要求21所述的器件，其中，所述相變材料層被形成為圍繞所述多個(gè)開關(guān)結(jié)構(gòu)和插入在所述多個(gè)開關(guān)結(jié)構(gòu)之間的所述絕緣層。
23.如權(quán)利要求22所述的器件，其中，在朝著所述多個(gè)開關(guān)結(jié)構(gòu)的所述絕緣層和被所述相變材料層覆蓋的所述多個(gè)開關(guān)結(jié)構(gòu)的側(cè)壁中包括凹陷單元。
24.如權(quán)利要求23所述的器件，其中，所述上電極包括填充所述凹陷單元的突出部。
25.如權(quán)利要求23所述的器件，其中，在與所述凹陷單元相對(duì)應(yīng)的所述相變材料層的表面中還填充了用于改進(jìn)電流路徑的絕緣層。
26.如權(quán)利要求21所述的器件，其中，所述相變材料層在所述多個(gè)開關(guān)結(jié)構(gòu)中的每個(gè)的一側(cè)被形成為圖案形狀。
27.—種半導(dǎo)體集成電路器件，包括 半導(dǎo)體襯底； 上電極，所述上電極以柱狀形成在所述半導(dǎo)體襯底的表面上且與位線實(shí)質(zhì)連接；多個(gè)開關(guān)結(jié)構(gòu)，所述多個(gè)開關(guān)結(jié)構(gòu)沿著與所述半導(dǎo)體襯底的所述表面平行的方向從所述上電極的側(cè)壁延伸；以及 相變材料層，所述相交材料層沿著所述上電極的底表面和側(cè)表面形成，且與所述多個(gè)開關(guān)結(jié)構(gòu)部分地接觸以發(fā)生相變， 其中，所述多個(gè)開關(guān)結(jié)構(gòu)被層疊，且所述多個(gè)開關(guān)結(jié)構(gòu)之間設(shè)置有絕緣層， 其中，所述多個(gè)開關(guān)結(jié)構(gòu)與彼此不同的字線電連接，并且 其中，所述位線被形成在所述多個(gè)開關(guān)結(jié)構(gòu)之上的表面上且與所述字線實(shí)質(zhì)垂直。
28.—種制造半導(dǎo)體集成電路器件的方法，包括以下步驟 在半導(dǎo)體襯底上形成多層的絕緣結(jié)構(gòu)； 在所述多層的絕緣結(jié)構(gòu)的預(yù)定部分中形成垂直孔； 在所述垂直孔的兩側(cè)的所述絕緣結(jié)構(gòu)中形成多個(gè)水平孔，且所述多個(gè)水平孔沿著與所述半導(dǎo)體襯底平行的方向延伸； 在所述多個(gè)水平孔中的每個(gè)中形成開關(guān)結(jié)構(gòu)； 在所述開關(guān)結(jié)構(gòu)的側(cè)壁上形成相變材料層，以及 在所述垂直孔內(nèi)形成與所述相變材料層接觸的上電極。
29.如權(quán)利要求28所述的方法，其中，形成所述多層的絕緣結(jié)構(gòu)的步驟包括順序地且交替地層疊具有彼此不同的刻蝕選擇性的第一材料層和第二材料層的步驟，并且其中，所述第一材料層被形成在所述半導(dǎo)體襯底上且形成在最上層。
30.如權(quán)利要求28所述的方法，其中，形成所述多個(gè)水平孔的步驟包括以下步驟 選擇性地去除所述第二材料層；以及 通過去除所述第二材料層形成所述水平孔。
31.如權(quán)利要求30所述的方法，其中，所述第一材料層包括氧化硅層，所述第二材料層包括氮化娃層。
32.如權(quán)利要求28所述的方法，其中，在所述水平孔中的每個(gè)中形成所述開關(guān)結(jié)構(gòu)的步驟包括以下步驟 在所述水平孔中的每個(gè)的內(nèi)側(cè)形成二極管；以及 在所述二極管的一側(cè)形成加熱電極。
33.如權(quán)利要求32所述的方法，其中，形成所述二極管的步驟包括以下步驟 在所述水平孔中的每個(gè)內(nèi)形成η型多晶硅層； 對(duì)所述η型多晶硅層執(zhí)行回拉工藝；以及 在所述η型多晶硅層的一側(cè)上形成P型多晶硅層，且對(duì)所述P型多晶硅層執(zhí)行回拉工藝。
34.如權(quán)利要求33所述的方法，還包括以下步驟在形成所述二極管之前，在所述水平孔的每個(gè)內(nèi)形成勢(shì)壘金屬層。
35.如權(quán)利要求32所述的方法，其中，形成所述加熱電極的步驟包括以下步驟 在所述水平孔中的每個(gè)內(nèi)填充導(dǎo)電材料層；以及 各向異性地刻蝕所述導(dǎo)電材料層，以將所述導(dǎo)電材料層掩埋在所述水平孔中的每個(gè)內(nèi)。
36.如權(quán)利要求35所述的方法，其中，形成所述加熱電極的步驟包括以下步驟 在所述水平孔中的每個(gè)內(nèi)填充導(dǎo)電材料層；以及 對(duì)所述導(dǎo)電材料層執(zhí)行回拉工藝，使得在所述水平孔中的每個(gè)內(nèi)保留空間。
37.如權(quán)利要求36所述的方法，其中，形成所述相變材料層的步驟包括；形成填充在所述水平孔中的每個(gè)內(nèi)的相變材料層。
38.如權(quán)利要求36所述的方法，其中，形成所述相變材料層的步驟包括以下步驟 形成相變材料層；以及 對(duì)所述相變材料層執(zhí)行回拉工藝，使得在所述水平孔中的每個(gè)內(nèi)保留有另外的空間。
39.如權(quán)利要求38所述的方法，其中，形成所述上電極的步驟包括形成填充在所述垂直孔內(nèi)和所述水平孔中的每個(gè)內(nèi)的所述另外的空間中的所述上電極。
40.如權(quán)利要求36所述的方法，其中，形成所述相變材料層的步驟包括沿著所述水平孔中的每個(gè)中的所述空間的表面形成所述相變材料層，使得在所述相變材料層的表面上包括凹槽單元。
41.如權(quán)利要求40所述的方法，在形成所述相變材料層的步驟與形成所述上電極的步驟之間，還包括以下步驟形成掩埋在所述凹槽單元之內(nèi)的絕緣層。
42.如權(quán)利要求28所述的方法，在形成所述上電極的步驟之后，還包括以下步驟 對(duì)所述開關(guān)結(jié)構(gòu)進(jìn)行金字塔式處理，以暴露出層疊的所述開關(guān)結(jié)構(gòu)的外邊緣部分；形成與所述開關(guān)結(jié)構(gòu)的暴露出的外邊緣部分電連接的字線；以及 形成與所述上電極電連接的位線。
43.如權(quán)利要求42所述的方法，其中，所述金字塔式處理包括通過重復(fù)執(zhí)行針對(duì)光掩模的窄化工藝和反應(yīng)離子刻蝕工藝來刻蝕所述開關(guān)結(jié)構(gòu)。
44.一種驅(qū)動(dòng)半導(dǎo)體集成電路器件的方法，包括以下步驟 施加OV的電壓至多個(gè)字線中的與多個(gè)開關(guān)結(jié)構(gòu)中的驅(qū)動(dòng)要選擇的單元的一個(gè)開關(guān)結(jié)構(gòu)連接的字線，并且施加編程電壓至未選擇的字線；以及 施加寫入電壓或讀取電壓至多個(gè)位線中的與要選擇的所述單元相對(duì)應(yīng)的一個(gè)位線，并且將未選擇的位線浮置或接地。
全文摘要
提供了一種半導(dǎo)體集成電路器件及其制造方法和驅(qū)動(dòng)方法。所述器件包括半導(dǎo)體襯底；從半導(dǎo)體襯底的表面延伸的上電極；沿著與半導(dǎo)體襯底的表面平行的方向從上電極的兩個(gè)側(cè)壁延伸的多個(gè)開關(guān)結(jié)構(gòu)；以及設(shè)置在所述多個(gè)開關(guān)結(jié)構(gòu)與上電極之間的相變材料層。
文檔編號(hào)H01L27/24GK102881708SQ20111044362
公開日2013年1月16日 申請(qǐng)日期2011年12月27日 優(yōu)先權(quán)日2011年7月13日
發(fā)明者金明燮, 金秀吉, 樸南均, 金圣哲, 都甲錫, 沈俊燮, 李賢姃 申請(qǐng)人:海力士半導(dǎo)體有限公司