專利名稱：一種u型溝道的隧穿場效應(yīng)晶體管的制造方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體器件制造技術(shù)領(lǐng)域，具體涉及一種隧穿場效應(yīng)晶體管的制造方法，特別涉及一種U型溝道結(jié)構(gòu)的隧穿場效應(yīng)晶體管的制造方法。
背景技術(shù)：
近年來，以硅集成電路為核心的微電子技術(shù)得到了迅速的發(fā)展，集成電路芯片的發(fā)展基本上遵循摩爾定律，即半導(dǎo)體芯片的集成度以每18個(gè)月翻一番的速度增長。可是隨著半導(dǎo)體芯片集成度的不斷增加，MOS晶體管的溝道長度也在不斷的縮短，當(dāng)MOS晶體管的溝道長度變得非常短時(shí)，短溝道效應(yīng)會使半導(dǎo)體芯片性能劣化，甚至無法正常工作。隧穿場效應(yīng)晶體管是一種漏電流非常小的晶體管，可以進(jìn)一步縮小電路的尺寸、 降低電壓，大大降低芯片的功耗。而采用U型溝道結(jié)構(gòu)的隧穿場效應(yīng)晶體管可以有效地延長晶體管的溝道長度，從而可以進(jìn)一步抑制晶體管中漏電流的產(chǎn)生，因此，U型溝道結(jié)構(gòu)的隧穿場效應(yīng)晶體管得到了廣泛的應(yīng)用。傳統(tǒng)的U型溝道隧穿場效應(yīng)晶體管如圖1所示，該隧穿晶體管10包括一個(gè)源區(qū)12、一個(gè)漏區(qū)13、一個(gè)襯底區(qū)11和一個(gè)由柵介質(zhì)層14和柵極導(dǎo)電層15組成的柵疊層區(qū)。柵疊層區(qū)的邊墻16是絕緣體如Si3N4材料，它將柵區(qū)導(dǎo)體層與所述器件的其它導(dǎo)體層絕緣。襯底11的雜質(zhì)濃度為輕摻雜，源區(qū)12與漏區(qū)13為重?fù)诫s且源區(qū)12的摻雜類型與漏區(qū)13的摻雜類型相反。絕緣層17是該器件的鈍化層，它們將所述器件與其它器件隔開，并對所述器件保護(hù)不受外界環(huán)境的影響。導(dǎo)體層18是金屬材料，作為該器件的電極。目前，隧穿場效應(yīng)晶體管的U型溝道結(jié)構(gòu)通常是在提供的襯底上先形成一層氧化硅薄膜，然后在氧化硅薄膜上形成一層帶有圖形的光刻膠，然后再刻蝕氧化硅薄膜和半導(dǎo)體襯底形成器件的U型溝道。如上所述，在制造器件的U型溝道時(shí)，會形成一層帶有圖形的光刻膠，這樣就會引入圖形的對準(zhǔn)失配(misalignment)，從而使產(chǎn)品的制造良率降低，同時(shí)，目前窄U型溝道的制造也是一個(gè)難點(diǎn)。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種U型溝道的隧穿場效應(yīng)晶體管的制造方法，在提高產(chǎn)品制造良率的同時(shí)還能夠?qū)崿F(xiàn)窄U型溝道的制造。本發(fā)明提出了 U型溝道隧穿晶體管的制造方法，具體包括如下步驟 提供一個(gè)半導(dǎo)體襯底；
在所述半導(dǎo)體襯底內(nèi)形成第一個(gè)具有第一種摻雜類型的摻雜區(qū)； 在所述半導(dǎo)體襯底上形成第一種絕緣薄膜； 刻蝕所述第一種絕緣薄膜與所述半導(dǎo)體襯底形成圖形； 淀積形成第二種絕緣薄膜并刻蝕所述第二種絕緣薄膜形成側(cè)墻； 在露出的襯底表面氧化形成第三種絕緣薄膜； 剝除所述的第二種絕緣薄膜；沿著所述的第一種、第二種絕緣薄膜的邊墻刻蝕襯底形成凹槽；
覆蓋所述凹槽，形成第四種絕緣薄膜；
覆蓋所述第四種絕緣薄膜，形成第一種導(dǎo)電薄膜；
刻蝕所述第一種導(dǎo)電薄膜形成器件的柵極導(dǎo)電層；
覆蓋所述柵極導(dǎo)電層，形成柵極保護(hù)層；
刻蝕所述第四種、第三種絕緣薄膜露出襯底；
刻蝕露出的襯底形成用于后續(xù)生長材料的區(qū)域；
在所述半導(dǎo)體襯底內(nèi)形成第二個(gè)具有第一種摻雜類型的摻雜區(qū)；
覆蓋所述第二個(gè)具有第一種摻雜類型的摻雜區(qū)形成第五種絕緣薄膜；
覆蓋所述第五種絕緣薄膜形成具有第二種摻雜類型的源區(qū)；
刻蝕所述柵極保護(hù)層形成柵極側(cè)墻；
淀積第六種絕緣薄膜形成器件的鈍化層并刻蝕所述鈍化層形成接觸孔； 淀積第二種導(dǎo)電薄膜并刻蝕所述第二種導(dǎo)電薄膜形成電極。進(jìn)一步地，所述的半導(dǎo)體襯底為硅或者為絕緣體上的硅(S0I)。所述的第一種、第三種、第六種絕緣薄膜為氧化硅。所述的第四種、第五種絕緣薄膜為氧化硅或者為HfO2等高介電常數(shù)材料。所述的第二種絕緣薄膜與柵極保護(hù)層由氮化硅材料形成。所述的第一種導(dǎo)電薄膜為摻雜的多晶硅，其摻雜類型為η型摻雜或者為ρ型摻雜。 所述的第二種導(dǎo)電薄膜為金屬鋁、金屬鎢或者為其它金屬導(dǎo)電材料。更進(jìn)一步地，所述的第一種摻雜類型為η型，所述的第二種摻雜類型為P型；或者所述的第一種摻雜類型為P型，所述的第二種摻雜類型為η型。U型溝道結(jié)構(gòu)能夠有效地延長晶體管的溝道長度，抑制晶體管中漏電流的產(chǎn)生，降低芯片功耗。本發(fā)明所提出的U型溝道的隧穿場效應(yīng)晶體管的制造方法能夠?qū)崿F(xiàn)極窄的U 型溝道，并克服由光刻引入的的對準(zhǔn)偏差，提高芯片的集成度。


圖1為傳統(tǒng)的的U型溝道結(jié)構(gòu)的隧穿場效應(yīng)晶體管的剖面圖。圖2至圖12為本發(fā)明所提出的U型溝道結(jié)構(gòu)的隧穿場效應(yīng)晶體管的制造方法的一個(gè)實(shí)施例的工藝流程圖。
具體實(shí)施例方式下面將參照附圖對本發(fā)明的示例性實(shí)施方式作詳細(xì)說明。在圖中，為了方便說明， 放大了層和區(qū)域的厚度，所示大小并不代表實(shí)際尺寸。盡管這些圖并不能完全準(zhǔn)確地反映出實(shí)際的尺寸，它們還是完整的反映了區(qū)域和組成元件之間的相互位置，特別是組成元件之間的上下和相鄰關(guān)系。參考圖是本發(fā)明的理想化實(shí)施例的示意圖，本發(fā)明所示的實(shí)施例不應(yīng)該被認(rèn)為僅限于圖中所示區(qū)域的特定形狀，而是包括所得到的形狀，比如制造引起的偏差。例如刻蝕得到的曲線通常具有彎曲或圓潤的特點(diǎn)，但在本發(fā)明實(shí)施例中，均以矩形表示，圖中的表示是示意性的，但這不應(yīng)該被認(rèn)為是限制本發(fā)明的范圍。首先，在提供的硅襯底201上淀積一層光刻膠301，然后掩膜、曝光、顯影形成圖形，再通過離子注入的方法在硅襯底201內(nèi)形成η型摻雜區(qū)202，如圖2所示，其中所示501
表示粒子束。剝除光刻膠301后，采用旋涂或者氧化的方法在硅襯底201上形成一層氧化硅薄膜203，接著在氧化硅薄膜203上形成一層帶有圖形的光刻膠302，然后刻蝕氧化硅薄膜203 與硅襯底201形成圖形，如圖3所示。剝除光刻膠302后，淀積一層氮化硅薄膜，并刻蝕氮化硅薄膜形成側(cè)墻204，如圖4 所示。然后采用濕氧氧化的方法在露出的襯底表面氧化生長一層氧化硅薄膜205，如圖5所
7J\ ο接下來，剝除氮化硅側(cè)墻204，然后沿著氧化硅薄膜203、205的邊墻刻蝕硅襯底 201形成凹槽401，如圖6所示。凹槽401形成后，淀積一層高介電常數(shù)材料206，比如為HfO2，然后淀積一層摻雜的多晶硅薄膜207，其摻雜類型可以為η型也可以為ρ型，然后刻蝕多晶硅薄膜207形成器件的柵極導(dǎo)電層，如圖7所示。接下來，淀積一層氮化硅薄膜，并刻蝕氮化硅薄膜形成柵極保護(hù)層208，然后沿著氮化硅保護(hù)層的邊墻刻蝕HfO2材料層206與氧化硅薄膜205露出襯底，并繼續(xù)刻蝕襯底201 形成圖形，如圖8所示。接下來，采用傾斜的離子注入的方法在襯底201內(nèi)形成η型摻雜區(qū)209，如圖9所示，其中所示502為粒子束。接下來，在η型摻雜區(qū)209之上形成一層絕緣薄膜210，絕緣薄膜210可以為氧化鋁、氧化硅、或者為HfO2等高介電常數(shù)介質(zhì)。然后在絕緣薄膜210上形成一層摻雜類型為ρ 型的半導(dǎo)體層211，半導(dǎo)體層211比如為多晶硅，如圖10所示。接下來，刻蝕氮化硅保護(hù)層208形成柵極側(cè)墻，并沿著柵極側(cè)墻的邊墻刻蝕掉露出的HfO2薄膜，如圖11所示。最后，淀積一層氧化硅薄膜212，并通過光刻、刻蝕的方法形成接觸孔。接著再淀積一層金屬，可以為鋁，或?yàn)殒u，然后刻蝕形成金屬電極213。當(dāng)器件處于開啟狀態(tài)時(shí)，器件中的電流將如線條600所示由源區(qū)211經(jīng)絕緣層210、η型摻雜區(qū)209、襯底區(qū)201流向漏區(qū) 202，如圖12所示。如上所述，在不偏離本發(fā)明精神和范圍的情況下，還可以構(gòu)成許多有很大差別的實(shí)施例。應(yīng)當(dāng)理解，除了如所附的權(quán)利要求所限定的，本發(fā)明不限于在說明書中所述的具體實(shí)例。
權(quán)利要求
1.一種U型溝道隧穿晶體管的制造方法，其特征在于具體步驟為 提供一個(gè)半導(dǎo)體襯底；在所述半導(dǎo)體襯底內(nèi)形成第一個(gè)具有第一種摻雜類型的摻雜區(qū)； 在所述半導(dǎo)體襯底上形成第一種絕緣薄膜； 刻蝕所述第一種絕緣薄膜與所述半導(dǎo)體襯底形成圖形； 淀積第二種絕緣薄膜并刻蝕所述第二種絕緣薄膜形成側(cè)墻； 在露出的襯底表面氧化形成第三種絕緣薄膜； 剝除所述的第二種絕緣薄膜；沿著所述的第一種、第二種絕緣薄膜的邊墻刻蝕襯底形成凹槽；覆蓋所述凹槽形成第四種絕緣薄膜； 覆蓋所述第四種絕緣薄膜形成第一種導(dǎo)電薄膜；刻蝕所述第一種導(dǎo)電薄膜形成器件的柵極導(dǎo)電層；覆蓋所述柵極導(dǎo)電層形成柵極保護(hù)層；刻蝕所述第四種、第三種絕緣薄膜露出襯底；刻蝕露出的襯底形成用于后續(xù)生長材料的區(qū)域；在所述半導(dǎo)體襯底內(nèi)形成第二個(gè)具有第一種摻雜類型的摻雜區(qū)；覆蓋所述第二個(gè)具有第一種摻雜類型的摻雜區(qū)形成第五種絕緣薄膜；覆蓋所述第五種絕緣薄膜形成具有第二種摻雜類型的源區(qū)；刻蝕所述柵極保護(hù)層形成柵極側(cè)墻；淀積第六種絕緣薄膜形成器件的鈍化層；刻蝕所述第六種絕緣薄膜形成接觸孔；淀積第二種導(dǎo)電薄膜并刻蝕所述第二種導(dǎo)電薄膜形成電極。
2.根據(jù)權(quán)利要求1所述的U型溝道隧穿晶體管的制造方法，其特征在于，所述的半導(dǎo)體襯底為硅或者為絕緣體上的硅。
3.根據(jù)權(quán)利要求1所述的U型溝道隧穿晶體管的制造方法，其特征在于，所述的第一種、第三種、第六種絕緣薄膜為氧化硅。
4.根據(jù)權(quán)利要求1所述的U型溝道隧穿晶體管的制造方法，其特征在于，所述的第四種、第五種絕緣薄膜為氧化硅或者為HfO2高介電常數(shù)材料。
5.根據(jù)權(quán)利要求1所述的U型溝道隧穿晶體管的制造方法，其特征在于，所述的第二種絕緣薄膜與柵極保護(hù)層由氮化硅材料形成。
6.根據(jù)權(quán)利要求1所述的U型溝道隧穿晶體管的制造方法，其特征在于，所述的第一種摻雜類型為η型，所述的第二種摻雜類型為ρ型；或者所述的第一種摻雜類型為ρ型，所述的第二種摻雜類型為η型。
7.根據(jù)權(quán)利要求1所述的U型溝道隧穿晶體管的制造方法，其特征在于，所述的第一種導(dǎo)電薄膜為摻雜的多晶硅，其摻雜類型為η型摻雜或者為P型摻雜。
8.根據(jù)權(quán)利要求1所述的U型溝道隧穿晶體管的制造方法，其特征在于，所述的第二種導(dǎo)電薄膜為金屬鋁或金屬鎢。
全文摘要
本發(fā)明屬于半導(dǎo)體器件制造技術(shù)領(lǐng)域，具體為一種U型溝道的隧穿場效應(yīng)晶體管的制造方法。U型溝道結(jié)構(gòu)能夠有效地延長晶體管的溝道長度，抑制晶體管中漏電流的產(chǎn)生，降低芯片功耗。本發(fā)明所提出的U型溝道的隧穿場效應(yīng)晶體管的制造方法能夠?qū)崿F(xiàn)極窄的U型溝道，并克服由光刻引入的對準(zhǔn)偏差，提高芯片的集成度。
文檔編號H01L21/336GK102437060SQ20111041086
公開日2012年5月2日 申請日期2011年12月12日 優(yōu)先權(quán)日2011年12月12日
發(fā)明者劉偉, 孫清清, 張衛(wèi), 林曦, 王鵬飛 申請人:復(fù)旦大學(xué)