專利名稱：一種半導(dǎo)體器件制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路制造領(lǐng)域，特別涉及一種半導(dǎo)體器件制作方法。
背景技術(shù)：
隨著半導(dǎo)體芯片的集成度不斷提高，晶體管的特征尺寸隨之不斷縮小。當(dāng)進(jìn)入到 130納米技術(shù)節(jié)點(diǎn)之后，受到鋁的高電阻特性的限制，銅互連線逐漸替代鋁互連線成為金屬互連的主流。由于銅的干法刻蝕工藝不易實(shí)現(xiàn)，銅互連線的制作方法不能像鋁互連線那樣通過刻蝕金屬層而獲得，現(xiàn)在廣泛采用的銅互連線的制作方法是稱作大馬士革工藝的鑲嵌技術(shù)。該大馬士革工藝包括只制作金屬導(dǎo)線的單大馬士革工藝和同時(shí)制作通孔(也稱接觸孔)和金屬導(dǎo)線的雙大馬士革工藝。具體的說，單大馬士革結(jié)構(gòu)(也稱單鑲嵌結(jié)構(gòu))僅是把單層金屬導(dǎo)線的制作方式由傳統(tǒng)的方式(金屬刻蝕+介電層填充)改為鑲嵌方式(介電層刻蝕+金屬填充)，而雙鑲嵌結(jié)構(gòu)則是將通孔以及金屬導(dǎo)線結(jié)合在一起，如此只需一道金屬填充步驟。如圖1所示，現(xiàn)有的一種金屬導(dǎo)線制作工藝包括如下步驟首先，在半導(dǎo)體襯底 100上首先沉積介電層110 ；然后通過光刻和刻蝕工藝在介電層110中形成金屬導(dǎo)線槽； 隨后沉積金屬層，所述金屬層填充到金屬導(dǎo)線槽內(nèi)并且在所述介電層110表面也沉積了金屬；接著，進(jìn)行化學(xué)機(jī)械研磨(CMP)工藝去除所述介電層110上的金屬，從而在所述金屬導(dǎo)線槽內(nèi)制成了金屬導(dǎo)線140。如上所述，在大馬士革工藝中需要利用化學(xué)機(jī)械研磨工藝，以最終形成鑲嵌在介電層110中的金屬導(dǎo)線140。然而，因?yàn)榻饘俸徒殡妼硬牧系囊瞥室话悴幌嗤?，因此?duì)研磨的選擇性會(huì)導(dǎo)致不期望的凹陷(dishing)和侵蝕(erosion)現(xiàn)象。凹陷時(shí)常發(fā)生在金屬減退至鄰近介電層的平面以下或超出鄰近介電層的平面以上，侵蝕則是介電層的局部過薄。凹陷和侵蝕現(xiàn)象易受圖形的結(jié)構(gòu)和圖形的密度影響。為了達(dá)到均勻的研磨效果，要求半導(dǎo)體襯底上的金屬圖形密度盡可能均勻，而產(chǎn)品設(shè)計(jì)的金屬圖形密度常常不能滿足化學(xué)機(jī)械研磨均勻度要求。目前，解決的方法是在版圖的空白區(qū)域填充冗余金屬線圖案來使版圖的圖形密度均勻化，從而在介電層110中形成金屬導(dǎo)線140的同時(shí)還形成冗余金屬線 (dummy metal) 150，如圖2所示。但是，冗余金屬線雖然提高了圖形密度的均勻度，但是卻不可避免地引入了額外的金屬層內(nèi)和金屬層間的耦合電容。

發(fā)明內(nèi)容
本發(fā)明提供一種半導(dǎo)體器件制作方法，以減少冗余金屬線填充引入的金屬層內(nèi)和金屬層間的耦合電容。為解決上述技術(shù)問題，本發(fā)明提供一種半導(dǎo)體器件制作方法，包括在半導(dǎo)體襯底上依次沉積介電層、介電保護(hù)層和金屬硬掩膜層；在所述金屬硬掩膜層上形成第一圖案化光刻膠層；以所述第一圖案化光刻膠層為掩膜，干法刻蝕所述金屬硬掩膜層以及部分厚度的介電保護(hù)層，形成初始金屬導(dǎo)線槽；去除所述第一圖案化光刻膠層；在所述金屬硬掩膜層上形成第二圖案化光刻膠層；以所述第二圖案化光刻膠層為掩膜，干法刻蝕所述金屬硬掩膜層以及部分厚度的介電保護(hù)層，形成初始冗余金屬槽，所述初始冗余金屬槽的深度小于所述初始金屬導(dǎo)線槽的深度；去除所述第二圖案化光刻膠層；干法刻蝕所述介電保護(hù)層和介電層，形成金屬導(dǎo)線槽和冗余金屬槽，所述冗余金屬槽的深度小于所述金屬導(dǎo)線槽的深度；在所述金屬硬掩膜層上以及金屬導(dǎo)線槽和冗余金屬槽內(nèi)形成銅金屬層；執(zhí)行化學(xué)機(jī)械研磨工藝，直至暴露出所述介電層的表面，以在所述金屬導(dǎo)線槽內(nèi)形成金屬導(dǎo)線，并在所述冗余金屬槽內(nèi)形成冗余金屬線?？蛇x的，在所述的半導(dǎo)體器件制作方法中，所述金屬硬掩膜層的材質(zhì)為鈦、氮化鈦、氧化鈦、鉭、氮化鉭、氧化鉭中的一種或多種?？蛇x的，在所述的半導(dǎo)體器件制作方法中，所述金屬硬掩膜層的厚度為1納米 1000納米?？蛇x的，在所述的半導(dǎo)體器件制作方法中，先形成初始金屬導(dǎo)線槽，然后再形成初始冗余金屬槽?？蛇x的，在所述的半導(dǎo)體器件制作方法中，先形成初始冗余金屬槽，然后再形成初始金屬導(dǎo)線槽?？蛇x的，在所述的半導(dǎo)體器件制作方法中，在所述半導(dǎo)體襯底上沉積介電層之前， 在所述半導(dǎo)體襯底上沉積刻蝕阻擋層。本發(fā)明使冗余金屬槽的深度小于金屬導(dǎo)線槽的深度，因此最終形成的冗余金屬線的高度小于金屬導(dǎo)線的厚度(高度)，與現(xiàn)有技術(shù)相比減小了冗余金屬線的厚度，從而減少了冗余金屬線填充引入的金屬層內(nèi)和金屬層間的耦合電容。


圖1為現(xiàn)有的一種半導(dǎo)體器件的結(jié)構(gòu)示意圖；圖2為現(xiàn)有的另一種半導(dǎo)體器件的結(jié)構(gòu)示意圖；圖3為本發(fā)明一實(shí)施例的半導(dǎo)體器件制作方法的流程示意圖；圖4A 4J為本發(fā)明一實(shí)施例的半導(dǎo)體器件制作方法中各步驟對(duì)應(yīng)的器件的剖面結(jié)構(gòu)示意圖。
具體實(shí)施例方式在背景技術(shù)中已經(jīng)提及，冗余金屬雖然提高了圖形密度的均勻度，但是卻引入了額外的金屬層內(nèi)和金屬層間的耦合電容，電容C可由下列公式計(jì)算
權(quán)利要求
1.一種半導(dǎo)體器件制作方法，包括在半導(dǎo)體襯底上依次沉積介電層、介電保護(hù)層和金屬硬掩膜層；在所述金屬硬掩膜層上形成第一圖案化光刻膠層；以所述第一圖案化光刻膠層為掩膜，干法刻蝕所述金屬硬掩膜層以及部分厚度的介電保護(hù)層，形成初始金屬導(dǎo)線槽；去除所述第一圖案化光刻膠層；在所述金屬硬掩膜層上形成第二圖案化光刻膠層；以所述第二圖案化光刻膠層為掩膜，干法刻蝕所述金屬硬掩膜層以及部分厚度的介電保護(hù)層，形成初始冗余金屬槽，所述初始冗余金屬槽的深度小于所述初始金屬導(dǎo)線槽的深度；去除所述第二圖案化光刻膠層；干法刻蝕所述介電保護(hù)層和介電層，形成金屬導(dǎo)線槽和冗余金屬槽，所述冗余金屬槽的深度小于所述金屬導(dǎo)線槽的深度；在所述金屬硬掩膜層上以及金屬導(dǎo)線槽和冗余金屬槽內(nèi)形成銅金屬層；執(zhí)行化學(xué)機(jī)械研磨工藝，直至暴露出所述介電層的表面，以在所述金屬導(dǎo)線槽內(nèi)形成金屬導(dǎo)線，并在所述冗余金屬槽內(nèi)形成冗余金屬線。
2.如權(quán)利要求1所述的半導(dǎo)體器件制作方法，其特征在于，所述金屬硬掩膜層的材質(zhì)為鈦、氮化鈦、氧化鈦、鉭、氮化鉭、氧化鉭中的一種或多種。
3.如權(quán)利要求1所述的半導(dǎo)體器件制作方法，其特征在于，所述金屬硬掩膜層的厚度為1納米 1000納米。
4.如權(quán)利要求1所述的半導(dǎo)體器件制作方法，其特征在于，先形成初始金屬導(dǎo)線槽，然后再形成初始冗余金屬槽。
5.如權(quán)利要求1所述的半導(dǎo)體器件制作方法，其特征在于，先形成初始冗余金屬槽，然后再形成初始金屬導(dǎo)線槽。
6.如權(quán)利要求1至5中任意一項(xiàng)所述的半導(dǎo)體器件制作方法，其特征在于，在所述半導(dǎo)體襯底上沉積介電層之前，在所述半導(dǎo)體襯底上沉積刻蝕阻擋層。
全文摘要
本發(fā)明公開了一種半導(dǎo)體器件制作方法，使冗余金屬槽的深度小于金屬導(dǎo)線槽的深度，因此最終形成的冗余金屬線的高度小于金屬導(dǎo)線的厚度，與現(xiàn)有技術(shù)相比減小了冗余金屬線的厚度，從而減少了冗余金屬線填充引入的金屬層內(nèi)和金屬層間的耦合電容。
文檔編號(hào)H01L21/768GK102339793SQ20111033573
公開日2012年2月1日 申請(qǐng)日期2011年10月29日 優(yōu)先權(quán)日2011年10月29日
發(fā)明者姬峰, 毛智彪, 胡友存 申請(qǐng)人:上海華力微電子有限公司