專利名稱：靜電放電保護(hù)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體結(jié)構(gòu)，特別涉及一種靜電放電保護(hù)裝置。
背景技術(shù)：
靜電放電(Electrostatic Discharge, ESD)是在我們生活中普遍存在的自然現(xiàn)象，但靜電放電時在短時間內(nèi)產(chǎn)生的大電流，會對集成電路產(chǎn)生致命的損傷，是集成電路生產(chǎn)應(yīng)用中造成失效的重要問題。例如，對于發(fā)生在人體上的靜電放電現(xiàn)象(Human-BodyModel, HBM)，通常發(fā)生在幾百個納秒內(nèi)，最大的電流峰值可能達(dá)到幾安培。其他一些模式，如機(jī)器放電模式(Machine Model, MM)、元件充電模式(Charged-Device Model, CDM),靜電放電發(fā)生的時間更短，電流也更大。如此大的電流在短時間內(nèi)通過集成電路，產(chǎn)生的功耗會嚴(yán)重超過其所能承受的最大值，從而對集成電路產(chǎn)生嚴(yán)重的物理損傷并最終失效。為了解決該問題，在實(shí)際應(yīng)用中主要從環(huán)境和電路兩方面來解決。環(huán)境方面，主要是減少靜電的產(chǎn)生和及時消除靜電，例如應(yīng)用不易產(chǎn)生靜電的材料、增加環(huán)境濕度、操作人員和設(shè)備接地等；而電路方面，主要是增加集成電路本身的靜電放電耐受能力，例如增加額外的靜電保護(hù)器件或者電路來保護(hù)集成電路內(nèi)部電路不被靜電放電損害。目前,可控娃整流器(Silicon Controlled Rectifier, SCR)由于具有良好的靜電放電保護(hù)特性以及相對較小的器件面積，被廣泛應(yīng)用于集成電路的靜電放電保護(hù)電路上。通常地，集成電路中存在由器件結(jié)構(gòu)的設(shè)計而生成的寄生SCR，從而提供靜電放電保護(hù)。在美國專利5012317中，提出了一種SCR應(yīng)用于靜電放電保護(hù)的結(jié)構(gòu)。參照圖1所示，所述SCR裝置10包含P型基底11，在該P(yáng)型基底上形成N型阱12，在該N型阱上形成P型重?fù)诫s(P+)摻雜區(qū)域13和N型重?fù)诫s(N+)摻雜區(qū)域14，P+摻雜區(qū)域13和N+摻雜區(qū)域14連接后接到觸點(diǎn)17 (即裝置10的輸入端)，在該P(yáng)型基底上N型阱外形成N型重?fù)诫s(N+)摻雜區(qū)域15和P型重?fù)诫s(P+)摻雜區(qū)域16，N+摻雜區(qū)域15和P+摻雜區(qū)域16連接后接到陰極(即裝置10的接地端)。當(dāng)P型基底11和N型阱12之間的P-N接面崩潰，此SCR裝置導(dǎo)通，ESD電流經(jīng)由P+摻雜區(qū)域14、N型阱12、P型基底11，N+摻雜區(qū)域15,然后釋放至接地端。但是該種結(jié)構(gòu)的缺點(diǎn)在于,觸發(fā)電壓(Trigger Voltage)過高(約60V)，且維持電壓(Holding Voltage)過低(約10V)，對于操作20V-40V的集成電路，無法提供有效的靜電放電保護(hù)，且大幅增加了集成電路實(shí)際操作時因閂鎖效應(yīng)(Latch up)而失效的風(fēng)險。在中國專利200510071001. 6中公開的一種可控制觸發(fā)電壓的靜電放電裝置。參照圖2所示，該靜電放電裝置20形成于P型基底21中，其包括N型阱22、以場氧相隔離的第一 N+型區(qū)24c與第一 P+型區(qū)25b、場氧化層26，第二 N+型區(qū)24a、第二 P+型區(qū)25a以及第三N+型區(qū)24b。其中，該第二 P+型區(qū)25a、該N型阱22與該P(yáng)型基底21形成一等效晶體管，而該N型阱22、該P(yáng)型基板21與該第一 N+型區(qū)24c則形成另一等效晶體管。場氧化層26用以隔離該第三N+型區(qū)24b與該第一 N+型區(qū)24c。第一電極經(jīng)由第一電性導(dǎo)體28連接該第一 P+型區(qū)25b與該第一 N+型區(qū)24c。第二電極經(jīng)由第二電性導(dǎo)體27連接該第二 N+型區(qū)24a與該第二 P+型區(qū)25a。電性導(dǎo)體27和28可以是金屬材料。其中該第二場氧化層與該第三N+型區(qū)相鄰接的邊緣至該N型阱的邊緣為預(yù)定距離d。通過調(diào)整該預(yù)定距離，可決定該靜電放電裝置的觸發(fā)電壓。該結(jié)構(gòu)的缺點(diǎn)在于，無法有效地控制維持電壓，仍然無法解決集成電路因閂鎖效應(yīng)而失效的風(fēng)險。

發(fā)明內(nèi)容
有鑒于此，有必要提供一種具有適當(dāng)?shù)挠|發(fā)電壓和維持電壓的靜電放電保護(hù)裝置。一種靜電放電保護(hù)裝置，包括P型基底、P型外延層、N型埋層、第一 N型阱、第一 P型阱、第二 N型阱、ESD摻雜注入層、第一 N+型區(qū)、第一 P+型區(qū)、第二 N+型區(qū)及第二 P+型區(qū)。P型外延層位于P型基底上；N型埋層位于P型基底中、P型外延層之間；第一 N型阱位于N型埋層上、P型外延層之間；第一 P型阱位于N型埋層之上，且與第一 N型阱相鄰；第二 N型阱位于N型埋層之上、第一 P型阱及P型外延層之間；ESD摻雜注入層位于第一 P型阱與第一 N型阱中；第一 N+型區(qū)、第一 P+型區(qū)位于ESD摻雜注入層中；第二 N+型區(qū)、第二P+型區(qū)位于ESD摻雜注入層外，并且設(shè)置于與該ESD摻雜注入層導(dǎo)電類型相反的所述第一N型阱或所述第一 P型阱中。本發(fā)明還提供了一種靜電放電保護(hù)裝置，其包括P型基底、氧化層、第一 N型阱、第
一P型阱、第一溝槽、第二溝槽、ESD摻雜注入層、第一 N+型區(qū)、第一 P+型區(qū)、第二 N+型區(qū)及第二 P+型區(qū)。氧化層位于P型基底一側(cè)；第一 N型阱位于氧化層相對于P型基底的另一側(cè)；第一 P型阱與第一 N型阱位于氧化層的同側(cè)，并與第一 N型阱相鄰；第一溝槽位于氧化層一側(cè)，并且與第一 N型阱相鄰；第二溝槽與第一溝槽位于氧化層的同側(cè)，并且與第一 P型阱相鄰；ESD摻雜注入層位于P型阱與第一 N型阱中；第一 N+型區(qū)，第一 P+型區(qū)位于ESD摻雜注入層中的一側(cè)；第二 N+型區(qū)，第二 P+型區(qū)位于第一型阱中，該第一型阱位于ESD摻雜注入層外且與ESD摻雜注 入層的載流子類型相反。與現(xiàn)有技術(shù)相比，本發(fā)明在現(xiàn)有技術(shù)PNPN結(jié)構(gòu)的基礎(chǔ)上引入ESD摻雜注入層，可以通過調(diào)整ESD摻雜注入層以得到合適的觸發(fā)電壓和維持電壓。在外延圓片高壓工藝或者SOI圓片高壓工藝下形成的自隔離效果，可以防止器件受噪聲影響被誤觸發(fā)，并且與已知的其他靜電保護(hù)器件相比，相同的靜電防護(hù)能力下，該器件的面積更小，制造成本更低。


圖1為現(xiàn)有SCR用于靜電放電保護(hù)電路的剖面?zhèn)纫晥D；圖2為另一現(xiàn)有可控制觸發(fā)電壓的靜電放電裝置的剖面?zhèn)纫晥D；圖3為依照本發(fā)明的一種較佳實(shí)施方式的靜電放電保護(hù)裝置的剖面示意圖；圖4為圖3所示的靜電放電保護(hù)裝置的等效電路圖；圖5為依照本發(fā)明另一較佳實(shí)施方式的靜電放電保護(hù)裝置的剖面示意圖；圖6為圖5所示的靜電放電保護(hù)裝置的等效電路圖；圖7為依照本發(fā)明的另一種較佳實(shí)施方式的靜電放電保護(hù)裝置的剖面示意圖。
具體實(shí)施方式
下面介紹的是本發(fā)明的多個可能實(shí)施例中的一些，旨在提供對本發(fā)明的基本了解，并不旨在確認(rèn)本發(fā)明的關(guān)鍵或決定性的要素或限定所要保護(hù)的范圍。在附圖中，為了清楚起見，有可能放大了層的厚度或者區(qū)域的面積，但作為示意圖不應(yīng)該被認(rèn)為嚴(yán)格反映了幾何尺寸的比例關(guān)系。附圖中，相同的標(biāo)號指代相同的結(jié)構(gòu)部分，因此將省略對它們的描述。本發(fā)明提供一種靜電放電保護(hù)裝置。在一種可行的實(shí)施方式中，該靜電放電保護(hù)裝置是基于外延圓片高壓工藝的。圖3為本發(fā)明一種實(shí)施方式的靜電放電保護(hù)裝置的剖面示意圖。在該實(shí)施方式中，ESD摻雜注入層為N型摻雜。如圖3所示，該靜電放電保護(hù)裝置IOOa包括P型基底101、P型外延層102、N型埋層103、第一 N型阱104、第一 P型阱105、第二 N型阱106、ESD摻雜注入層107a、第一 N+型區(qū)108a、第一 P+型區(qū)109a、第二 N+型區(qū)108b、第二 P+型區(qū)109b、陽極110以及陰極111。在P型基底101上形成有P型外延層102。N型埋層103位于P型基底101和P型外延層102之間。第一 N型阱104和第一 P型阱105位于N型埋層103上、P型外延層102內(nèi)，且相鄰。第二 N型阱106位于P型外延層102中，且第二 N型阱106與所述第一 P型阱105相鄰。N型ESD摻雜注入層107a位于所述第一 N型阱104和第一 P型阱105中。第一 N+型區(qū)108a、第一 P+型區(qū)109a位于N型ESD注入層107a中。第二 N+型區(qū)108b、第
二P+型區(qū)109b位于第一 P型阱105中，且與所述N型ESD注入層107a不相接。第一 N+型區(qū)108a和第一 P+型區(qū)109a連接至陽極110，第二 N+型區(qū)108b和第二 P+型區(qū)109b連接至陰極111。繼續(xù)如圖3所示，第一 P+型區(qū)109a、N型摻雜注入層107a、第一 N型阱104、第一 P型阱105、第二 N+型區(qū)108b形成P-N-N (ESD implant)-P-N的器件結(jié)構(gòu)，第一 N+型區(qū)108a為第一 N型阱104的引出，第二 P+型區(qū)109b為第一 P型阱105的引出。該靜電放電保護(hù)裝置IOOa用于集成電路中時，第一 N+型區(qū)108a和第一 P+型區(qū)109a連接在一起形成陽極110接到高電位，第二 N+型區(qū)108b和第二 P+型區(qū)109b連接形成陰極111接到低電位。N型埋層103、第一 N型阱104與第二 N型阱106將該靜電放電保護(hù)裝置IOOa與被保護(hù)的集成電路隔離開，防止靜電放電保護(hù)裝置IOOa受噪聲影響被誤觸發(fā)。圖4為圖3所示靜電放電保護(hù)裝置的等效電路200a。參照圖3和圖4，第一 P+型區(qū)109a等效于PNP三極管201a的發(fā)射極、第一 N型阱104和N型摻雜注入層107a等效于三極管201a的基極、第一 P型阱105等效于三極管201a的集電極。第一 N型阱104和N型摻雜注入層107a等效于NPN三極管202a的集電極、第一 P型阱105等效于三極管202a的基極、第二 N+型區(qū)108b等效于三極管202a的發(fā)射極。圖4中，電阻203a視為N型摻雜注入層107a的等效電阻，記為Rn。電阻Rn通過第一 N型阱104連接到陽極110。自隔離的靜電放電保護(hù)器件的觸發(fā)電壓為三極管201a的基極開路崩潰電壓(BVceo)和三極管202a的BVceo中的較小值，通過調(diào)整N型摻雜注入層107a的注入能量及劑量可以確定三極管201a和三極管202a的BVceo，即可以通過調(diào)整摻雜注入層的注入能量及劑量決定觸發(fā)電壓，因此可以根據(jù)被保護(hù)電路的需要來調(diào)整靜電放電保護(hù)裝置的觸發(fā)電壓。
本發(fā)明的靜電放電保護(hù)裝置在應(yīng)用時，與被保護(hù)的集成電路并聯(lián)在一起，陽極110接到高電位，陰極111接到低電位。集成電路正常工作時該靜電放電保護(hù)裝置不會被觸發(fā)，處于類似二極管反偏的低漏電狀態(tài)。如圖4所示，當(dāng)靜電事件發(fā)生時，自隔離的靜電放電保護(hù)器件裝置發(fā)生擊穿，由于寄生電阻203a的存在，三極管201a和三極管202a均被打開進(jìn)入放大狀態(tài)，擊穿電流經(jīng)三極管201a放大成為三極管202a的基極電流，再經(jīng)三極管202a放大成為三極管201a的基極電流；如果三極管201a和三極管202a的共基極電流增益的乘積大于1，則擊穿電流被不斷放大形成正反饋；如此反復(fù)，隨著電流的增大，三極管201a和三極管202a的電流增益下降，直至進(jìn)入平衡狀態(tài)，此時靜電放電保護(hù)裝置被觸發(fā)進(jìn)入低導(dǎo)通狀態(tài)。自隔離的靜電放電保護(hù)裝置由于三極管201a和三極管202a的放大作用，具有很好的電流導(dǎo)通能力，從而可以安全的泄放靜電電流。如圖4所示，由于寄生電阻203a的引入，自隔離的靜電放電保護(hù)裝置在觸發(fā)后的維持電壓與電阻203a的大小成正比例關(guān)系。電阻203a的阻值越大，自隔離的靜電放電保護(hù)器件的維持電壓越高。電阻203a的阻值可以通過調(diào)整ESD摻雜注入層107a的尺寸達(dá)到最佳值。因此，可以通過調(diào)整ESD摻雜注入層107a的尺寸來得到合適的維持電壓。同時，可通過調(diào)整合適的維持電壓，使其大于工作電壓，而不會發(fā)生閂鎖效應(yīng)。圖5為本發(fā)明另一實(shí)施方式的靜電放電保護(hù)裝置的剖面示意圖。在該實(shí)施方式中，ESD摻雜注入層為P型摻雜。參考圖5所示，靜電放電保護(hù)裝置IOOb包括P型基底101、P型外延層102、N型埋層103、第一 N型阱104、第一 P型阱105、第二 N型阱106、ESD摻雜注入層107b、第一 N+型區(qū)108a、第一 P+型區(qū)109a、第二 N+型區(qū)108b、第二 P+型區(qū)109b、陽極110以及陰極111。 請結(jié)合參考圖5與圖3，靜電放電保護(hù)裝置IOOb與圖3所示靜電放電保護(hù)裝置IOOa中所示P型基底101、P型外延層102、N型埋層103、第一 N型阱104、第一 P型阱105、第二 N型阱106的結(jié)構(gòu)類似，不再贅述。圖5所示的靜電放電保護(hù)裝置IOOb中，P型ESD摻雜注入層107b位于所述第一 N型阱104和第一 P型阱105中。第一 N+型區(qū)108a、第一P+型區(qū)109a位于第一 N型阱104。第二 N+型區(qū)108b、第二 P+型區(qū)109b位于P型ESD摻雜注入層107b中。第一 N+型區(qū)108a、第一 P+型區(qū)109a與所述P型ESD摻雜注入層107b不相接。第一 N+型區(qū)108a和第一 P+型區(qū)109a連接至陽極110，第二 N+型區(qū)108b和第二P+型區(qū)109b連接至陰極111。圖6為圖5所示靜電放電保護(hù)裝置的等效電路200b。參照圖6和圖5，第一 P+型區(qū)109a等效于PNP三極管201b的發(fā)射極；第一 N型阱104等效于三極管201b的基極；第一 P型阱105和P型摻雜注入層107b等效于三極管201b的集電極。第一 N型阱104等效于NPN三極管202b的集電極；第一 P型阱105和P型摻雜注入層107b等效于三極管202b的基極；第二 N+型區(qū)108b等效于三極管202b的發(fā)射極。電阻203b視為P型摻雜注入層107b的等效電阻，記為Rp。電阻Rp通過第一 P型阱105連接到陰極111。同樣，也可以通過調(diào)整摻雜注入層107b的注入能量及劑量決定觸發(fā)電壓，因此可以根據(jù)被保護(hù)電路的需要來調(diào)整靜電放電保護(hù)裝置的觸發(fā)電壓。如圖6所示，當(dāng)靜電事件發(fā)生時，自隔離的靜電放電保護(hù)器件裝置發(fā)生擊穿，由于寄生電阻203b、即Rp的存在，工作原理與圖4所述的工作原理相同。自隔離的靜電放電保護(hù)裝置由于PNP三極管201b和NPN三極管202b的放大作用，具有很好的電流導(dǎo)通能力，從而可以安全地泄放靜電電流。由于寄生電阻203b、即Rp的引入，自隔離的靜電放電保護(hù)裝置在觸發(fā)后的維持電壓與電阻Rp的大小成正比例關(guān)系。電阻Rp的阻值越大，自隔離的靜電放電保護(hù)器件的維持電壓越高。電阻Rp的阻值可以通過調(diào)整ESD摻雜注入層107b的尺寸達(dá)到最佳值。即可通過調(diào)整ESD摻雜注入層的尺寸以得到合適的維持電壓。同時，由于調(diào)整了合適的維持電壓，使維持電壓大于工作電壓，因此不會發(fā)生閂鎖效應(yīng)。圖7為本發(fā)明另一實(shí)施方式的靜電放電保護(hù)裝置的剖面圖。在一種可行的實(shí)施方式中，該靜電放電保護(hù)裝置是基于SOI圓片高壓工藝的。本實(shí)施方式的靜電放電保護(hù)裝置與圖3、圖5所示的實(shí)施方式中靜電放電保護(hù)裝置部分結(jié)構(gòu)類似，將以相同標(biāo)號示出。如圖7所示，靜電放電保護(hù)裝置400包括P型基底101、氧化層502、第一 N型阱104、第一 P型阱105、第一溝槽503、第二溝槽504、ESD摻雜注入層107、第一 N+型區(qū)108a、第一 P+型區(qū)109a、第二 N+型區(qū)108b、第二 P+型區(qū)109b、陽極110以及陰極111。如圖7所示，P型基底101上形成有氧化層502。第一 N型阱104和第一 P型阱105形成于氧化層502之上。在氧化層502上還形成有第一溝槽503和第二溝槽504。所述第一溝槽503，第一 N型阱104，第一 P型阱105與第二溝槽504順序鄰接。P型ESD摻雜注入層107b形成于所述第一 N型阱104和第一 P型阱105中。第二 N+型區(qū)108b，第二 P+型區(qū)109b形成于所述P型ESD注入層107b中。在P型ESD注入層107b外，并且在第一 N型阱104中形成第一 N+型區(qū)108a，第一 P+型區(qū)109a。第一 N+型區(qū)108a和第一 P+型區(qū)109a連接至陽極110，第二 N+型區(qū)108b和第二 P+型區(qū)109b連接至陰極111。 在本實(shí)施例方式中，所述ESD摻雜注入層107b為P型摻雜，特別需要指出的是，所述ESD摻雜注入層107b可以為P型摻雜也可以為N型摻雜，并不受本實(shí)施方式的限制。同樣本實(shí)施方式所述的靜電放電保護(hù)裝置與前述圖3、圖5所示的實(shí)施方式類似，不再贅述。本實(shí)施方式中，亦可以通過調(diào)整ESD摻雜注入層107b的注入能量和劑量、尺寸，以達(dá)到合適的觸發(fā)電壓和維持電壓。繼續(xù)如圖7所示，本實(shí)施方式所述的靜電放電保護(hù)裝置在應(yīng)用時，與被保護(hù)的集成電路并聯(lián)在一起，陽極110接到高電位，陰極111接到低電位。集成電路正常工作時該靜電放電保護(hù)裝置不會被觸發(fā)，處于類似二極管反偏的低漏電狀態(tài)。當(dāng)靜電事件發(fā)生時，自隔離的靜電放電保護(hù)器件裝置發(fā)生擊穿，保護(hù)原理與圖3、圖5所示的基于外延圓片高壓工藝的靜電放電保護(hù)裝置的實(shí)施方式的工作原理相同。區(qū)別于在外延圓片高壓工藝中使用的N型阱和N型埋層形成隔離結(jié)構(gòu)的實(shí)施方式，在SOI圓片高壓工藝中，可使用氧化層和溝槽工藝來形成隔離結(jié)構(gòu)，以氧化層502在底部形成隔離，以第一溝槽503和第二溝槽504在器件外圍形成隔離。由于氧化層和溝槽隔離結(jié)構(gòu)的擊穿電壓更高，可以使該靜電放電保護(hù)裝置達(dá)到更高的觸發(fā)電壓。本發(fā)明所涉及的靜電放電裝置可以應(yīng)用于器件工作電壓大于5V的高壓環(huán)境。以上例子主要說明了本發(fā)明的靜電放電保護(hù)裝置，盡管只對其中一些本發(fā)明的實(shí)施方式進(jìn)行了描述，但是本領(lǐng)域普通技術(shù)人員應(yīng)當(dāng)了解，本發(fā)明可以在不偏離其主旨與范圍內(nèi)以許多其他的形式實(shí)施。因此，所展示的例子與實(shí)施方式被視為示意性的而非限制性的，在不脫離如所附各權(quán)利要求所定義的本發(fā)明精神及范圍的情況下，本發(fā)明可能涵蓋各種的修改與替換。
權(quán)利要求
1.一種靜電放電保護(hù)裝置，其特征在于，該裝置包括 P型基底； P型外延層，位于P型基底上； N型埋層，位于P型基底中、P型外延層之間； 第一 N型阱，位于N型埋層上、P型外延層之間； 第一 P型阱，位于N型埋層之上，且與第一 N型阱相鄰； 第二 N型阱，位于N型埋層之上、第一 P型阱及P型外延層之間； ESD摻雜注入層，位于第一 P型阱與第一 N型阱中； 第一 N+型區(qū)，第一 P+型區(qū)，位于ESD摻雜注入層中； 第二 N+型區(qū)，第二 P+型區(qū)，位于ESD摻雜注入層外，并且設(shè)置于與該ESD摻雜注入層導(dǎo)電類型相反的所述第一 N型阱或所述第一 P型阱中。
2.根據(jù)權(quán)利要求1所述的靜電放電保護(hù)裝置，其特征在于ESD摻雜注入層為N型摻雜。
3.根據(jù)權(quán)利要求1所述的靜電放電保護(hù)裝置，其特征在于ESD摻雜注入層為P型摻雜。
4.根據(jù)權(quán)利要求1所述的靜電放電保護(hù)裝置，其特征在于該靜電放電保護(hù)裝置還包括 第一電極，與第一 N+型區(qū)和第一 P+型區(qū)相連接； 第二電極，與第二 N+型區(qū)和第二 P+型區(qū)相連接。
5.根據(jù)權(quán)利要求1所述的靜電放電保護(hù)裝置，其特征在于靜電放電保護(hù)裝置的觸發(fā)電壓由ESD摻雜注入層的注入能量和劑量決定。
6.根據(jù)權(quán)利要求1所述的靜電放電保護(hù)裝置，其特征在于靜電放電保護(hù)裝置的維持電壓由ESD摻雜注入層的尺寸決定。
7.根據(jù)權(quán)利要求1所述的靜電放電保護(hù)裝置，其特征在于該靜電放電保護(hù)裝置系基于外延圓片高壓工藝。
8.一種靜電放電保護(hù)裝置，其特征在于，該裝置包括 P型基底； 氧化層，位于P型基底一側(cè)； 第一 N型阱，位于氧化層相對于P型基底的另一側(cè)； 第一 P型阱，與第一 N型阱位于氧化層的同側(cè)，并與第一 N型阱相鄰； 第一溝槽，位于氧化層一側(cè)，并且與第一 N型阱相鄰； 第二溝槽，與第一溝槽位于氧化層的同側(cè)，并且與第一 P型阱相鄰； ESD摻雜注入層，位于P型阱與第一 N型阱中； 第一 N+型區(qū)，第一 P+型區(qū)，位于ESD摻雜注入層中的一側(cè)； 第二 N+型區(qū)，第二 P+型區(qū)，位于第一型阱中，該第一型阱位于ESD摻雜注入層外且與ESD摻雜注入層的載流子類型相反。
9.根據(jù)權(quán)利要求8所述的靜電放電保護(hù)裝置，其特征在于該靜電放電保護(hù)裝置包括 第一電極，與第一 N+型區(qū)和第一 P+型區(qū)相連接；第二電極，與第二 N+型區(qū)和第二 P+型區(qū)相連接。
10.根據(jù)權(quán)利要求8所述的靜電放電保護(hù)裝置，其特征在于該靜電放電保護(hù)裝置的觸發(fā)電壓由ESD摻雜注入層的注入能量和劑量決定。
11.根據(jù)權(quán)利要求8所述的靜電放電保護(hù)裝置，其特征在于靜電放電保護(hù)裝置的維持電壓由ESD摻雜注入層的尺寸決定。
全文摘要
本發(fā)明提供了一種靜電放電保護(hù)裝置，通過在PNPN結(jié)構(gòu)中引入靜電放電(ESD)摻雜注入層，并且通過調(diào)整ESD摻雜注入層的注入能量及劑量以決定合適的觸發(fā)電壓，通過調(diào)整ESD摻雜注入層的尺寸以得到合適的維持電壓，防止造成閂鎖效應(yīng)問題。本發(fā)明提供的靜電放電保護(hù)裝置基于外延圓片高壓工藝或者絕緣襯底上的硅(SOI)圓片高壓工藝下形成的自隔離效果，可以防止器件受噪聲影響被誤觸發(fā)。與已知的其他靜電保護(hù)器件相比，相同的靜電防護(hù)能力下，本發(fā)明提供的靜電放電保護(hù)裝置還具有面積小，成本低的特點(diǎn)。
文檔編號H01L27/02GK103035633SQ20111029945
公開日2013年4月10日 申請日期2011年9月29日 優(yōu)先權(quán)日2011年9月29日
發(fā)明者代萌 申請人:無錫華潤上華半導(dǎo)體有限公司