專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體領(lǐng)域，特別涉及半導(dǎo)體器件及其制造方法。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的不斷發(fā)展，載流子遷移率增強(qiáng)技術(shù)獲得了廣泛的研究和應(yīng)用。 提高溝道區(qū)的載流子遷移率能夠增大MOS器件的驅(qū)動(dòng)電流，提高器件的性能。
提高載流子遷移率的一種有效機(jī)制是在溝道區(qū)中產(chǎn)生應(yīng)力。為此，嵌入式SiGe技術(shù)被廣泛應(yīng)用以提高PMOS的性能。嵌入式SiGe技術(shù)通過在PMOS的源區(qū)和漏區(qū)嵌入SiGe 材料，能夠向溝道區(qū)施加壓應(yīng)力，使得PMOS的性能得到顯著提升。
在嵌入式SiGe技術(shù)中，可以通過提高SiGe材料中的Ge含量來提升溝道區(qū)的應(yīng)力。然而，Si襯底與SiGe材料之間高的Ge含量差(例如，源/漏區(qū)的SiGe材料中Ge的原子百分比含量超過30%時(shí))會(huì)引起主要發(fā)生在Si和SiGe界面處的堆垛層錯(cuò)(stacking fault)問題,使得器件性能劣化。
為此，需要一種新的技術(shù)方案，以在嵌入式SiGe源/漏區(qū)中實(shí)現(xiàn)高Ge含量的同時(shí)，消除或減少堆垛層錯(cuò)的發(fā)生。發(fā)明內(nèi)容
本發(fā)明的一個(gè)目的是消除或減少嵌入式SiGe源/漏區(qū)中高的Ge含量所引起的堆垛層錯(cuò)。
根據(jù)本發(fā)明的第一方面，提供一種制造半導(dǎo)體器件的方法，包括在Si襯底中形成用于源區(qū)或漏區(qū)的凹槽；在所述凹槽的底壁上形成Ge含量從下往上逐漸增大的第一 SiGe層，該第一 SiGe層的厚度小于所述凹槽的深度；在所述凹槽的未被所述第一 SiGe層覆蓋的側(cè)壁上形成SiGe種子層；以及在第一 SiGe層上形成Ge含量恒定的第二 SiGe層，其中，SiGe種子層中的Ge含量小于第二 SiGe層中的Ge含量,并且第一 SiGe層上表面的Ge 含量小于等于第二 SiGe層的Ge含量。
可選地,第一 SiGe層下表面的Ge含量為0%,第一 SiGe層上表面的Ge含量等于第二 SiGe層的Ge含量。
可選地，SiGe種子層中Ge的原子百分比含量小于等于20%，第二 SiGe層中Ge的原子百分比含量為20%至40%。
可選地，SiGe種子層的厚度為10埃至200埃，第一 SiGe層的厚度為10埃至200 埃，第二 SiGe層的厚度為100埃至500埃。
可選地，所述方法還包括在第二 SiGe層上形成SiGe或Si的帽層，該帽層的上表面與Si襯底的上表面齊平或高出Si襯底的上表面。
可選地，所述帽層的厚度為50埃至250埃；并且在所述帽層由SiGe構(gòu)成的情況下，帽層中Ge的原子百分比含量小于等于20%。
可選地，形成第二 SiGe層的步驟還包括通過原位摻雜，在第二 SiGe層中摻雜B。
可選地，第二 SiGe層中B的濃度小于等于2X 102°cm_3。
可選地，通過選擇性外延生長形成第一 SiGe層、SiGe種子層和第二 SiGe層，其中， 反應(yīng)溫度為600°C至1100°C，反應(yīng)腔壓力為ITorr至500Torr，所使用的氣體包含=SiH4或者SiH2Cl2 ；GeH4 ；HC1 ;以及H2，其中H2的氣體流速為O. Islm至50slm，其它氣體的氣體流速為 Isccm 至 lOOOsccm。
可選地，在形成第二 SiGe層的過程中，所使用的氣體還包含B2H6或者BH3，其中B2H6 或者BH3的氣體流速為Isccm至lOOOsccm。
可選地，在形成SiGe種子層的過程中，GeH4與SiH4或SiH2ClJ^流速之比在I : 50 到I : 150之間，GeH4與H2的流速之比在I : 5000到I : 15000之間，并且反應(yīng)腔壓力在 20Torr 到 50Torr 之間。
可選地，在形成SiGe種子層的過程中，GeH4與HCl的流速之比在I : 25到I : 50 之間。
根據(jù)本發(fā)明的第二方面，提供一種半導(dǎo)體器件，包括Si襯底，在所述Si襯底中形成有用于源區(qū)或漏區(qū)的凹槽；形成在所述凹槽的底壁上的第一 SiGe層，第一 SiGe層中的 Ge含量從下往上逐漸增大，并且第一 SiGe層的厚度小于所述凹槽的深度；形成在所述凹槽的未被所述第一 SiGe層覆蓋的側(cè)壁上的SiGe種子層；以及形成在第一 SiGe層上的第二 SiGe層，第二 SiGe層中的Ge含量恒定，其中，SiGe種子層中的Ge含量小于第二 SiGe層中的Ge含量,并且第一 SiGe層上表面的Ge含量小于等于第二 SiGe層的Ge含量。
可選地,第一 SiGe層下表面的Ge含量為0%,第一 SiGe層上表面的Ge含量等于第二 SiGe層的Ge含量。
可選地，SiGe種子層中Ge的原子百分比含量小于等于20%，第二 SiGe層中Ge的原子百分比含量為20 %至40%。
可選地，SiGe種子層的厚度為10埃至200埃，第一 SiGe層的厚度為10埃至200 埃，第二 SiGe層的厚度為100埃至500埃。
可選地，所述半導(dǎo)體器件還包括位于第二 SiGe層上的SiGe或Si的帽層，該帽層的上表面與Si襯底的上表面齊平或高出Si襯底的上表面。
可選地，所述帽層的厚度為50埃至250埃，在所述帽層由SiGe構(gòu)成的情況下，帽層中Ge的原子百分比含量小于等于20%。
可選地，在第二 SiGe層中摻雜有B，其中B的濃度小于等于2X 102°cm_3。
本發(fā)明的一個(gè)優(yōu)點(diǎn)在于，可以在嵌入式SiGe源/漏區(qū)中實(shí)現(xiàn)高Ge含量的同時(shí)，消除或減少堆垛層錯(cuò)的發(fā)生，從而提升PMOS的性能。
通過以下參照附圖對(duì)本發(fā)明的示例性實(shí)施例的詳細(xì)描述，本發(fā)明的其它特征及其優(yōu)點(diǎn)將會(huì)變得清楚。


構(gòu)成說明書的一部分的附圖描述了本發(fā)明的實(shí)施例，并且連同描述一起用于解釋本發(fā)明的原理。
參照附圖，根據(jù)下面的詳細(xì)描述，可以更加清楚地理解本發(fā)明，其中
圖1A-1E示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的制造半導(dǎo)體器件的方法的各步驟相應(yīng)結(jié)構(gòu)的示意性截面圖。
圖2示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)示意圖。
具體實(shí)施方式
現(xiàn)在將參照附圖來詳細(xì)描述本發(fā)明的示例性實(shí)施例。應(yīng)注意到除非另外具體說明，否則在這些實(shí)施例中闡述的部件和步驟的相對(duì)布置、數(shù)字表達(dá)式和數(shù)值不限制本發(fā)明的范圍。
同時(shí)，應(yīng)當(dāng)明白，為了便于描述，附圖中所示出的各個(gè)部分的尺寸并不是按照實(shí)際的比例關(guān)系繪制的。
以下對(duì)至少一個(gè)示例性實(shí)施例的描述實(shí)際上僅僅是說明性的，決不作為對(duì)本發(fā)明及其應(yīng)用或使用的任何限制。
對(duì)于相關(guān)領(lǐng)域普通技術(shù)人員已知的技術(shù)、方法和設(shè)備可能不作詳細(xì)討論，但在適當(dāng)情況下，所述技術(shù)、方法和設(shè)備應(yīng)當(dāng)被視為說明書的一部分。
在這里示出和討論的所有示例中，任何具體值應(yīng)被解釋為僅僅是示例性的，而不是作為限制。因此，示例性實(shí)施例的其它示例可以具有不同的值。
應(yīng)注意到相似的標(biāo)號(hào)和字母在下面的附圖中表示類似項(xiàng)，因此，一旦某一項(xiàng)在一個(gè)附圖中被定義，則在隨后的附圖中不需要對(duì)其進(jìn)行進(jìn)一步討論。
圖1A-1E示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的制造半導(dǎo)體器件的方法的各步驟相應(yīng)結(jié)構(gòu)的示意性截面圖。
半導(dǎo)體器件中往往既有NM0S，也有PM0S，在CMOS器件中尤其如此。而使用嵌入式 SiGe形成的源區(qū)或漏區(qū)一般用于PM0S。因此，在執(zhí)行下面描述的各個(gè)步驟之前，可以用掩模遮蔽要形成NMOS的部分，而暴露要形成PMOS的部分，從而只在要形成PMOS的部分中形成凹槽，并填充嵌入式SiGe。
首先，如圖IA所示，在襯底110中形成凹槽210。襯底110的材料例如可以是 Si(硅)。凹槽210可以用于形成源區(qū)或漏區(qū)。
凹槽210可以采用各種公知的技術(shù)來形成，例如通過干法刻蝕?？梢砸孕纬稍谝r底110上的柵極及柵極側(cè)壁間隔件(圖中均未示出)作為掩模來對(duì)襯底110進(jìn)行刻蝕以形成凹槽210。
凹槽210可以是圖IA中例示的那樣為“U”形的，也可以是所需要的其它任何形狀， 例如“Σ”形、階梯形，等等。凹槽210的深度可以根據(jù)所期望的源區(qū)/漏區(qū)的深度來確定。
接下來，如圖IB所示，在凹槽210的底壁上形成第一 SiGe層220。
第一 SiGe層220由SiGe材料形成，其中的Ge含量是漸變的，從下往上逐漸增大， 即，從凹槽210的底壁向上逐漸增大。通常，第一 SiGe層220上表面的Ge含量小于或等于將在其上形成的第二 SiGe層240 (見圖1D，將在下面描述)的Ge含量。例如，第一 SiGe層 220中的Ge含量可以這樣選擇在其下表面處的Ge含量為O %，在其上表面處的Ge含量等于第二 SiGe層240的Ge含量。第一 SiGe層220中的Ge含量可以從下往上線性增大，或者可以具有別的變化形式。
第一 SiGe層220的厚度小于凹槽210的深度。具體地，第一 SiGe層220的厚度可以根據(jù)需要而確定，例如，可以為10埃至200埃。
可以通過選擇性外延生長來形成第一 SiGe層220。在該選擇性外延生長的過程中，所使用的氣體可以包含=SiH4或者SiH2Cl2 ；GeH4 ；HC1 ;以及H20其中，H2的氣體流速可以為O. Islm至50slm,其它氣體的氣體流速可以為Isccm至lOOOsccm。反應(yīng)溫度可以為 600°C至1100°C，反應(yīng)腔壓力可以為ITorr至500Torr。在實(shí)際操作中，通過例如調(diào)節(jié)所使用的各氣體之比以及調(diào)節(jié)反應(yīng)腔壓力等，可以實(shí)現(xiàn)主要為從底壁向上外延生長。此外，通過調(diào)節(jié)GeH4氣體的流速，可以調(diào)節(jié)形成的SiGe層中的Ge含量。例如，在生長第一 SiGe層 220的過程中，逐漸增大GeH4氣體的流速，可以使得所形成的第一 SiGe層220中的Ge含量從下往上逐漸增大，直到等于將在其上形成的第二 SiGe層240的Ge含量。
然后，如圖IC所示，在凹槽210的未被第一 SiGe層220覆蓋的側(cè)壁上形成SiGe 種子層230。
種子層230由SiGe材料形成，通常，SiGe種子層230的Ge含量可以是恒定的，并且小于第二 SiGe層240中的Ge含量。例如，SiGe種子層230中Ge的原子百分比含量可以小于或等于20%，諸如1%、5%、10%、20%，等等。
SiGe種子層230的厚度(即，SiGe種子層230沿垂直于凹槽側(cè)壁的方向的厚度) 可以根據(jù)需要而確定，例如，可以為10埃至200埃。
可以通過選擇性外延生長來形成SiGe種子層230。在該選擇性外延生長的過程中，所使用的氣體可以包含=SiH4或者SiH2Cl2 ；GeH4 ；HC1 ;以及H20其中，H2的氣體流速可以為O. Islm至50slm,其它氣體的氣體流速可以為Isccm至lOOOsccm。反應(yīng)溫度可以為 600°C至1100°C，反應(yīng)腔壓力可以為ITorr至500Torr。
通過在選擇性外延生長過程中適當(dāng)調(diào)節(jié)反應(yīng)條件，例如調(diào)節(jié)所使用的各氣體之比 (例如GeH4、SiH2Cl2 (或SiH4) >H2,HCl的流速之比)以及調(diào)節(jié)反應(yīng)腔壓力等，可以使得SiGe 在凹槽側(cè)壁上的生長速度遠(yuǎn)大于從凹槽底部向上生長的速度。例如，當(dāng)GeH4與SiH2Cl2的流速之比(GeH4 SiH2Cl2)在I 50到I 150之間，GeH4與H2的流速之比(GeH4 H2)在 I 5000到I 15000之間，且反應(yīng)腔壓力在20Torr到50Torr之間時(shí)，外延生長的SiGe 主要在凹槽側(cè)壁上，而不是在第一 SiGe層220上。調(diào)節(jié)HCl的流速也可以影響SiGe的側(cè)壁生長。例如，可以選擇GeH4與HCl的流速之比(GeH4 HCl)在I : 25到I : 50之間， 以有利于SiGe的側(cè)壁生長。需要說明的是，上述參數(shù)僅僅是作為示例，本領(lǐng)域技術(shù)人員可以根據(jù)實(shí)際工藝條件進(jìn)行各種調(diào)整和選擇而不背離本發(fā)明的精神。在優(yōu)化反應(yīng)參數(shù)之后， 可以在凹槽210的側(cè)壁上形成厚度均勻的SiGe種子層230。在一些實(shí)施例中，取決于反應(yīng)條件，在第一 SiGe層220上也有可能會(huì)形成較薄的SiGe種子層。該可能形成在第一 SiGe 層220上的SiGe種子層在圖中未示出，以避免不必要地模糊本發(fā)明的主旨。需要說明的是， 即使在第一 SiGe層220上也形成有SiGe種子層，也不會(huì)不利地影響本發(fā)明的實(shí)現(xiàn)及其技術(shù)效果。本領(lǐng)域技術(shù)人員在閱讀了本說明書之后即可明了這一點(diǎn)。
接下來，如圖ID所示，在第一 SiGe層220上形成第二 SiGe層240。
第二 SiGe層240由SiGe材料形成，其中的Ge含量是恒定的。例如，第二 SiGe層 240中的Ge原子百分比含量可以為20%至40%。如上所述，第一 SiGe層220、SiGe種子層230和第二 SiGe層240中的Ge含量可以被選擇為使得=SiGe種子層230中的Ge含量小于第二 SiGe層240中的Ge含量,并且第一 SiGe層220上表面的Ge含量小于等于第二 SiGe層240的Ge含量。
第二 SiGe層240的厚度可以根據(jù)需要而確定，例如可以為100埃至500埃。盡管圖ID中示出的第二 SiGe層240的上表面與襯底110的上表面齊平，然而，根據(jù)具體的工藝條件或者根據(jù)需要，第二 SiGe層240的上表面也可以高于或低于襯底110的上表面，這并不影響本發(fā)明的實(shí)現(xiàn)。
可以通過選擇性外延生長來形成第二 SiGe層240。在該選擇性外延生長的過程中，所使用的氣體可以包含=SiH4或者SiH2Cl2 ；GeH4 ；HC1 ;以及H20其中，H2的氣體流速可以為O. Islm至50slm,其它氣體的氣體流速可以為Isccm至lOOOsccm。反應(yīng)溫度可以為 600°C至1100°C，反應(yīng)腔壓力可以為ITorr至500Torr。在生長第二 SiGe層240的過程中， 可以使GeH4的流速保持固定，從而得到恒定的Ge含量。
可選地，在外延生長第二SiGe層240的同時(shí)，可以利用B(硼)進(jìn)行原位(in situ) 摻雜，得到P型摻雜的第二 SiGe層240，以便形成PMOS的源/漏區(qū)。如果采用原位摻雜B的方式，則在反應(yīng)氣體中還可以包含B2H6或者BH3，其中B2H6或者BH3的氣體流速可以為Isccm 至lOOOsccm。優(yōu)選地，在第二 SiGe層240中，B的濃度(每立方厘米包含的B原子數(shù))小于等于2X 102°cm_3。當(dāng)然，得到P型摻雜的第二 SiGe層240的方式不限于此，也可以在形成第二 SiGe層240之后對(duì)其進(jìn)行B離子注入。
由此，通過圖1A-1D所示的步驟,在凹槽210中填充了具有如圖ID所示結(jié)構(gòu)的 SiGe材料，其包括形成在凹槽210底壁上的第一 SiGe層220，形成在凹槽210的未被第一 SiGe層220覆蓋的側(cè)壁上的SiGe種子層230，以及形成在第一 SiGe層220上的第二 SiGe 層240。該結(jié)構(gòu)與傳統(tǒng)的在凹槽中直接生長具有恒定的高Ge含量(例如原子百分比含量為 30% )的SiGe材料的情況(相當(dāng)于在凹槽210中僅填充第二 SiGe層240)相比，能夠有效地減少甚至消除堆垛層錯(cuò)。具體地，種子層230中的Ge含量小于第二 SiGe層240中的Ge 含量，其可以作為側(cè)壁與第二 SiGe層240之間的過渡層，減少甚至消除側(cè)壁與第二 SiGe層 240之間高的Ge含量差引起的堆垛層錯(cuò)。此外，種子層230還可以有效地阻擋第二 SiGe層 240中的B擴(kuò)散到溝道中。另一方面，第一 SiGe層220具有漸變的Ge含量，類似地，其可以作為底壁與第二 SiGe層240之間的過渡層，減少甚至消除底壁與第二 SiGe層240之間高的Ge含量差引起的堆垛層錯(cuò)。
可選地，在得到圖ID所示的結(jié)構(gòu)后，可以進(jìn)一步地在第二 SiGe層240上形成帽層 250?？蛇x地，帽層250也可以覆蓋SiGe種子層230，如圖IE所示。帽層250的材料可以是 SiGe或Si。在帽層250的材料為SiGe的情況下，其中Ge的原子百分比含量可以小于等于 20%?？梢酝ㄟ^選擇性外延生長來形成帽層250，或者也可以采用別的適當(dāng)方式來形成帽層 250。
帽層250的上表面通?？梢匀鐖DIE所示的那樣高出襯底110的上表面，或者也可以與襯底110的上表面齊平。這樣，即使在形成第二 SiGe層240時(shí)由于工藝原因使其未能完全填滿凹槽210，帽層250也可以幫助進(jìn)一步地填充凹槽210，以有助于后續(xù)的工藝步驟。 例如，帽層250可以為后續(xù)在源/漏區(qū)表面形成金屬硅化物時(shí)提供足夠的Si。因此，帽層 250的厚度可以根據(jù)需要而確定，例如可以為50埃至250埃。
圖2示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件200的結(jié)構(gòu)示意圖。半導(dǎo)體器件 200可以采用圖1A-1E示出的方法來得到。
如圖2所示，半導(dǎo)體器件200包括襯底110，其可以是Si襯底。在襯底110中形成有用于源區(qū)或漏區(qū)的凹槽。半導(dǎo)體器件200還包括形成在凹槽的底壁上的第一 SiGe層 220 ;形成在凹槽的未被第一 SiGe層220覆蓋的側(cè)壁上的SiGe種子層230 ;以及形成在第一 SiGe層220上的第二 SiGe層240。第一 SiGe層220的厚度小于凹槽的深度。第一 SiGe 層220中的Ge含量從下往上逐漸增大，而第二 SiGe層中的Ge含量恒定。SiGe種子層230 中的Ge含量小于第二 SiGe層240中的Ge含量，并且第一 SiGe層220上表面的Ge含量小于等于第二 SiGe層240的Ge含量。
例如，第一 SiGe層220下表面的Ge含量可以為0%,而第一 SiGe層220上表面的 Ge含量等于第二 SiGe層240的Ge含量。舉例而言，各層的Ge含量可以是這樣的=SiGe種子層230中Ge的原子百分比含量小于20%，第二 SiGe層240中Ge的原子百分比含量為 20 %至40%，而第一 SiGe層220的Ge含量從下往上遞增，從下表面的O %逐漸增大到上表面處等于第二 SiGe層240中的Ge含量。
在第二 SiGe層240中可以摻雜有B，其中B的濃度可以根據(jù)需要進(jìn)行選擇。例如， 第二 SiGe層240中，B的濃度(每立方厘米包含的B原子數(shù))可以小于等于2X 102°cm_3。
第一 SiGe層220的厚度可以為10埃至200埃，SiGe種子層230的厚度可以為10 埃至200埃，而第二 SiGe層240的厚度可以為100埃至500埃。
可選地，盡管圖2中未示出，半導(dǎo)體器件200還可以包括位于第二 SiGe層240上的SiGe或Si的帽層，該帽層的上表面可以與襯底110的上表面齊平或高出襯底110的上表面。可選地，帽層250也可以覆蓋SiGe種子層230 (可參考圖1E，其中示出了帽層250)。 帽層250的厚度可以根據(jù)需要而確定，例如，其可以為50埃至250埃。在帽層由SiGe構(gòu)成的情況下，其中Ge的原子百分比含量可以小于等于20%。
如上結(jié)合圖ID所述，與傳統(tǒng)的直接在Si襯底的凹槽中生長高Ge含量的SiGe材料以形成嵌入式SiGe結(jié)構(gòu)相比，半導(dǎo)體器件200中的第一 SiGe層220和SiGe種子層230 能夠大大減少甚至消除界面處的堆垛層錯(cuò)，從而提升PMOS的性能。
至此，已經(jīng)詳細(xì)描述了根據(jù)本發(fā)明的制造半導(dǎo)體器件的方法和所形成的半導(dǎo)體器件。為了避免遮蔽本發(fā)明的構(gòu)思，沒有描述本領(lǐng)域所公知的一些細(xì)節(jié)。本領(lǐng)域技術(shù)人員根據(jù)上面的描述，完全可以明白如何實(shí)施這里公開的技術(shù)方案。
雖然已經(jīng)通過示例對(duì)本發(fā)明的一些特定實(shí)施例進(jìn)行了詳細(xì)說明，但是本領(lǐng)域的技術(shù)人員應(yīng)該理解，以上示例僅是為了進(jìn)行說明，而不是為了限制本發(fā)明的范圍。本領(lǐng)域的技術(shù)人員應(yīng)該理解，可在不脫離本發(fā)明的范圍和精神的情況下，對(duì)以上實(shí)施例進(jìn)行修改。本發(fā)明的范圍由所附權(quán)利要求來限定。
權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，包括 在Si襯底中形成用于源區(qū)或漏區(qū)的凹槽； 在所述凹槽的底壁上形成Ge含量從下往上逐漸增大的第一 SiGe層，該第一 SiGe層的厚度小于所述凹槽的深度； 在所述凹槽的未被所述第一 SiGe層覆蓋的側(cè)壁上形成SiGe種子層；以及 在第一 SiGe層上形成Ge含量恒定的第二 SiGe層， 其中，SiGe種子層中的Ge含量小于第二 SiGe層中的Ge含量,并且第一 SiGe層上表面的Ge含量小于等于第二 SiGe層的Ge含量。
2.如權(quán)利要求I所述的方法，其中 第一 SiGe層下表面的Ge含量為0%,第一 SiGe層上表面的Ge含量等于第二 SiGe層的Ge含量。
3.如權(quán)利要求I所述的方法，其中 SiGe種子層中Ge的原子百分比含量小于等于20%，第二 SiGe層中Ge的原子百分比含量為20%至40%。
4.如權(quán)利要求I所述的方法，其中 SiGe種子層的厚度為10埃至200埃，第一 SiGe層的厚度為10埃至200埃，第二 SiGe層的厚度為100埃至500埃。
5.如權(quán)利要求I所述的方法，還包括 在第二 SiGe層上形成SiGe或Si的帽層，該帽層的上表面與Si襯底的上表面齊平或高出Si襯底的上表面。
6.如權(quán)利要求5所述的方法，其中 所述帽層的厚度為50埃至250埃；并且 在所述帽層由SiGe構(gòu)成的情況下，帽層中Ge的原子百分比含量小于等于20%。
7.如權(quán)利要求I所述的方法，其中，形成第二SiGe層的步驟還包括 通過原位摻雜，在第二 SiGe層中摻雜B。
8.如權(quán)利要求7所述的方法，其中 第二 SiGe層中B的濃度小于等于2X 102°cm_3。
9.如權(quán)利要求I所述的方法，其中 通過選擇性外延生長形成第一 SiGe層、SiGe種子層和第二 SiGe層，其中，反應(yīng)溫度為600°C至1100°C，反應(yīng)腔壓力為ITorr至500Torr，所使用的氣體包含SiH4 或者 SiH2Cl2 ； GeH4 ； HCl ;以及 H2, 其中H2的氣體流速為O. Islm至50slm,其它氣體的氣體流速為Isccm至lOOOsccm。
10.如權(quán)利要求9所述的方法，其中 在形成第二 SiGe層的過程中，所使用的氣體還包含B2H6或者BH3，其中B2H6或者BH3的氣體流速為Isccm至lOOOsccm。
11.如權(quán)利要求9所述的方法，其中在形成SiGe種子層的過程中，GeH4與SiH4或SiH2ClJ^流速之比在I : 50到I : 150之間，GeH4與H2的流速之比在I : 5000到I : 15000之間，并且反應(yīng)腔壓力在20Torr到50Torr 之間。
12.如權(quán)利要求11所述的方法，其中 在形成SiGe種子層的過程中，GeH4與HCl的流速之比在I : 25到I : 50之間。
13.一種半導(dǎo)體器件，包括 Si襯底，在所述Si襯底中形成有用于源區(qū)或漏區(qū)的凹槽； 形成在所述凹槽的底壁上的第一 SiGe層，第一 SiGe層中的Ge含量從下往上逐漸增大，并且第一 SiGe層的厚度小于所述凹槽的深度； 形成在所述凹槽的未被所述第一 SiGe層覆蓋的側(cè)壁上的SiGe種子層；以及 形成在第一 SiGe層上的第二 SiGe層，第二 SiGe層中的Ge含量恒定， 其中，SiGe種子層中的Ge含量小于第二 SiGe層中的Ge含量,并且第一 SiGe層上表面的Ge含量小于等于第二 SiGe層的Ge含量。
14.如權(quán)利要求13所述的半導(dǎo)體器件，其中 第一 SiGe層下表面的Ge含量為0%,第一 SiGe層上表面的Ge含量等于第二 SiGe層的Ge含量。
15.如權(quán)利要求13所述的半導(dǎo)體器件，其中 SiGe種子層中Ge的原子百分比含量小于等于20%，第二 SiGe層中Ge的原子百分比含量為20%至40%。
16.如權(quán)利要求13所述的半導(dǎo)體器件，其中 SiGe種子層的厚度為10埃至200埃，第一 SiGe層的厚度為10埃至200埃，第二 SiGe層的厚度為100埃至500埃。
17.如權(quán)利要求13所述的半導(dǎo)體器件，還包括 位于第二 SiGe層上的SiGe或Si的帽層，該帽層的上表面與Si襯底的上表面齊平或高出Si襯底的上表面。
18.如權(quán)利要求17所述的半導(dǎo)體器件，其中 所述帽層的厚度為50埃至250埃，在所述帽層由SiGe構(gòu)成的情況下，帽層中Ge的原子百分比含量小于等于20%。
19.如權(quán)利要求13所述的半導(dǎo)體器件，其中 在第二 SiGe層中摻雜有B，其中B的濃度小于等于2X 102°cm_3。
全文摘要
本發(fā)明公開了一種半導(dǎo)體器件及其制造方法，旨在減少嵌入式SiGe結(jié)構(gòu)中高Ge含量引起的堆垛層錯(cuò)。該半導(dǎo)體器件包括Si襯底，在襯底中形成有用于源區(qū)或漏區(qū)的凹槽。在凹槽的底壁上形成有Ge含量從下往上逐漸增大的第一SiGe層，在凹槽的未被第一SiGe層覆蓋的側(cè)壁上形成有SiGe種子層，在第一SiGe層上形成有Ge含量恒定的第二SiGe層。第一SiGe層的厚度小于凹槽的深度。SiGe種子層的Ge含量小于第二SiGe層中的Ge含量，并且第一SiGe層上表面的Ge含量小于等于第二SiGe層的Ge含量。由于SiGe種子層和第一SiGe層可以分別作為側(cè)壁與第二SiGe層之間和底壁與第二SiGe層之間的過渡層，因此，在凹槽側(cè)壁和底壁處的堆垛層錯(cuò)可以減少甚至消除。
文檔編號(hào)H01L29/12GK102931083SQ201110227479
公開日2013年2月13日 申請(qǐng)日期2011年8月10日 優(yōu)先權(quán)日2011年8月10日
發(fā)明者洪中山, 涂火金 申請(qǐng)人:中芯國際集成電路制造(北京)有限公司