專利名稱：半導(dǎo)體器件的形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體器件的形成方法。
背景技術(shù)：
眾所周知，機(jī)械應(yīng)力可以改變硅材料的能隙和載流子遷移率，最近，機(jī)械應(yīng)力在影響MOSFET性能方面扮演了越來(lái)越重要的角色。如果可以適當(dāng)控制應(yīng)力，從而提高流子(η-溝道晶體管中的電子，P-溝道晶體管中的空穴)遷移率，提高驅(qū)動(dòng)電流，因而應(yīng)力可以較大地提高晶體管的性能。以PMOS晶體管為例，首先在需要形成源區(qū)和漏區(qū)的區(qū)域形成外延層，如硅鍺外延層，然后再進(jìn)行摻雜形成PMOS晶體管的源區(qū)和漏區(qū)，形成硅鍺外延層是為了引入硅和硅鍺 (SiGe)之間晶格失配形成的壓應(yīng)力，進(jìn)一步提高壓應(yīng)力，提高晶體管的性能。公開(kāi)號(hào)為CN1011700060A的中國(guó)專利申請(qǐng)中提供了一種在源漏區(qū)域采用硅鍺(SiGe)的PMOS晶體管的形成方法，其具體包括在硅襯底上形成柵極結(jié)構(gòu)；在所述柵極結(jié)構(gòu)兩側(cè)形成側(cè)墻；以所述側(cè)墻為掩膜，在柵極結(jié)構(gòu)兩側(cè)的硅襯底內(nèi)形成開(kāi)口 ；在所述開(kāi)口進(jìn)行選擇性外延生長(zhǎng)形成硅鍺外延層；對(duì)所述硅鍺外延層進(jìn)行摻雜，以形成源區(qū)和漏區(qū)。在所述半導(dǎo)體工藝制造過(guò)程中，常需要在一個(gè)襯底上同時(shí)形成PMOS晶體管和NMOS晶體管，以在PMOS晶體管中形成外延層為例，具體地包括首先提供襯底，包括有PMOS區(qū)域和NMOS區(qū)域，所述襯底上分別對(duì)應(yīng)形成有柵極結(jié)構(gòu)；在所述柵極結(jié)構(gòu)及襯底表面上形成側(cè)墻，位于PMOS區(qū)域的側(cè)墻是用于后續(xù)形成外延層的掩膜，位于NMOS區(qū)域的側(cè)墻是為了保護(hù)NMOS的柵極結(jié)構(gòu)及襯底，避免所述NMOS柵極結(jié)構(gòu)及襯底暴露在后續(xù)外延層的形成環(huán)境中；去除PMOS區(qū)域的部分側(cè)墻，以暴露出PMOS的襯底表面，并在所述PMOS的柵極結(jié)構(gòu)兩側(cè)襯底內(nèi)形成開(kāi)口 ；通過(guò)外延生長(zhǎng)工藝，在所述PMOS區(qū)域的開(kāi)口內(nèi)形成外延層。但實(shí)際的外延層工藝后，不僅在PMOS區(qū)域形成有外延層,在NMOS區(qū)也可能同樣形成有與PMOS區(qū)域的外延層同種材料的外延層，降低了半導(dǎo)體器件的可靠性。所以在形成外延層時(shí)，提高NMOS區(qū)域和PMOS區(qū)域的工藝選擇比十分重要。

發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是提供一種半導(dǎo)體器件的形成方法，提高形成外延層時(shí)NMOS和PMOS的選擇比，進(jìn)而提高半導(dǎo)體器件的可靠性。為解決上述問(wèn)題，本發(fā)明提供一種半導(dǎo)體器件的形成方法，包括提供襯底，所述襯底包括第一區(qū)域和第二區(qū)域；在所述襯底表面形成分別位于第一區(qū)域的柵極結(jié)構(gòu)及位于第二區(qū)域的柵極結(jié)構(gòu)；形成第一側(cè)墻及第二側(cè)墻，所述第一側(cè)墻覆蓋第一區(qū)域的襯底表面、柵極結(jié)構(gòu)兩側(cè)及表面，所述第二側(cè)墻覆蓋第二區(qū)域的襯底表面、柵極結(jié)構(gòu)兩側(cè)及表面；圖案化刻蝕所述第二側(cè)墻及襯底，在所述第二側(cè)墻兩側(cè)的襯底內(nèi)形成開(kāi)口，并在所述開(kāi)口內(nèi)形成外延層；在形成所述外延層前，還包括對(duì)所述第一側(cè)墻進(jìn)行離子注入工藝或離子摻雜工藝，以提高所述第一側(cè)墻的密度?？蛇x的，所述第一側(cè)墻和第二側(cè)墻均至少包括位于襯底表面的氧化層?？蛇x的，所述第一側(cè)墻和第二側(cè)墻還包括位于所述氧化層表面的氮化層?？蛇x的，通過(guò)沉積工藝或氧化工藝形成所述氧化層?？蛇x的，所述氧化層為氧化硅，所述氧化硅的前驅(qū)體為正硅酸乙酯。可選的，對(duì)所述第一側(cè)墻進(jìn)行離子注入工藝或離子摻雜工藝的離子為氮離子。 可選的，所述離子注入或離子摻雜的能量范圍為200ev lOkev，注入濃度或摻雜濃度范圍為lE14/cm2 5E16/cm2。可選的，形成所述第一側(cè)墻及第二側(cè)墻工藝包括在所述襯底表面形成氧化層，對(duì)所述氧化層進(jìn)行離子注入工藝或者離子摻雜工藝；圖案化刻蝕所述氧化層，形成所述第一側(cè)墻和第二側(cè)墻，所述對(duì)第一側(cè)墻進(jìn)行離子注入工藝或者離子摻雜工藝為所述對(duì)氧化層進(jìn)行離子注入工藝或者離子摻雜工藝?？蛇x的，形成所述第一側(cè)墻及第二側(cè)墻工藝包括在所述襯底表面形成氧化層；在所述氧化層表面形成氮化層；對(duì)表面形成有氮化層的氧化層進(jìn)行離子注入工藝或者離子摻雜工藝；圖案化刻蝕所述氮化層和氧化層，形成所述第一側(cè)墻和第二側(cè)墻，所述對(duì)第一側(cè)墻進(jìn)行離子注入工藝或者離子摻雜工藝為所述對(duì)形成有氮化層的氧化層進(jìn)行離子注入工藝或者離子摻雜工藝?？蛇x的，對(duì)所述第一側(cè)墻進(jìn)行離子注入或離子摻雜工藝后，還包括對(duì)所述第一側(cè)墻進(jìn)行退火工藝?？蛇x的，所述退火工藝參數(shù)包括退火氣體為氮?dú)饣蛘叩獨(dú)夂脱鯕獾幕旌蠚怏w，退火氣體流量為20slm 50slm，退火溫度為800°C 1200°C，時(shí)間為500 μ S 120S，反應(yīng)腔室壓力為ITorr 800Torr。可選的，若所述退火氣體為氮?dú)夂脱鯕獾幕旌蠚怏w，則所述氧氣流量占混合氣體的比例不高于10%?？蛇x的，所述第一區(qū)域?yàn)镹MOS區(qū)，所述第二區(qū)域?yàn)镻MOS區(qū)。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)形成所述外延層前，對(duì)所述第一側(cè)墻進(jìn)行離子注入工藝或離子摻雜工藝，以提高所述第一側(cè)墻的密度，進(jìn)而降低第一側(cè)墻的刻蝕率及刻蝕損傷，提高所述第一側(cè)墻對(duì)第一區(qū)域襯底的保護(hù)，避免因第一側(cè)墻的損傷暴露出襯底表面而造成第一區(qū)域內(nèi)形成有外延層，提高形成外延層時(shí)NMOS和PMOS的選擇比，提高半導(dǎo)體器件的可靠性。


圖I 圖8為本發(fā)明一實(shí)施例對(duì)應(yīng)的半導(dǎo)體器件的形成方法的剖面結(jié)構(gòu)示意圖。
具體實(shí)施例方式發(fā)明人發(fā)現(xiàn)在形成外延層前，還需要對(duì)上述半導(dǎo)體器件進(jìn)行一系列的干法刻蝕、濕法刻蝕或者清洗工藝，上述工藝會(huì)損傷位于NMOS區(qū)域的側(cè)墻，使得所述NMOS區(qū)域的側(cè)墻變薄。變薄的側(cè)墻對(duì)柵極結(jié)構(gòu)及襯底將不能起到較佳的保護(hù)作用，甚至造成NMOS的柵極結(jié)構(gòu)和襯底暴露在后續(xù)的PMOS外延層生長(zhǎng)環(huán)境中，降低NMOS器件的可靠性。同樣地，若形成NMOS的外延層時(shí)，變薄的側(cè)墻對(duì)柵極結(jié)構(gòu)及襯底將不能起到較佳的保護(hù)作用，甚至造成PMOS的柵極結(jié)構(gòu)和襯底暴露在后續(xù)的NMOS外延層生長(zhǎng)環(huán)境中，降低PMOS器件的可靠性。為解決上述問(wèn)題，本發(fā)明提供一種半導(dǎo)體器件的形成方法，包括提供襯底，所述襯底包括第一區(qū)域和第二區(qū)域；在所述襯底表面形成分別位于第一區(qū)域的柵極結(jié)構(gòu)及位于第二區(qū)域的柵極結(jié)構(gòu)；形成第一側(cè)墻及第二側(cè)墻，所述第一側(cè)墻覆蓋第一區(qū)域的襯底表面、柵極結(jié)構(gòu)兩側(cè)及表面，所述第二側(cè)墻覆蓋第二區(qū)域的襯底表面、柵極結(jié)構(gòu)兩側(cè)及表面；
圖案化刻蝕所述第二側(cè)墻及襯底，在所述第二側(cè)墻兩側(cè)的襯底內(nèi)形成開(kāi)口，并在所述開(kāi)口內(nèi)形成外延層；其中，在形成所述外延層前，還包括對(duì)所述第一側(cè)墻進(jìn)行離子注入工藝或離子摻雜工藝，以提高所述第一側(cè)墻的密度。為了使本領(lǐng)域技術(shù)人員更好的理解本發(fā)明，下面結(jié)合附圖以及具體實(shí)施例詳細(xì)說(shuō)明本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體器件的形成方法。如圖I所示，首先提供襯底010，所述襯底010內(nèi)形成有隔離結(jié)構(gòu)020。所述襯底010可以是硅基底，隔離結(jié)構(gòu)020可以是氧化硅淺溝槽隔離結(jié)構(gòu)。所述襯底010包括有第一區(qū)域I和第二區(qū)域2，并通過(guò)隔離結(jié)構(gòu)020進(jìn)行電隔離。本實(shí)施例中，所述第一區(qū)域I為NMOS區(qū)域，第二區(qū)域2為PMOS區(qū)域。本圖僅示出了相鄰的兩個(gè)區(qū)域，作為其他實(shí)施例，所述PMOS區(qū)域和NMOS區(qū)域還可以為非相鄰的兩個(gè)區(qū)域，所述PMOS區(qū)域或NMOS區(qū)域還可以為2個(gè)或2個(gè)以上的其他數(shù)目。繼續(xù)參考圖1，所述襯底010表面上還形成有柵極結(jié)構(gòu)，包括位于第一區(qū)域I的襯底010表面的柵介質(zhì)層031和位于所述柵介質(zhì)層031上的柵極041，及位于第二區(qū)域2襯底表面的柵介質(zhì)層032和位于所述柵介質(zhì)層032上的柵極042。所述柵介質(zhì)層031及032的材料可以是氧化硅，所述柵極041及042的材料可以是摻雜多晶硅、金屬、金屬硅化物或其他導(dǎo)電材料。進(jìn)一步地，在所述柵極結(jié)構(gòu)兩側(cè)形成輔助側(cè)墻(未圖示)，以所述輔助側(cè)墻為掩膜，對(duì)所述襯底010進(jìn)行離子摻雜，以在所述柵極結(jié)構(gòu)兩側(cè)的襯底010內(nèi)形成輕摻雜區(qū)(未圖示)。如圖2所示，在所述柵極結(jié)構(gòu)及襯底010表面形成氧化層110，所述氧化層110覆蓋所述第一區(qū)域I和第二區(qū)域2的柵極結(jié)構(gòu)及襯底010表面。所述氧化層110為氧化硅或其他氧化物。形成所述氧化層110的方法可以為氧化法或者為沉積法。所述氧化層110的厚度范圍為50A~ 100A。本實(shí)施例中的氧化層110為氧化硅，所述氧化硅的前驅(qū)體為正硅酸乙酯。本實(shí)施例中，所述氧化層110的前驅(qū)體為由沉積方法形成的正硅酸乙酯(TEOS)。采用沉積工藝，使得形成的所述正硅酸乙酯的形狀及厚度較易于控制，提高半導(dǎo)體器件的可靠性。所述沉積方法包括低壓化學(xué)氣相沉積法、常壓化學(xué)氣相沉積法或等離子體輔助化學(xué)氣相沉積法之一。如圖3所示，對(duì)所述氧化層110進(jìn)行離子注入工藝(Ion Implantion)或離子摻雜工藝(Plasma Doping)。其中，所述離子注入工藝具有良好的方向性，所述離子摻雜工藝具有良好的尚子摻雜均勻性。具體地，所述注入或摻雜的離子為氮離子，所述離子注入或離子摻雜的能量范圍為200ev IOkev,慘雜濃度范圍為lE14/cm2 5E16/cm2。通過(guò)上述離子注入或摻雜工藝后，所述氧化層110的密度得到提高，降低所述氧化層110的刻蝕率及刻蝕損傷，提高所述氧化層110對(duì)第一區(qū)域I襯底010的保護(hù)，避免因氧化層110的損傷暴露出襯底010表面而造成第一區(qū)域I內(nèi)形成有外延層，提高形成外延層時(shí)NMOS和PMOS的選擇比，進(jìn)而提高半導(dǎo)體器件的可靠性。以本實(shí)施例中前驅(qū)體為正硅酸乙酯的氧化層110為例，未進(jìn)行所述離子注入或離子摻雜的氧化層110的刻蝕速率為30.6A/min 40.6A/min,對(duì)所述氧化層110進(jìn)行離子摻雜后，所述氧化層110的刻蝕速率為3.0A/min 4.0A/min。作為一個(gè)實(shí)施例，未進(jìn)行所述離子注入或離子摻雜的氧化層110的刻蝕速率為37.6A/min,對(duì)所述氧化層110進(jìn)行離子注
對(duì)所述氧化層110進(jìn)行離子注入或離子摻雜工藝后，還包括對(duì)所述氧化層110進(jìn)行退火工藝，以激活所述氧化層110內(nèi)的摻雜離子。退火氣體為氮?dú)饣蛘叩獨(dú)夂脱鯕獾幕旌蠚怏w，退火氣體流量為20slm 50slm，退火溫度為800°C 1200°C，時(shí)間為500 μ S 120S,反應(yīng)腔室壓力為ITorr 800Torr。如圖4所示，在所述氧化層110表面形成氮化層120。所述氮化層120的厚度范圍為 100A~400A。形成所述氮化層120的作用是使得后續(xù)的刻蝕工藝可以停止在所述氮化層120和氧化層110的界面處，防止過(guò)度刻蝕而損傷氧化層110及氧化層110覆蓋的柵極結(jié)構(gòu)及襯底 010。進(jìn)一步地，也可以選擇性在形成有所述氮化層120后，對(duì)形成有所述氮化層的氧化層進(jìn)行離子注入工藝或者離子摻雜工藝，以提高所述氧化層110的密度。如圖5所示，圖案化刻蝕所述氮化層120及氧化層110，形成位于第一區(qū)域I的第一側(cè)墻，及位于第二區(qū)域的第二側(cè)墻。其中，所述第一側(cè)墻包括位于第一區(qū)域I襯底表面的氧化層111及位于所述氧化層111表面的氮化層121 ;所述第二側(cè)墻包括位于第二區(qū)域2襯底表面的氧化層112及位于所述氧化層112表面的氮化層122。其中，所述氮化層121與所述氮化層122均僅位于對(duì)應(yīng)的氧化層111和氧化層112的兩側(cè)。其中，第一側(cè)墻用于對(duì)所述第一區(qū)域的柵極結(jié)構(gòu)及襯底進(jìn)行保護(hù)，避免所述柵極結(jié)構(gòu)及襯底在后續(xù)外延生長(zhǎng)環(huán)境下受到損傷。作為其他實(shí)施例，可以略去形成所述氮化層，直接對(duì)氧化層進(jìn)行圖案化刻蝕，形成位于第一區(qū)域I的第一側(cè)墻及位于第二區(qū)域2的第二側(cè)墻，所述第一側(cè)墻及第二側(cè)墻僅包
括氧化層。所述第一側(cè)墻及第二側(cè)墻的寬度范圍為15nm 20nm。本實(shí)施例中，所述第一側(cè)墻及第二側(cè)墻的寬度為20nm。作為其他實(shí)施例，側(cè)墻寬度可以根據(jù)實(shí)際的工藝要求而設(shè)定。在第一區(qū)域I和第二區(qū)域2的襯底表面，因?yàn)榈瘜幼鳛榭涛g停止層，所述第一側(cè)墻包括保留在襯底表面的氧化層111，所述第二側(cè)墻包括保留在襯底表面的氧化層112。作為其他實(shí)施例，還可以保留有部分的氮化層。
本實(shí)施例中，所述隔離結(jié)構(gòu)020表面的氧化層及氮化層完全被刻蝕，作為其他實(shí)施例，還可以在所述隔離結(jié)構(gòu)上保留有部分的氧化層及氮化層。如圖6所示，對(duì)所述第一側(cè)墻進(jìn)行離子注入工藝或離子摻雜工藝，以更進(jìn)一步通過(guò)離子注入或 離子摻雜以提高氧化層111的密度，降低所述氧化層110的刻蝕率及刻蝕損傷，提高所述氧化層110對(duì)第一區(qū)域I襯底010的保護(hù)，避免因氧化層110的損傷暴露出襯底010表面而造成第一區(qū)域I內(nèi)形成有外延層，提高形成外延層時(shí)NMOS和PMOS的選擇比，提高半導(dǎo)體器件的可靠性。本圖示出的離子注入工藝或離子摻雜工藝也在第二區(qū)域2的第二側(cè)墻進(jìn)行，作為其他實(shí)施例，所述離子注入工藝或離子摻雜工藝可以選擇性地僅對(duì)第一區(qū)域I的第一側(cè)墻進(jìn)行。其中，所述離子注入工藝具有良好的方向性，所述離子擴(kuò)散工藝具有良好的離子摻雜的均勻性。具體地，所述注入或摻雜的離子為氮離子，所述離子注入或摻雜的能量范圍為200ev IOkev,注入或慘雜濃度范圍為lE14/cm2 5E16/cm2。對(duì)所述第一側(cè)墻進(jìn)行離子注入工藝或離子摻雜工藝后，還包括對(duì)所述第一側(cè)墻進(jìn)行退火工藝，以激活所述第一側(cè)墻內(nèi)的注入或摻雜的離子。所述退火工藝參數(shù)包括退火氣體為氮?dú)饣蛘叩獨(dú)夂脱鯕獾幕旌蠚怏w，退火氣體流量為20slm 50slm，退火溫度為800 °C~ 1200°C，時(shí)間為500μ S 120S，反應(yīng)腔室壓力為ITorr 800Torr。如圖7所示，形成圖案化的光刻膠層200，并以所述圖案化的光刻膠層200為掩模，對(duì)所述襯底010進(jìn)行刻蝕，在所述第二區(qū)域2內(nèi)形成開(kāi)口。所述開(kāi)口位于所述第二區(qū)域2的柵極結(jié)構(gòu)兩側(cè)。后續(xù)將在所述開(kāi)口內(nèi)形成源區(qū)和漏區(qū)。所述開(kāi)口采用等離子刻蝕方法形成。進(jìn)一步地，在進(jìn)行后續(xù)的外延工藝前，需要將上述結(jié)構(gòu)在酸槽內(nèi)進(jìn)行清洗處理，以去除位于開(kāi)口內(nèi)的顆粒和有機(jī)物。所述清洗處理會(huì)對(duì)第一側(cè)墻的氧化層造成損傷，因?yàn)楸緦?shí)施例中所述氧化層111的密度較高，可以降低清洗對(duì)氧化層111的損傷。如圖8所示，去除光刻膠層200，在所述第二區(qū)域2的開(kāi)口內(nèi)形成外延層130。作為一個(gè)實(shí)施例，通過(guò)選擇性外延生長(zhǎng)工藝，在所述開(kāi)口內(nèi)形成外延層130，所述外延層130的厚度范圍為300 600A;本實(shí)施例中，所述外延層130厚度為300A。所述外延層130可以為硅鍺外延層、硅鍺硼外延層、硅碳外延層或硅碳磷外延層之一。本實(shí)施例中，所述外延層130為硅鍺外延層。其中，所述選擇性外延生長(zhǎng)的腔室壓強(qiáng)范圍為I 20torr，溫度范圍為550 800°C。所述選擇性外延生長(zhǎng)的反應(yīng)氣體至少包含有含硅氣體和含鍺氣體。優(yōu)選地，所述腔室壓強(qiáng)為lOtorr，溫度為600°C。上述含娃氣體的總流量范圍為30sccm 300sccm。所述含鍺氣體的流量范圍為5sccm 500sccm。所述反應(yīng)氣體中的含娃氣體為娃甲燒、娃乙燒或二氯娃甲燒,所述含鍺氣體包括鍺燒。本實(shí)施例中，所述含娃氣體的總流量為200sccm,所述含鍺氣體的流量為300sccmo進(jìn)一步地，所述反應(yīng)氣體還可以包含有氯化氫或氫氣，或者同時(shí)含有氯化氫和氫氣，所述氯化氫氣體的流量范圍為50 200SCCm，所述氫氣的流量范圍為5 50slm。本實(shí)施例中，所述氯化氫氣體的流量為lOOsccm，所述氫氣的流量為30slm。
其中，所述反應(yīng)氣體中加入氯化氫用以保證外延的選擇性。因?yàn)樵谕庋渔N化硅生長(zhǎng)過(guò)程中，只需要在開(kāi)口的硅表面外延生長(zhǎng)，其他介電層中不需要形成鍺化硅，所以通過(guò)加入氯化氫可以避免在介質(zhì)層上形成鍺化硅，以加強(qiáng)形成的外延層的均勻性。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)形成所述外延層前，對(duì)所述第一側(cè)墻進(jìn)行離子注入工藝或離子摻雜工藝，以提高所述第一側(cè)墻的密度，進(jìn)而降低第一側(cè)墻的刻蝕率及刻蝕損傷，提高所述第一側(cè)墻對(duì)第一區(qū)域襯底的保護(hù)，避免因第一側(cè)墻的損傷暴露出襯底表面而造成第一區(qū)域內(nèi)形成有外延層，提高形成外延層時(shí)NMOS和PMOS的選擇比，提高半導(dǎo)體器件的可靠性。以上所述僅為本發(fā)明的具體實(shí)施例，為了使本領(lǐng)域技術(shù)人員更好的理解本發(fā)明的精神，然而本發(fā)明的保護(hù)范圍并不以該具體實(shí)施例的具體描述為限定范圍，任何本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明精神的范圍內(nèi)，可以對(duì)本發(fā)明的具體實(shí)施例做修改，而不脫離本 發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種半導(dǎo)體器件的形成方法，其特征在于，包括 提供襯底，所述襯底包括第一區(qū)域和第二區(qū)域； 在所述襯底表面形成分別位于第一區(qū)域的柵極結(jié)構(gòu)及位于第二區(qū)域的柵極結(jié)構(gòu)； 形成第一側(cè)墻及第二側(cè)墻，所述第一側(cè)墻覆蓋第一區(qū)域的襯底表面、柵極結(jié)構(gòu)兩側(cè)及表面，所述第二側(cè)墻覆蓋第二區(qū)域的襯底表面、柵極結(jié)構(gòu)兩側(cè)及表面； 圖案化刻蝕所述第二側(cè)墻及襯底，在所述第二側(cè)墻兩側(cè)的襯底內(nèi)形成開(kāi)口，并在所述開(kāi)口內(nèi)形成外延層； 在形成所述外延層前，還包括對(duì)所述第一側(cè)墻進(jìn)行離子注入工藝或者離子摻雜工藝，以提高所述第一側(cè)墻的密度。
2.如權(quán)利要求I所述的半導(dǎo)體器件的形成方法，其特征在于，所述第一側(cè)墻和第二側(cè)墻均至少包括位于襯底表面的氧化層。
3.如權(quán)利要求2所述的半導(dǎo)體器件的形成方法，其特征在于，所述第一側(cè)墻和第二側(cè)墻還包括位于所述氧化層表面的氮化層。
4.如權(quán)利要求2所述的半導(dǎo)體器件的形成方法，其特征在于，通過(guò)沉積工藝或氧化工藝形成所述氧化層。
5.如權(quán)利要求2所述的半導(dǎo)體器件的形成方法，其特征在于，所述氧化層為氧化硅，所述氧化硅的前驅(qū)體為正硅酸乙酯。
6.如權(quán)利要求I所述的半導(dǎo)體器件的形成方法，其特征在于，對(duì)所述第一側(cè)墻進(jìn)行離子注入工藝或者離子摻雜工藝的離子為氮離子。
7.如權(quán)利要求6所述的半導(dǎo)體器件的形成方法，其特征在于，所述離子注入或離子摻雜的能量范圍為200ev lOkev，注入濃度或摻雜濃度范圍為lE14/cm2 5E16/cm2。
8.如權(quán)利要求I所述的半導(dǎo)體器件的形成方法，其特征在于，形成所述第一側(cè)墻及第二側(cè)墻工藝包括在所述襯底表面形成氧化層，對(duì)所述氧化層進(jìn)行離子注入工藝或者離子摻雜工藝；圖案化刻蝕所述氧化層，形成所述第一側(cè)墻和第二側(cè)墻，所述對(duì)第一側(cè)墻進(jìn)行離子注入工藝或者離子摻雜工藝為所述對(duì)氧化層進(jìn)行離子注入工藝或者離子摻雜工藝。
9.如權(quán)利要求I所述的半導(dǎo)體器件的形成方法，其特征在于，形成所述第一側(cè)墻及第二側(cè)墻工藝包括在所述襯底表面形成氧化層；在所述氧化層表面形成氮化層；對(duì)表面形成有氮化層的氧化層進(jìn)行離子注入工藝或者離子摻雜工藝；圖案化刻蝕所述氧化層和氮化層，形成所述第一側(cè)墻和第二側(cè)墻，所述對(duì)第一側(cè)墻進(jìn)行離子注入工藝或者離子摻雜工藝為所述對(duì)形成有氮化層的氧化層進(jìn)行離子注入工藝或者離子摻雜工藝。
10.如權(quán)利要求I所述的半導(dǎo)體器件的形成方法，其特征在于，對(duì)所述第一側(cè)墻進(jìn)行離子注入或離子摻雜工藝后，還包括對(duì)所述第一側(cè)墻進(jìn)行退火工藝。
11.如權(quán)利要求10所述的半導(dǎo)體器件的形成方法，其特征在于，所述退火工藝參數(shù)包括退火氣體為氮?dú)饣蛘叩獨(dú)夂脱鯕獾幕旌蠚怏w，退火氣體流量為20slm 50slm，退火溫度為800°C~ 1200°C，時(shí)間為500 μ S ~ 120S，反應(yīng)腔室壓力為ITorr 800Torro
12.如權(quán)利要求11所述的半導(dǎo)體器件的形成方法，其特征在于，若所述退火氣體為氮?dú)夂脱鯕獾幕旌蠚怏w，則所述氧氣流量占混合氣體的比例不高于10%。
13.如權(quán)利要求I所述的半導(dǎo)體器件的形成方法，其特征在于，所述第一區(qū)域?yàn)镹MOS區(qū)，所述第二區(qū)域?yàn)镻MOS區(qū)。
全文摘要
一種半導(dǎo)體器件的形成方法，包括提供襯底，所述襯底包括第一區(qū)域和第二區(qū)域；在襯底上形成分別位于第一區(qū)域的柵極結(jié)構(gòu)及位于第二區(qū)域的柵極結(jié)構(gòu)；形成第一側(cè)墻及第二側(cè)墻，所述第一側(cè)墻覆蓋第一區(qū)域的襯底表面、柵極結(jié)構(gòu)兩側(cè)及表面，所述第二側(cè)墻覆蓋第二區(qū)域的襯底表面、柵極結(jié)構(gòu)兩側(cè)及表面；圖案化刻蝕所述第二側(cè)墻及襯底，在所述第二側(cè)墻兩側(cè)的襯底內(nèi)形成開(kāi)口，并在所述開(kāi)口內(nèi)形成外延層；其中，在形成所述外延層前，還包括對(duì)所述第一側(cè)墻進(jìn)行離子注入或離子摻雜工藝，以提高所述第一側(cè)墻的密度。本發(fā)明通過(guò)離子注入或離子摻雜提高第一側(cè)墻的密度，進(jìn)而提高在同襯底上形成外延層時(shí)NMOS和PMOS的工藝選擇比。
文檔編號(hào)H01L21/265GK102856257SQ201110183230
公開(kāi)日2013年1月2日 申請(qǐng)日期2011年7月1日 優(yōu)先權(quán)日2011年7月1日
發(fā)明者何永根 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司