專利名稱：半導(dǎo)體器件和制造該器件的方法
技術(shù)領(lǐng)域：
本申請(qǐng)一般地涉及半導(dǎo)體器件，更具體地，涉及包括具有以高集成密度形成的線部分和分支部分的導(dǎo)電線的半導(dǎo)體器件。
背景技術(shù)：
為了高集成密度，期望以精細(xì)圖案形成導(dǎo)電線。期望的導(dǎo)電線寬度可能小于使用光刻工藝(photolithography process)能夠?qū)崿F(xiàn)的分辨率的范圍。因此，使用現(xiàn)有光刻工藝但具有小于單獨(dú)使用常規(guī)光刻工藝能夠?qū)崿F(xiàn)的尺度的制造高度集成的電路結(jié)構(gòu)的方法令人期望。具體來說，為了制造高度集成的電路結(jié)構(gòu)，期望形成具有這種小尺度的導(dǎo)電線。

發(fā)明內(nèi)容
因此，使用從緩沖結(jié)構(gòu)和緩沖層形成的用于達(dá)成小于單獨(dú)使用光刻工藝能夠?qū)崿F(xiàn)的尺度的掩膜圖案形成導(dǎo)電線。根據(jù)本發(fā)明的一個(gè)方面的半導(dǎo)體器件包括第一、第二和第三導(dǎo)電線。第一導(dǎo)電線包括在襯底之上形成并沿第一方向延伸的第一線部分，并且包括從所述第一線部分的端部沿著不同于所述第一方向的方向延伸的第一分支部分。第二導(dǎo)電線包括在所述襯底之上形成并沿著所述第一方向延伸的第二線部分，并且包括從所述第二線部分的端部沿著不同于所述第一方向的方向延伸的第二分支部分。第三導(dǎo)電線，包括在所述襯底之上形成并沿著所述第一方向延伸的第三線部分，并且包括從所述第三線部分的端部沿著不同于所述第一方向的方向延伸的第三分支部分。所述第三分支部分被置于所述第一和第二分支部分之間，并且比所述第一和第二分支部分短。在本發(fā)明的范例實(shí)施例中，所述第三分支部分比所述第一和第二分支部分至少短了所述半導(dǎo)體器件的焊盤大小。在本發(fā)明的另一個(gè)范例實(shí)施例中，所述第一、第二和第三線部分在所述襯底的存儲(chǔ)器單元區(qū)域中彼此平行地延伸。在本發(fā)明的進(jìn)一步的范例實(shí)施例中，所述第一、第二和第三線部分中的每一個(gè)均具有第一寬度，并且其中，所述第一、第二和第三線部分彼此間隔所述第一寬度。在本發(fā)明的又一范例實(shí)施例中，所述第三線部分比所述第一線部分長(zhǎng)并且比所述第二線部分短。在本發(fā)明的進(jìn)一步的范例實(shí)施例中，所述第一、第二和第三分支部分在所述襯底的連接區(qū)域中彼此平行地延伸。
在本發(fā)明的又一范例實(shí)施例中，所述第一和第二分支部分之間的距離至少是所述第一、第二和第三線部分中的每一個(gè)的寬度的九倍。在本發(fā)明的進(jìn)一步的范例實(shí)施例中，所述第一、第二和第三分支部分沿著垂直于所述第一方向的方向延伸。在本發(fā)明的又一范例實(shí)施例中，所述第三導(dǎo)電線還包括從所述第三分支部分與所述第三線部分平行地延伸的連接部分。在本發(fā)明的進(jìn)一步的范例實(shí)施例中，所述半導(dǎo)體器件還包括第一、第二和第三接觸焊盤。第一接觸焊盤耦合到所述第一分支部分，第二接觸焊盤耦合到所述第二分支部分， 并且第三接觸焊盤耦合到所述第三分支部分。所述第一、第二和第三接觸焊盤被彼此分離地形成。在本發(fā)明的范例實(shí)施例中，所述第一接觸焊盤被與所述第一分支部分整體形成， 所述第二接觸焊盤被與所述第二分支部分整體形成，并且，所述第三接觸焊盤被與所述第三分支部分整體形成。在本發(fā)明的進(jìn)一步的范例實(shí)施例中，所述第一、第二和第三導(dǎo)電線被配置為作為所述半導(dǎo)體器件的一部分形成的存儲(chǔ)單元塊的字線或者位線。在本發(fā)明的又一范例實(shí)施例中，所述半導(dǎo)體器件還包括第四導(dǎo)電線，包括在所述襯底之上形成并沿著所述第一方向毗鄰所述第二線部分延伸的第四線部分，并且包括從所述第四線部分端部沿著不同于所述第一方向延伸的第四分支部分。所述第四分支部分比所述第二分支部分短，并且，所述第四線部分比所述第二線部分長(zhǎng)。根據(jù)本發(fā)明的另一方面的一種半導(dǎo)體器件包括襯底并包括多個(gè)導(dǎo)電線組，襯底包括存儲(chǔ)器單元區(qū)域和連接區(qū)域。每一個(gè)導(dǎo)電線組均包括各自的第一、第二和第三導(dǎo)電線。這些第一、第二和第三導(dǎo)電線被和上面列舉的本發(fā)明的范例實(shí)施例類似地形成。根據(jù)本發(fā)明進(jìn)一步的方面的一種制造半導(dǎo)體器件的方法包括在襯底的存儲(chǔ)器單元區(qū)域和連接區(qū)域之上形成第一掩膜層。在所述第一掩膜層之上形成緩沖結(jié)構(gòu)，并且，所述緩沖結(jié)構(gòu)包括沿著第一方向在所述存儲(chǔ)器單元區(qū)域中延伸的線部分和從所述線部分沿著不同于所述第一方向的第二方向在所述連接區(qū)域中延伸的至少一個(gè)分支部分。沿著所述緩沖結(jié)構(gòu)的側(cè)壁形成間隔結(jié)構(gòu)，并去除所述緩沖結(jié)構(gòu)。使用所述間隔結(jié)構(gòu)作為掩膜來圖案化所述第一掩膜層以形成第一掩膜圖案。隨后，在所述第一掩膜圖案上淀積緩沖層，并且在所述緩沖層的至少一個(gè)凹處內(nèi)形成第二掩膜圖案。使用第一和第二掩膜圖案的置于所述存儲(chǔ)器單元區(qū)域中的部分來圖案化至少一個(gè)導(dǎo)電線的線部分。而且，使用第一和第二掩膜圖案的置于所述連接區(qū)域中的部分來圖案化至少一個(gè)導(dǎo)電線的分支部分。根據(jù)本發(fā)明的范例實(shí)施例，所述間隔結(jié)構(gòu)被形成為圍繞所述緩沖結(jié)構(gòu)的環(huán)。在本發(fā)明的另一范例實(shí)施例中，所述緩沖結(jié)構(gòu)的所述分支部分從所述緩沖結(jié)構(gòu)的所述線部分沿著從所述第一方向垂直的所述第二方向延伸。在本發(fā)明的進(jìn)一步的范例實(shí)施例中，所述緩沖結(jié)構(gòu)具有F形或者反F形。在本發(fā)明的范例實(shí)施例中，所述緩沖結(jié)構(gòu)包括分離開所述導(dǎo)電線寬度的四倍的兩個(gè)分支部分。在本發(fā)明的另一范例實(shí)施例中，使用所述第一和第二掩膜圖案置于所述連接區(qū)域中的部分來圖案化第一、第二和第三導(dǎo)電線。這些第一、第二和第三導(dǎo)電線被和上面列舉的本發(fā)明的范例實(shí)施例類似地形成。在本發(fā)明進(jìn)一步的范例實(shí)施例中，修剪所述第一掩膜圖案的利用所述緩沖結(jié)構(gòu)的所述分支部分形成的部分，以使所述第三分支部分比所述第一和第二分支部分短。在本發(fā)明的另一范例實(shí)施例中，寬掩膜圖案被用于圖案化分別和第一、第二和第三分支部分是整體的第一、第二和第三接觸焊盤。在本發(fā)明進(jìn)一步的范例實(shí)施例中，是F形的另一緩沖結(jié)構(gòu)被用于形成第四導(dǎo)電線。在這種情況下，每一緩沖結(jié)構(gòu)包括分離開所述導(dǎo)電線寬度的四倍的各自的兩個(gè)分支部分。此外，緩沖結(jié)構(gòu)包括分離開所述導(dǎo)電線寬度的五倍的各自的線部分。以這種方式，形成了具有小于單獨(dú)使用光刻工藝能夠?qū)崿F(xiàn)的尺度的導(dǎo)電線。此外， 導(dǎo)電線包括以用于形成整體接觸焊盤的充足間隔排列的分支部分。通過考慮下列與附圖一起給出的本發(fā)明的詳細(xì)描述，將更好地理解本發(fā)明的這些和其他特征和益處。


圖1是具有根據(jù)本發(fā)明范例實(shí)施例形成的導(dǎo)電線的存儲(chǔ)器器件的框圖；圖2是根據(jù)本發(fā)明的范例實(shí)施例被包括在圖1的存儲(chǔ)器器件中的存儲(chǔ)器單元陣列的電路圖；圖3示出了根據(jù)本發(fā)明范例實(shí)施例形成的集成電路圖案的布局；圖4A、4B、4C、4D、4E、4F、4G、4H、4I、4J、4K、4L和4M是剖視圖，根據(jù)本發(fā)明的范例實(shí)施例示出了使用緩沖層圖案化圖3的集成電路的一部分的步驟；圖5A、5B、5C、5D、5E、5F、5G、5H、5I、5J、^^P 5L是剖視圖，根據(jù)本發(fā)明的替換實(shí)施例示出了使用緩沖層以精細(xì)尺度圖案化圖3的集成電路的一部分的步驟；圖6A、6B、6C和6D是剖視圖，根據(jù)本發(fā)明范例實(shí)施例示出了圖案化集成電路結(jié)構(gòu)的步驟；圖7A、7B、7C、7D和7E是剖視圖，根據(jù)本發(fā)明范例實(shí)施例示出了在半導(dǎo)體襯底中圖案化溝槽的步驟；圖8是根據(jù)本發(fā)明范例實(shí)施例的半導(dǎo)體器件的導(dǎo)電結(jié)構(gòu)的平面圖；圖 9A、9B、9C、10A、10B、10C、11A、11B、11C、12A、12B、12C、13A、13B、13C、14A、14B、 14C、15A、15B、15C、16A、16B、16C、17A、17B、17C、18A、18B、18C、19A、19B、19C、20A、20B、20C、 21A、21B和21C是平面圖和剖視圖，根據(jù)本發(fā)明的范例實(shí)施例示出了制造圖8的導(dǎo)電結(jié)構(gòu)的一部分的步驟；圖22A、22B、23A、2!3B、24A和24B是平面圖和剖視圖，根據(jù)本發(fā)明的替換實(shí)施例示出了制造圖8的導(dǎo)電結(jié)構(gòu)的一部分的步驟；圖25是根據(jù)本發(fā)明的替換實(shí)施例的半導(dǎo)體器件的導(dǎo)電結(jié)構(gòu)的平面圖；圖 26A、26B、26C、27A、27B、27C、28A、28B、28C、29A、29B、29C、30A、30B、30C、31A、 31B、31C、32A、32B、32C、33A、33B、33C、34A、34B、34C、35A、35B、35C、36A、36B、36C、37A、37B 和 37C是平面圖和剖視圖，根據(jù)本發(fā)明的實(shí)施例示出了制造圖25的導(dǎo)電結(jié)構(gòu)的一部分的步驟；圖38是包括根據(jù)本發(fā)明的實(shí)施例形成的半導(dǎo)體器件的存儲(chǔ)器卡的框圖；和
圖39是包括存儲(chǔ)器卡的存儲(chǔ)器系統(tǒng)的框圖，所述存儲(chǔ)器卡包括根據(jù)本發(fā)明的實(shí)施例形成的半導(dǎo)體器件。這里參考的附圖是為了說明的清晰而繪制，并且不一定按比例繪制。除非另外聲明，否則在圖 1、2、3、4A、4B、4C、4D、4E、4F、4G、4H、4I、4J、4K、4L、4M、5A、5B、5C、5D、5E、5F、5G、 5H、5I、5J、5K、5L、6A、6B、6C、6D、7A、7B、7C、7D、7E、8、9A、9B、9C、10A、10B、10C、11A、11B、11C、 12A、12B、12C、13A、13B、13C、14A、14B、14C、15A、15B、15C、16A、16B、16C、17A、17B、17C、18A、 18B、18C、19A、19B、19C、20A、20B、20C、21A、21B、21C、22A、22B、23A、23B、24A、24B、25、26A、 26B、26C、27A、27B、27C、28A、28B、28C、29A、29B、29C、30A、30B、30C、31A、31B、31C、32A、32B、 32C、33A、33B、33C、34A、34B、34C、35A、35B、35C、36A、36B、36C、37A、37B、37C、38 和 39 中具有相同參考標(biāo)號(hào)的元素指示具有類似結(jié)構(gòu)和/或功能的元素。
具體實(shí)施例方式現(xiàn)在參考附圖更全面地描述本發(fā)明的范例實(shí)施例。但是，本發(fā)明可以用很多不同的形式具體實(shí)施，并且不應(yīng)被理解為限于這里給出的實(shí)施例。圖1是根據(jù)本發(fā)明的范例實(shí)施例的存儲(chǔ)器器件100的框圖。圖2是根據(jù)本發(fā)明的范例實(shí)施例包括在圖1的存儲(chǔ)器器件100中的存儲(chǔ)器單元陣列110的電路圖。參考圖1和圖2，存儲(chǔ)器器件100是例如NAND閃存(flash memory)器件，并且包括由密集集成的存儲(chǔ)器單元組成的存儲(chǔ)器單元陣列110。存儲(chǔ)器器件100也包括用于訪問和驅(qū)動(dòng)存儲(chǔ)器單元陣列Iio的外圍電路，例如X解碼器120、Y解碼器130和Y路徑電路140。X解碼器120選擇要被訪問的存儲(chǔ)器單元陣列110的字線WL，例如，字線WL。、 WL1. . .、WLnrl和WLm其中之一。Y解碼器130選擇要被激活的存儲(chǔ)器單元陣列110的位線 BL，例如位線BLpBL1. . .、BLn_i和BLn其中之一。連接到存儲(chǔ)器單元陣列110的Y路徑電路 140根據(jù)Y解碼器130的輸出確定位線路徑。參考圖2，存儲(chǔ)器單元陣列110包括多個(gè)單元串，并且每一個(gè)單元串10包括多個(gè)串聯(lián)連接的存儲(chǔ)器單元12。每一個(gè)串10中的存儲(chǔ)器單元12的柵電極被分別連接到字線WLp WL1. . . ,WLnri和WLm。每一個(gè)單元串也包括連接到地選擇線GSL的各自的地選擇晶體管14， 并包括連接到串選擇線SSL的各自的串選擇晶體管16。如圖2中所示，這些晶體管14和16在單元串10的各自的端部耦合，用于在單元串10的存儲(chǔ)器單元12間給位線BLrBL1. . .、BLn_i和BLn和公共源極線CSL提供電氣連接。 利用這多個(gè)單元串10，分別連接到字線WLc^ffL1. . . ,WLffl^1和WLm的存儲(chǔ)器單元12 —起形成了頁或者字節(jié)單元。對(duì)于讀或?qū)懖僮鳎瑸榱嗽L問存儲(chǔ)器器件100中的存儲(chǔ)器單元12其中之一，存儲(chǔ)器單元12的字線WLp WL1. . .、WLnri和WLm的對(duì)應(yīng)一個(gè)與位線BL。BL1. . .、BLlri和BLn的對(duì)應(yīng)一個(gè)被X解碼器120和Y解碼器130激活。為了高集成密度，NAND閃存器件具有多個(gè)串聯(lián)連接的存儲(chǔ)器單元。以NAND閃存器件近來的設(shè)計(jì)規(guī)則，為了減小的芯片尺寸，期望以更小的尺度制造存儲(chǔ)器器件，導(dǎo)致了閃存器件的集成電路中減小的圖案化結(jié)構(gòu)的間距。因此，本發(fā)明的實(shí)施例涉及使用曝光設(shè)備和可獲得的光刻工藝來圖案化具有這樣的細(xì)間距的集成電路結(jié)構(gòu)。這樣的集成電路結(jié)構(gòu)被以充足的工藝裕度(process margin)
9形成。圖3根據(jù)本發(fā)明的范例實(shí)施例示出了以細(xì)間距圖案化的半導(dǎo)體器件200的布局。 在圖3中，半導(dǎo)體器件200包括高密度區(qū)域A和低密度區(qū)域B。高密度區(qū)域A可以是單元陣列區(qū)域，例如用于形成圖1的單元陣列110。低密度區(qū)域B可以是用于形成驅(qū)動(dòng)在高密度區(qū)域A中形成的單元陣列的外圍電路的外圍電路區(qū)域或者核心區(qū)域。或者，低密度區(qū)域B也可以是擁有具有更大尺度的器件的單元陣列區(qū)域的一部分。進(jìn)一步參考圖3，高密度區(qū)域A包括多個(gè)具有相對(duì)較小的第一寬度Wl并且相互平行地延伸的線圖案210。線圖案210彼此分離開相對(duì)較小的第一距離D1。低密度區(qū)域B包括具有相對(duì)較大的第二寬度W2的寬圖案220。例如，多個(gè)線圖案 210和寬圖案220用于形成單元陣列區(qū)域和外圍電路區(qū)域中的有源區(qū)域?；蛘撸€圖案210 在單元陣列區(qū)域中形成了細(xì)導(dǎo)電線，并且寬圖案220在外圍電路區(qū)域或者單元陣列區(qū)域中形成具有相對(duì)較寬的寬度的導(dǎo)電結(jié)構(gòu)。或者，寬圖案220可以形成對(duì)齊標(biāo)記(alignment key)。圖4A、4B、4C、4D、4E、4F、4G、4H、4I、4J、4K、4L和4M是剖視圖，根據(jù)本發(fā)明的范例實(shí)施例示出了使用緩沖層圖案化圖3的集成電路的一部分的步驟。例如，圖4A、4B、4C、4D、4E、 4F、4G、4H、4I、4J、4K、4L和4M是沿著高密度區(qū)域A中的線Χ1-ΧΓ和沿著低密度區(qū)域B中的線X2-X2’的剖視圖，示出了在制造圖3的半導(dǎo)體器件200期間的方法步驟。參考圖4A，在襯底300的高密度區(qū)域A和低密度區(qū)域B中順序形成了特征層310 和第一掩膜層320。此外，在第一掩膜層320上形成多個(gè)第一緩沖結(jié)構(gòu)330。在本發(fā)明的范例實(shí)施例中，襯底300是半導(dǎo)體襯底，例如硅襯底。特征層310由例如用于形成襯底300的有源區(qū)或者其他區(qū)域的各種材料組成?；蛘撸卣鲗?10由金屬、半導(dǎo)體或者絕緣材料組成。特征層310可以是用于限定襯底300上的圖案或者特征層之下的另一層材料(未示出)的掩膜層。例如在這種情況下，特征層310 由氧化硅層和氮化硅層中的至少一個(gè)組成。進(jìn)一步參考圖4A，高密度區(qū)域中的特征層310包括第一區(qū)域310A和第二區(qū)域 310B，每一個(gè)均具有各自的寬度，所述寬度至少是作為結(jié)果的集成電路圖案的目標(biāo)寬度的三倍。在低密度區(qū)域B中，特征層310包括與第一區(qū)域310A和第二區(qū)域310B分開布置的第三區(qū)域310C。目標(biāo)寬度可以是要被制造的半導(dǎo)體器件的最小特征尺寸1F。在本發(fā)明的范例實(shí)施例中，第一區(qū)域310A和第二區(qū)域310B每一個(gè)均具有至少是三倍IF的寬度，例如3F。第一掩膜層320由具有不同于特征層310的蝕刻選擇性的材料組成。例如，在本發(fā)明的范例實(shí)施例中，第一掩膜層320由多晶硅組成。第一緩沖結(jié)構(gòu)330在高密度區(qū)域A中在第一掩膜層320上形成，而不在低密度區(qū)域B中形成。在特征層310的第二區(qū)域310B之上，以3F寬度在第一掩膜層320上形成第一緩沖結(jié)構(gòu)330。第一緩沖結(jié)構(gòu)330被具有3F寬度的第一區(qū)域310A彼此分離。在第一緩沖結(jié)構(gòu)330之間的這些第一區(qū)域310A處暴露出第一掩膜層320。第一緩沖結(jié)構(gòu)330由具有不同于第一掩膜層320的蝕刻選擇性的材料組成。例如， 第一緩沖結(jié)構(gòu)330由無定形碳或者具有相對(duì)較高的碳含量的碳?xì)浠衔锝M成，所述較高的碳含量是碳?xì)浠衔锘蚱溲苌锏目傊亓康拇蠹s85%到大約95%的重量。這種碳?xì)浠衔镆卜Q為旋涂硬掩膜(spin-on hardmask, S0H)。根據(jù)本發(fā)明的范例實(shí)施例，為了形成用于第一緩沖結(jié)構(gòu)330的這種旋涂硬掩膜 (SOH)，在第一掩膜層320上形成了有機(jī)化合物層。例如通過旋轉(zhuǎn)涂敷(spin coating)或者其他淀積工藝，這樣的有機(jī)化合物層被形成為具有從大約1000人到大約5000 A的厚度。有機(jī)化合物層由包含芳族環(huán)，例如苯基、苯或者萘，或者其衍生物的碳?xì)浠衔锝M成。有機(jī)化合物層由具有基于其總重量按重量從大約85%到大約95%的相對(duì)較高的碳含量的材料組成。在淀積以后，有機(jī)化合物層被以從大約150°C到大約350°C的溫度烘焙大約60秒以形成含碳層。這樣的含碳層再次被以從大約300°C到550°C的溫度烘焙大約30到300秒來硬化。利用這種硬化，從含碳層形成的結(jié)構(gòu)在隨后的可能以大約400°C或者更高的相對(duì)較高的溫度執(zhí)行的制造步驟期間、或者當(dāng)在含碳層上形成另一層材料時(shí)不變形。使用光刻工藝圖案化被硬化的含碳層以形成第一緩沖結(jié)構(gòu)330。參考圖4B，淀積間隔層340以覆蓋區(qū)域A中第一緩沖層330和區(qū)域B中第一掩膜層320的暴露的表面。在本發(fā)明的范例實(shí)施例中，間隔層340的厚度等于目標(biāo)寬度1F。間隔層340由例如具有不同于第一緩沖結(jié)構(gòu)330和第一掩膜層320的蝕刻選擇性的氧化物的材料組成?？梢詧?zhí)行原子層淀積(atomic layer deposition,ALD)工藝以便均勻地淀積間隔層340。具體來說，在本發(fā)明的范例實(shí)施例中，可以通過在室溫到大約75°C執(zhí)行ALD工藝來形成間隔層340。參考圖4C，通過回蝕刻間隔層340直到第一掩膜層320的上表面被暴露為止，在高密度區(qū)域A中在第一緩沖結(jié)構(gòu)330的側(cè)壁形成多個(gè)間隔340S。每一間隔340S覆蓋第一掩膜層320的上表面的一部分，并且每一間隔均具有目標(biāo)寬度1F?？梢允褂肅xFy氣體或者CHxFy氣體來蝕刻間隔層340，其中χ和y均是在1到10 的范圍內(nèi)的整數(shù)。或者，可以使用氧氣O2和氬氣Ar中的至少一個(gè)的混合物作為蝕刻氣體。 例如，CxFy氣體可以是C3F6、C4F6, C4F8、或C5F8其中之一，并且CHxFy氣體可以是例如CHF3 或者CH2F2其中之一。氧氣可以被添加到蝕刻氣體以便去除蝕刻過程期間產(chǎn)生的聚合物副產(chǎn)品并分解CxFy氣體。氬氣可以被添加到蝕刻氣體作為運(yùn)載氣體并導(dǎo)致離子轟擊。通過在蝕刻腔(未示出)內(nèi)產(chǎn)生上述蝕刻氣體的等離子體，間隔層340可以在等離子體氛圍中蝕刻?；蛘?，可以在不具有等離子體產(chǎn)生的氛圍中使用蝕刻氣體蝕刻間隔層 340。例如，可以使用C4F6、CHF3> O2、和Ar的混合物作為蝕刻間隔掩膜層340的蝕刻氣體。 在這種情況下，在本發(fā)明的范例實(shí)施例中，以C4F6 CHF3 O2 Ar為大約1 6 2 14 的體積比提供C4F6、CHF3、02、和Ar的同時(shí)，基于等離子體的干法蝕刻工藝在大約30mTorr的壓力下被執(zhí)行幾秒或者幾十秒。參考圖4D，第一緩沖結(jié)構(gòu)330被利用蝕刻選擇性去除，以使間隔340s和第一掩膜層320不被去除。例如，當(dāng)?shù)谝痪彌_結(jié)構(gòu)330由SOH(旋涂硬掩膜)材料組成時(shí)，為了去除第一緩沖結(jié)構(gòu)330可以執(zhí)行灰化和剝離工藝?；蛘撸梢酝ㄟ^執(zhí)行干法或者濕法蝕刻工藝來去除第一緩沖結(jié)構(gòu)330。參考圖4E，通過使用間隔340s作為蝕刻掩膜圖案化第一掩膜層320，在高密度區(qū)域A中形成多個(gè)第一掩膜圖案320P。在圖4E中，高密度區(qū)域A中的第一掩膜圖案320P包括最外面的第一掩膜圖案320P(E)。
根據(jù)本發(fā)明的范例實(shí)施例，第一掩膜圖案320P中的每一個(gè)的寬度等于目標(biāo)寬度 1F。特征層310不在第一掩膜圖案320P下面的部分在區(qū)域310A和310B中暴露。在圖4E 中，第一掩膜圖案320P之間的間隙交替地具有IF和3F的寬度。還是在圖4E中，在低密度區(qū)域B中，特征層310的上表面完全暴露。參考圖4F，特征層310在高密度區(qū)域A和低密度區(qū)域B中暴露的部分被從特征層 310的上表面去除第一深度Rl以形成特征層310的下表面310R?？梢詧?zhí)行干法蝕刻以便在特征層310上形成這樣的下表面310R。例如，可以通過在上面參考圖4E描述的第一掩膜層320的干法蝕刻期間形成第一掩膜圖案320P以后，連續(xù)地過蝕刻特征層310的暴露部分以形成下表面310R?；蛘?，在形成第一掩膜層320P以后可以執(zhí)行額外的干蝕刻工藝以形成下表面310R。在本發(fā)明的范例實(shí)施例中，第一深度Rl等于目標(biāo)寬度1F。但是，不形成下表面 310R從而在這種情況下不執(zhí)行圖4F的步驟也可以實(shí)踐本發(fā)明。參考圖4G，在高密度區(qū)域A和低密度區(qū)域B中，第二緩沖層350被淀積在第一掩膜圖案320P暴露的表面上以及特征層310的下表面310R上。例如，為了均勻地淀積第二緩沖層350，在從室溫到大約500°C的范圍中執(zhí)行原子層淀積(ALD)工藝。這種用于形成第二緩沖層350的淀積溫度可以等于或者大于用于形成圖4B中的間隔層340的溫度。在本發(fā)明的范例實(shí)施例中，第二緩沖層350由和特征層310相同的材料組成。例如，第二緩沖層350由氧化硅組成。在圖4E中，在高密度區(qū)域A中第一掩膜圖案320P之間的間隙交替地具有IF和3F 的寬度。因此在圖4G中，如果第二緩沖層350的厚度大約是目標(biāo)寬度1F，則第一區(qū)域310A 上，第一掩膜圖案320P之間的具有IF寬度的間隙被第二緩沖層350完全填充。此外，在圖4G中那種情況下，在第二區(qū)域310B上，在第一掩膜圖案320P之間具有 3F寬度的間隙被第二緩沖層350部分地填充。因此，在第二區(qū)域310B上，在第一掩膜圖案 320P之間，在第二緩沖層350中形成了凹陷間隙354，每一個(gè)凹陷間隙均具有IF的寬度。參考圖4H，在高密度區(qū)域A和低密度區(qū)域B中，第二掩膜層360被淀積在第二緩沖層350上。在第二區(qū)域310B上第一掩膜圖案320P之間，第二掩膜層360完全填充第二緩沖層350中的凹陷間隙354。第二掩膜層360由具有不同于第二緩沖層350的蝕刻選擇性的材料組成。例如，第二掩膜層360由多晶硅組成。參考圖41，通過回蝕刻第二掩膜層360的上部直到第二緩沖層350的上表面暴露、 而第二掩膜層360的材料仍留在凹陷間隙354中，形成多個(gè)第二掩膜圖案360P。第二掩膜層360的這種回蝕刻可以被控制，以使第二掩膜圖案360P的上表面和第一掩膜圖案320P 的上表面平齊(level)。形成第二掩膜圖案360P以后，第二掩膜層360的不期望的剩余物360P_X可能在覆蓋最外面的第一掩膜圖案320P (E)的第二緩沖層350的側(cè)壁上。參考圖4J，形成了第三掩膜層364以覆蓋第二掩膜圖案360P，同時(shí)暴露剩余物360P_X。隨后，使用第三掩膜層364 和第二掩膜層350作為蝕刻掩膜去除暴露的剩余物360P_X。第三掩膜層364由光刻膠(photoresist)圖案組成?？梢詧?zhí)行濕法或干法者各向同性蝕刻工藝來去除剩余物360P_X。在去除剩余物360P_X以后，覆蓋最外面的第一掩膜圖案320P(E)的第二緩沖層350的側(cè)壁被暴露。
參考圖4K，第三掩膜層364被去除，并且可以在第一掩膜圖案320P和第二掩膜圖案360P上執(zhí)行修剪工藝(未示出)。利用這種修剪工藝，第一掩膜圖案320P和第二掩膜圖案360P的不期望的部分可被去除。還是在圖4K中，在高密度區(qū)域A和低密度區(qū)域B中，形成了覆蓋第二掩膜層350 的第四掩膜層366。此外，在低密度區(qū)域B中，形成了覆蓋第四掩膜層366在第三區(qū)域310C 上的上表面的一部分的第五掩膜圖案368。第四掩膜層366由具有不同于第二緩沖層350和特征層310的蝕刻選擇性的材料組成。例如，第四掩膜層366由旋涂硬掩膜(SOH)組成。第五掩膜圖案368由具有不同于第四掩膜層366的蝕刻選擇性的材料組成。例如，第五掩膜圖案368是光刻膠圖案。根據(jù)本發(fā)明的范例實(shí)施例，第五掩膜圖案368的寬度大于目標(biāo)寬度1F。參考圖4L，通過使用第五掩膜圖案368作為蝕刻掩膜對(duì)第四掩膜層366進(jìn)行各向異性蝕刻，在第三區(qū)域310C上形成覆蓋第二緩沖層350的第四掩膜圖案366P。根據(jù)本發(fā)明的范例實(shí)施例，第四掩膜圖案366P的寬度大于目標(biāo)寬度1F。參考圖4M，使用第一掩膜圖案320P、第二掩膜圖案360P和第四掩膜圖案366P作為蝕刻掩膜來圖案化第二緩沖層350。此外，通過蝕刻掉特征層310的在圖案化第二緩沖層 350之后暴露的部分來形成多個(gè)特征圖案310P。在高密度區(qū)域A中，特征圖案310P包括多個(gè)第一特征圖案310P1，其具有目標(biāo)寬度IF并間隔開目標(biāo)寬度1F。在低密度區(qū)域B中，特征圖案310P還包括比目標(biāo)寬度IF寬的第二特征圖案310P2。這些特征圖案310P可以形成圖3中的半導(dǎo)體器件200的線圖案210 和寬圖案220。在圖4M中，第二緩沖層350的剩余部分、第一掩膜圖案320P、第二掩膜圖案 360P以及第四掩膜圖案366P可以被進(jìn)一步去除。盡管未示出，但是在某些情況下，在高密度區(qū)域A中，第一特征圖案310P1的寬度可以變化。例如，圖4M中示出的作為結(jié)果的結(jié)構(gòu)的剖面結(jié)構(gòu)可以根據(jù)處理?xiàng)l件變化。具體來說，在圖4M中，在高密度區(qū)域A中和第二掩膜圖案360P毗鄰的第二緩沖層350的上部可以具有圓滑的輪廓，和圖4L中所示不同。此外，第一掩膜圖案320P和第二掩膜圖案360P 之間的第二緩沖層350的高度可以根據(jù)位置變化。而且，依據(jù)處理?xiàng)l件，第二掩膜圖案360P的上表面可以不和第一掩膜圖案320P的上表面平齊。因此，在圖4L中，當(dāng)使用第一掩膜圖案320P和第二掩膜圖案360P作為蝕刻掩膜蝕刻第二緩沖層350時(shí)，并且當(dāng)特征層310隨后被在圖4M中被圖案化時(shí)，第一特征圖案310P1的剖面輪廓可以和圖4M不同。例如，兩個(gè)毗鄰的第一特征圖案310P1的剖面輪廓可以彼此線對(duì)稱 (line-symmetrical)。此外，第一特征圖案310P1的側(cè)壁可以大致垂直，或者可以傾斜。此外，兩個(gè)毗鄰的第一特征圖案310P1可以具有彼此不同的寬度，并且第一特征圖案310P1之間的距離可以不同。圖5A、5B、5C、5D、5E、5F、5G、5H、5I、5J、^^P 5L是剖視圖，根據(jù)本發(fā)明的替換實(shí)施例示出了使用緩沖層以精細(xì)尺度圖案化圖3的集成電路的一部分的步驟。例如，圖5A、5B、 5C、5D、5E、5F、5G、5H、5I、5JjK和5L是沿著高密度區(qū)域A中的線Χ1-ΧΓ和沿著低密度區(qū)域 B中的線Χ2-Χ2’的剖視圖，示出了用于形成圖3的半導(dǎo)體器件200的步驟。在圖5A、5B、5C、5D、5E、5F、5G、5H、5I、5J、5K和 5L 中，和圖 4A、4B、4C、4D、4E、4F、4G、4H、4I、4J、4K、4L和4M中相同的參考標(biāo)號(hào)代表相同的元素，因此不重復(fù)對(duì)其操作或者特性的描述。參考圖5A，在襯底400上，在高密度區(qū)域A和低密度區(qū)域B中順序形成特征層410 和第一掩膜層420。此外，在第一掩膜層420上形成多個(gè)第一緩沖結(jié)構(gòu)430。襯底400是半導(dǎo)體襯底，例如硅襯底。圖5A的特征層410和第一掩膜層420分別和圖4A的特征層310和第一掩膜層 320類似。在高密度區(qū)域A中，特征層410包括第一區(qū)域410A和第二區(qū)域410B，每一個(gè)均至少比目標(biāo)寬度IF寬3倍。在低密度區(qū)域B中，特征層410也包括與第一區(qū)域410A和第二區(qū)域410B分開布置的第三區(qū)域410C。在圖5A的范例實(shí)施例中，第一區(qū)域410A和第二區(qū)域410B每一個(gè)均具有至少是目標(biāo)寬度IF的3倍的寬度。例如，第一區(qū)域410A具有5F的寬度，并且第二區(qū)域410B具有3F 的寬度。在高密度區(qū)域A中，而不在低密度區(qū)域B中，在第一掩膜層420上形成第一緩沖結(jié)構(gòu) 430。在特征層410的第二區(qū)域410B之上，形成具有和第二區(qū)域410B相同的寬度3F的第一緩沖結(jié)構(gòu)430。第一緩沖結(jié)構(gòu)430被分開第一區(qū)域410A的寬度5F。在第一緩沖結(jié)構(gòu) 430之間，第一掩膜層420布置在第一區(qū)域410A之上的部分被暴露。圖5A的第一緩沖結(jié)構(gòu) 430由和圖4A的第一緩沖結(jié)構(gòu)相同的材料組成。參考圖5B，在高密度區(qū)域A和低密度區(qū)域B中，間隔層440被均勻地淀積在第一緩沖結(jié)構(gòu)430和第一掩膜層420被暴露的表面上。在本發(fā)明的范例實(shí)施例中，間隔層440的厚度等于目標(biāo)寬度1F。圖5B的間隔層440類似于圖4B的間隔層340。參考圖5C，通過回蝕刻間隔層440直到第一掩膜層420的上表面的部分被暴露為止，在高密度區(qū)域A中，在第一緩沖結(jié)構(gòu)430的側(cè)壁形成多個(gè)間隔440S。每一個(gè)間隔440S 均被形成以便以目標(biāo)寬度IF覆蓋第一掩膜層420的上表面的一部分。參考圖5D，第一緩沖結(jié)構(gòu)430被和上面參考圖4D所描述的類似地去除。參考圖 5E，和上面參考圖4E所描述的類似，通過使用間隔440S作為蝕刻掩膜在高密度區(qū)域A和低密度區(qū)域B中圖案化第一掩膜層420，在高密度區(qū)域A中形成多個(gè)第一掩膜圖案420P。在圖 5E中，在高密度區(qū)域A中形成的第一掩膜圖案420P包括最外面的第一掩膜圖案420P(E)。根據(jù)本發(fā)明的范例實(shí)施例，每一個(gè)第一掩膜圖案420P的寬度等于目標(biāo)寬度IF。特征層410的第一區(qū)域410A和第二區(qū)域410B的部分被交替地暴露在第一掩膜圖案420P之間，其中第一掩膜圖案420P之間的距離是3F。還是在圖5E中，在第一掩膜圖案420P形成以后，在低密度區(qū)域B中，特征層410的上表面被完全暴露。參考圖5F，和上面參考圖4F描述的類似，特征層410在高密度區(qū)域A和低密度區(qū)域B中暴露的部分被從特征層410的上表面去除了第一深度R1，以便形成特征層410的下表面410R。在本發(fā)明的范例實(shí)施例中，第一深度Rl等于目標(biāo)寬度1F。但是，當(dāng)不執(zhí)行圖5F 的步驟時(shí)，不形成下表面410R也可以實(shí)踐本發(fā)明。參考圖5G，在高密度區(qū)域A和低密度區(qū)域B中，第二緩沖層450被均勻地淀積在第一掩膜圖案420P的上表面和側(cè)壁上以及特征層410的下表面410R上。圖5G的第二緩沖層450被和圖4G的第二緩沖層350類似地形成。在高密度區(qū)域A中，第一掩膜圖案420P之間的每一間隙具有寬度3F。如果第二緩沖層450的厚度是目標(biāo)寬度1F，則在第一區(qū)域410A和第二區(qū)域410B上的第一掩膜圖案 420P之間的每一間隙被第二緩沖層450部分地填充。此外，在第二區(qū)域410B上的第一掩膜圖案420P之間，在第二緩沖層450中形成每一個(gè)均具有IF寬度的多個(gè)凹陷間隙454。參考圖5H，在高密度區(qū)域A和低密度區(qū)域B中，第二掩膜層460被淀積在第二緩沖層450上。形成第二掩膜層460以便完全填充第二緩沖層450在第一掩膜圖案420P之間的凹陷間隙454。圖5H的第二掩膜層460類似于圖4H的第二掩膜層360。參考圖51，第二掩膜層460被回蝕刻，直到第二緩沖層450的上表面被暴露為止， 以便在高密度區(qū)域A內(nèi)的凹陷間隙454中形成多個(gè)第二掩膜圖案460P。圖51的這種回蝕刻工藝可以被控制，以使第二掩膜圖案460P的上表面和第一掩膜圖案420P的上表面平齊。在高密度區(qū)域A中形成第二掩膜圖案460P以后，第二掩膜層460的不期望的剩余物460P_X可能存在于覆蓋最外面的第一掩膜圖案420P(E)的第二緩沖層450的側(cè)壁上。參考圖5J，形成了第三掩膜層464以完全覆蓋第二掩膜圖案460P，同時(shí)在高密度區(qū)域A中暴露剩余物460P_X。此后，在圖5J中，使用第三掩膜層464和第二掩膜層450作為蝕刻掩膜去除暴露的剩余物460P_X，和上面參考圖4J描述的類似。參考圖5K，和上面參考圖4K和圖4L描述的類似，去除第三掩膜層464，并且形成第四掩膜圖案466P以覆蓋第二緩沖層450在特征層410的第三區(qū)域410C之上的部分。圖 5K的第四掩膜圖案466P類似于圖4L的第四掩膜圖案366P。在本發(fā)明的范例實(shí)施例中，第四掩膜圖案466P的寬度大于目標(biāo)寬度1F。盡管未示出，但是在形成第四掩膜圖案466P之前，可以執(zhí)行修剪工藝以便去除第一掩膜圖案420P和第二掩膜圖案460P的不期望的部分。參考圖5L，和上面參考圖4M描述的類似，通過使用第一掩膜圖案420P、第二掩膜圖案460P和第四掩膜圖案466P作為蝕刻掩膜圖案化第二緩沖層450和特征層410，形成多個(gè)特征圖案410P。特征圖案410P包括高密度區(qū)域A中的多個(gè)第一特征圖案410P1和低密度區(qū)域B中的第二特征圖案410P2。第一特征圖案410P1每一個(gè)均具有目標(biāo)寬度1F，并且彼此分開目標(biāo)寬度1F。第二特征圖案410P2比目標(biāo)寬度IF寬。在本發(fā)明的范例實(shí)施例中，特征圖案410P可以形成圖3的半導(dǎo)體器件200的線圖案210和寬圖案220。在圖5L中，如果需要可以去除第二緩沖層450的剩余部分、第一掩膜圖案420P、第二掩膜圖案460P和第四掩膜圖案466P。利用和圖5L中所示形狀不同的圖5L的作為結(jié)果的結(jié)構(gòu)可以實(shí)踐本發(fā)明。例如， 第一特征圖案410P1的寬度可以隨著工藝改變而變化。具體來說，在圖漲中，第二緩沖層 450和第二掩膜圖案460P毗鄰的某些上部在高密度區(qū)域A中可以具有更圓滑的輪廓450。 因此，第二緩沖層450在第一掩膜圖案420P和第二掩膜圖案460P之間的部分的高度可以根據(jù)位置而變化。而且，依據(jù)工藝變化，第二掩膜圖案460P的上表面可以不和第一掩膜圖案420P的上表面平齊。在這種情況下，當(dāng)使用第一掩膜圖案420P和第二掩膜圖案460P作為蝕刻掩膜蝕刻第二緩沖層450時(shí)，并且當(dāng)?shù)诙彌_層450下面的特征層410也被圖案化時(shí)，第一特征圖案410P1的剖面輪廓可以不同。例如，兩個(gè)毗鄰的第一特征圖案410P1的剖面輪廓可以彼此線對(duì)稱。又例如，第一特征圖案410P1的側(cè)壁可以大致垂直，或者可以從垂直傾斜。此外，兩個(gè)毗鄰的第一特征圖案410P1可以具有彼此不同的寬度，并且第一特征圖案410P1之間的距離可以不同。圖6A、6B、6C和6D是剖視圖，根據(jù)本發(fā)明的范例實(shí)施例示出了圖案化例如多個(gè)導(dǎo)電圖案510P的集成電路結(jié)構(gòu)的步驟。使用和上面參考圖4A、4B、4C、4D、4E、4F、4G、4H、4I、 4J、4K、4L和4M所描述的類似地制造的特征圖案310P，在襯底500上形成這些導(dǎo)電圖案 510P(見圖 6D)。在圖6A、6B、6C 和 6D 中，和圖 4A、4B、4C、4D、4E、4F、4G、4H、4I、4J、4K、4L 和 4M 的那
些相同的參考標(biāo)號(hào)代表相同的元素，因此，不重復(fù)對(duì)其操作或者特性的描述。參考圖6A，襯底500包括高密度區(qū)域A和低密度區(qū)域B。在襯底500的高密度區(qū)域A和低密度區(qū)域B上形成導(dǎo)電層510，并且在導(dǎo)電層510上形成硬掩膜層520。接著，和上面參考圖4A描述的類似，在硬掩膜層520上順序地形成特征層310、第一掩膜層320和第一緩沖結(jié)構(gòu)330。根據(jù)本發(fā)明的范例實(shí)施例，襯底500可以是例如硅襯底的半導(dǎo)體襯底。導(dǎo)電層510 由摻雜多晶硅、金屬和金屬氮化物中的至少一個(gè)組成。例如，如果存儲(chǔ)器器件的字線由導(dǎo)電層510形成，則導(dǎo)電層510由TaN、TiN、W、WN、HfN和鎢的硅化物(tungsten silicide)中的至少一個(gè)組成。根據(jù)本發(fā)明的范例實(shí)施例，如果存儲(chǔ)器器件的位線由導(dǎo)電層510形成，則導(dǎo)電層510由摻雜多晶硅或者金屬組成。硬掩膜層520可以是單個(gè)層或者具有彼此不同的蝕刻特性的至少兩個(gè)硬掩膜層的堆疊結(jié)構(gòu)。在本發(fā)明的范例實(shí)施例中，硬掩膜層520由氧化物、氮化物或者其組合組成。 例如，如果特征層310是氧化物層，則硬掩膜層520是氮化物層或者多晶硅層。但是，本發(fā)明不限于此，并且，本發(fā)明可被一般化為硬掩膜層520由具有和特征層310不同的蝕刻選擇性的材料組成。參考圖6B，在高密度區(qū)域A和低密度區(qū)域B中，在硬掩膜層520上形成了特征圖案 310P，和圖4M類似。特征圖案310P包括高密度區(qū)域A中的第一特征圖案310P1和低密度區(qū)域B中的第二特征圖案310P2。第一特征圖案310P1每一個(gè)均具有目標(biāo)寬度1F，并且分隔開目標(biāo)寬度1F。第二特征圖案310P2比目標(biāo)寬度IF寬。參考圖6C，通過使用特征圖案310P作為蝕刻掩膜圖案化硬掩膜層520，在高密度區(qū)域A和低密度區(qū)域B中形成多個(gè)硬掩膜圖案520P。參考圖6D，通過使用硬掩膜圖案520P 作為蝕刻掩膜圖案化導(dǎo)電層510，形成多個(gè)導(dǎo)電圖案510P。導(dǎo)電圖案510P包括高密度區(qū)域A中的多個(gè)第一導(dǎo)電圖案510P1和低密度區(qū)域B 中的第二導(dǎo)電圖案510P2。第一導(dǎo)電圖案510P1每一個(gè)均具有目標(biāo)寬度1F，并且彼此分開目標(biāo)寬度1F。第二導(dǎo)電圖案510P2比目標(biāo)寬度IF寬。第一導(dǎo)電圖案510P1和第二導(dǎo)電圖案510P2可以分別形成圖3的半導(dǎo)體器件200的線圖案210和寬圖案220。利用和圖6D中所示形狀不同的圖6D的作為結(jié)果的結(jié)構(gòu)可以實(shí)踐本發(fā)明。例如，第一導(dǎo)電圖案510P1的寬度可以隨著工藝改變變化。具體來說，圖6B的第一特征圖案310P1 的剖面輪廓可以根據(jù)位置變化。此外，硬掩膜圖案520P和第一導(dǎo)電圖案510P1的剖面輪廓可以和圖6C和圖6D中所示不同。例如，兩個(gè)毗鄰的第一導(dǎo)電圖案510P1的剖面輪廓可以彼此線對(duì)稱。又例如，第一導(dǎo)電圖案510P1的側(cè)壁可以大致垂直，或者可以從垂直傾斜。此外，兩個(gè)毗鄰的第一導(dǎo)電圖案510P1可以具有彼此不同的寬度，并且第一導(dǎo)電圖案510P1之間的距離可以不同。
16
導(dǎo)電圖案520P 已被描述為使用根據(jù)圖 4A、4B、4C、4D、4E、4F、4G、4H、4I、4J、4K、4L 和4M的步驟制造的特征圖案310P形成。但是，本發(fā)明不限于此，并且，導(dǎo)電圖案510P可以使用根據(jù)圖5A、5B、5C、OT、5E、5F、5G、5H、5I、5J、5K和5L制造的特征圖案410P形成。圖7A、7B、7C、7D和7E是剖視圖，根據(jù)本發(fā)明的范例實(shí)施例示出了在半導(dǎo)體襯底中圖案化圖7D的溝槽610T的步驟。在本發(fā)明的范例實(shí)施例中，這些溝槽610T用于使用根據(jù)圖4A、4B、4C、4D、4E、4F、4G、4H、4I、4J、4K、4L和4M形成的特征圖案310P形成襯底600的隔離區(qū)域。在圖7A、7B、7C、7D 和 7E 中，和圖 4A、4B、4C、4D、4E、4F、4G、4H、4I、4J、4K、4L 和 4M 中相同的那些參考標(biāo)號(hào)代表相同的元素，因此不重復(fù)對(duì)其操作或特性的描述。參考圖7A，襯底600包括高密度區(qū)域A和低密度區(qū)域B。此外，在高密度區(qū)域A和低密度區(qū)域B中形成焊盤氧化物層602，并且，在焊盤氧化物層602上形成硬掩膜層604。然后，和上面參考圖4A描述的類似，高密度區(qū)域A和低密度區(qū)域B中，在硬掩膜層604上順序地形成特征層310、第一掩膜層320和多個(gè)第一緩沖結(jié)構(gòu)330。在本發(fā)明的范例實(shí)施例中，襯底600可以是例如硅襯底的半導(dǎo)體襯底。硬掩膜層 604可以是單個(gè)層或者具有彼此不同的蝕刻特性的至少兩個(gè)硬掩膜層的堆疊結(jié)構(gòu)。例如，在本發(fā)明的范例實(shí)施例中，硬掩膜層604由氧化物、氮化物或者其組合組成。參考圖7B，通過執(zhí)行上面參考圖4B、4C、4D、4E、4F、4G、4H、4I、4J、4K、4L和4M描述的工藝，在高密度區(qū)域A和低密度區(qū)域B中，在硬掩膜層604上形成多個(gè)特征圖案310P。特征圖案310P包括高密度區(qū)域A中的第一特征圖案310P1和低密度區(qū)域B中的第二特征圖案310P2。第一特征圖案310P1每一個(gè)均具有目標(biāo)寬度1F，并且分隔開目標(biāo)寬度1F。第二特征圖案310P2比目標(biāo)寬度IF寬。參考圖7C，通過使用特征圖案310P作為蝕刻掩膜，在高密度區(qū)域A和低密度區(qū)域 B中圖案化硬掩膜層604，形成多個(gè)硬掩膜圖案604P。參考圖7D，通過使用硬掩膜圖案604P 作為蝕刻掩膜蝕刻掉襯底600和焊盤氧化物層602暴露的部分，在高密度區(qū)域A和低密度區(qū)域B中形成多個(gè)溝槽610T。溝槽610T包括高密度區(qū)域A中的多個(gè)第一溝槽610T1和低密度區(qū)域B中的多個(gè)第二溝槽610T2。在多個(gè)有源區(qū)600A之間形成第一溝槽610T1。每一個(gè)第一溝槽610T1和有源區(qū)600A均具有目標(biāo)寬度1F。在多個(gè)有源區(qū)600B之間形成第二溝槽610T2。每一個(gè)第二溝槽610T2和有源區(qū)600B均具有大于目標(biāo)寬度IF的寬度。參考圖7E，利用填充溝槽610T的絕緣材料形成了隔離圖案6201。隔離圖案6201 包括高密度區(qū)域A中的多個(gè)第一隔離圖案62011和低密度區(qū)域B中的多個(gè)第二隔離圖案 62012。在有源區(qū)600A之間形成具有目標(biāo)寬度IF的第一隔離圖案62011。在有源區(qū)600B 之間形成具有大于目標(biāo)寬度IF的寬度的第二隔離圖案62012。高密度區(qū)域A中的有源區(qū)600A可以形成圖3的半導(dǎo)體器件200的多個(gè)線圖案210。 低密度區(qū)域B中的有源區(qū)600B可以形成圖3的半導(dǎo)體器件200的寬圖案220。利用和圖7E中所示形狀不同的圖7E的作為結(jié)果的結(jié)構(gòu)也可以實(shí)踐本發(fā)明。例如， 在高密度區(qū)域A中第一溝槽610T1的寬度可以隨著工藝改變而變化。此外，圖7B的第一特征圖案310P1中的每一個(gè)的剖面輪廓可以根據(jù)工藝改變而變化。在這種情況下，使用第一特征圖案310P1產(chǎn)生的硬掩膜圖案604P和第一溝槽610T1的剖面輪廓可以和圖7D所示的不同。例如，兩毗鄰的第一溝槽610T1的剖面輪廓可以彼此線對(duì)稱。又例如，第一溝槽 610T1中的任何一個(gè)的側(cè)壁可以不是相互對(duì)稱的。此外，兩毗鄰的第一溝槽610T1可以具有彼此不同的寬度，并且第一溝槽610T1之間的距離可以不同。圖7E的集成電路結(jié)構(gòu)在這里已被描述為使用和4A、4B、4C、4D、4E、4F、4G、4H、4I、 4J、4K、4L和4M類似的工藝步驟形成。但是，當(dāng)使用和圖5A、5B、5C、5D、5E、5F、5G、5H、5I、5J、 5K和5L類似的工藝步驟形成圖7E的集成電路結(jié)構(gòu)時(shí)也可以實(shí)踐本發(fā)明。圖8是根據(jù)本發(fā)明的范例實(shí)施例的半導(dǎo)體器件的導(dǎo)電結(jié)構(gòu)的平面圖?？梢岳檬褂帽景l(fā)明上面的實(shí)施例中描述的緩沖結(jié)構(gòu)和層的精細(xì)圖案化的方法制造這種半導(dǎo)體器件。圖8示出了存儲(chǔ)器單元區(qū)域800A的一部分、連接區(qū)域800B和外圍電路區(qū)域800C 的布局。存儲(chǔ)器單元區(qū)域800A具有存儲(chǔ)器器件，例如其中制造的NAND閃存器件。連接區(qū)域 800B用于連接存儲(chǔ)器單元區(qū)域800A的單元陣列的多個(gè)導(dǎo)電線。導(dǎo)電線可以是存儲(chǔ)器單元區(qū)域800A的單元陣列的字線或者位線。連接區(qū)域800B把這些導(dǎo)電線連接到外部電路(未示出)，例如解碼器。在外圍電路區(qū)域800C中形成外圍電路導(dǎo)電圖案870。在存儲(chǔ)器單元區(qū)域800A中形成多個(gè)存儲(chǔ)器單元塊840，但是為了描述和圖示簡(jiǎn)潔，在圖8中示出了一個(gè)范例存儲(chǔ)器單元塊840。在存儲(chǔ)器單元塊840中，形成圖2的一個(gè)單元串10的多個(gè)導(dǎo)電線M00、M01、M02、. . . M63、M64和M65在串選擇線SSL和地選擇線GSL 之間沿著第一方向(例如X軸方向)平行延伸。多個(gè)導(dǎo)電線觀0^01^02、..^63、1164和 M65從存儲(chǔ)器單元區(qū)域800A延伸到連接區(qū)域800B。為了把導(dǎo)電線觀0、1101、] 02、...]\163、]\164和]\165連接到外部電路(未示出)，形成了例如818、擬8和838的各自的接觸焊盤(在圖8中以虛線描繪出輪廓)以便在連接區(qū)域 800B中耦合到各自導(dǎo)電線M00、M01、M02、· . . M63、M64和M65。例如，各自的接觸焊盤被和導(dǎo)電線觀0、1101、] 02、...]\163、]\164和M65中的每一個(gè)整體形成。導(dǎo)電線M00、M01、M02、. . . M63、M64和M65在同一平面上形成，并且被組織為多個(gè)導(dǎo)電線組MGl、MG2、. . . MG21和MG22，每一個(gè)導(dǎo)電線組均由三個(gè)導(dǎo)電線組成。導(dǎo)電線組MGl、 MG2、...MG21和MG22中的每一個(gè)均包括第一導(dǎo)電線810、第二導(dǎo)電線820以及在第一導(dǎo)電線810和第二導(dǎo)電線820之間的第三導(dǎo)電線830。圖8示出了一個(gè)包括22個(gè)導(dǎo)電線組的存儲(chǔ)器單元塊840的例子。但是，本發(fā)明不限于此，并且，利用一個(gè)具有其他數(shù)量的導(dǎo)電線組，例如小于或者大于22個(gè)導(dǎo)電線組的存儲(chǔ)器單元塊也可以實(shí)踐本發(fā)明。第一導(dǎo)電線810包括第一線部分812和第一分支部分814。第一線部分812沿著第一方向(圖8中的X軸方向)從存儲(chǔ)器單元區(qū)域800A延伸到連接區(qū)域800B。第一分支部分814在連接區(qū)域800B中形成，從第一線部分812的一端沿著不同于第一方向的方向 (例如垂直沿著Y軸方向)延伸。第二導(dǎo)電線820包括第二線部分822和第二分支部分824。第二線部分822和第一線部分812平行地從存儲(chǔ)器單元區(qū)域800A延伸到連接區(qū)域800B。第二分支部分?jǐn)M4在連接區(qū)域800B中形成，從第二線部分822的一端沿著不同于第一方向的方向(例如垂直沿著Y軸方向)延伸。第三導(dǎo)電線830包括第三線部分832和第三分支部分834。第三線部分832在第一線部分812和第二線部分822之間平行延伸。第三分支部分834在第一分支部分814和第二分支部分?jǐn)M4之間形成，從第三線部分的一端沿著不同于第一方向的方向(例如垂直沿著Y軸方向)延伸。第三分支部分834比第一分支部分814和第二分支部分?jǐn)M4短。在本發(fā)明的范例實(shí)施例中，第三分支部分834比第一分支部分814和第二分支部分?jǐn)M4至少短半導(dǎo)體器件的焊盤大小。例如，焊盤大小對(duì)應(yīng)于接觸焊盤818、擬8和838中的每一個(gè)的大小。第一分支部分814、第二分支部分?jǐn)M4和第三分支部分834分別垂直于第一線部分 812、第二線部分822和第三線部分832延伸。但是，本發(fā)明不限于此，并且，第一、第二和第三分支部分814、擬4和834沿著各種方向分別從第一、第二和第三線部分812、822和832 延伸也可以實(shí)踐本發(fā)明。在每一導(dǎo)電線組中，沿著第一方向(圖8中的X軸方向)，第三線部分832比第一線部分812長(zhǎng)，比第二線部分822短。第三導(dǎo)電線830還可以包括連接部分836，在連接區(qū)域800B中，連接部分836從第三分支部分834與第三線部分832平行地延伸。依據(jù)形成圖8的半導(dǎo)體器件的圖案的方法，可以形成或者不形成連接部分836。第一、第二和第三導(dǎo)電線810、820和830中的每一個(gè)在存儲(chǔ)器單元區(qū)域800A和連接區(qū)域800B中均具有寬度WF1。這樣的寬度WFl可以等于半導(dǎo)體器件的最小特征尺寸1F。 第一、第二和第三導(dǎo)電線810、820和830之間的距離也等于1F。導(dǎo)電線組MG1、MG2、. . .MG21和MG22的最外面的導(dǎo)電線可以是不起到導(dǎo)體作用的假導(dǎo)電線(dummy conductive line)。例如，在圖8中， 鄰地選擇線GSL的第一最外面導(dǎo)電線MOO和毗鄰串選擇線SSL的第二最外面導(dǎo)電線M65可以是假導(dǎo)電線。串選擇線SSL和地選擇線GSL具有各自的寬度WF2和WF3，它們每一個(gè)均大于寬度 WFl0在地選擇線GSL和最外面的導(dǎo)電線MOO之間的距離是大約1F，并且在串選擇線SSL和最外面的導(dǎo)電線M65之間的距離也是大約1F。在連接區(qū)域800B中，多個(gè)導(dǎo)電線組MG1、MG2、. . .MG21和MG22中的每一個(gè)均包括和第一導(dǎo)電線810整體形成的第一接觸焊盤818、和第二導(dǎo)電線820整體形成的第二接觸焊盤828，以及和第三導(dǎo)電線830整體形成的第三接觸焊盤838。例如，第一、第二和第三接觸焊盤818、擬8和838被分別和第一、第二和第三分支部分814、擬4和834整體形成。根據(jù)本發(fā)明的范例實(shí)施例，第一、第二和第三接觸焊盤818、擬8和838被彼此分離地形成。在圖8中，根據(jù)本發(fā)明的范例實(shí)施例，導(dǎo)電線M00、M01、M02、. . . M63、M64和M65、串選擇線SSL、地選擇線GSL、第一、第二和第三接觸焊盤818、擬8和838，以及外圍電路導(dǎo)電圖案870由相同的材料組成。根據(jù)本發(fā)明的范例實(shí)施例，外圍電路導(dǎo)電圖案870是外圍電路晶體管的柵電極。根據(jù)本發(fā)明的范例實(shí)施例，第一、第二和第三導(dǎo)電線810、820和830是存儲(chǔ)器單元區(qū)域800A中的存儲(chǔ)器單元的字線。另外，導(dǎo)電線M00、M01、M02、. . . M63、M64和M65是存儲(chǔ)器單元區(qū)域800A中的存儲(chǔ)器單元的位線。在這種情況下，串選擇線SSL和地選擇線GSL可被省略。在連接區(qū)域800B中，第一分支部分814和第二分支部分?jǐn)M4之間的距離DFl至少是每一導(dǎo)電線的寬度WFl的九倍。例如，距離DFl等于或大于9F。導(dǎo)電線組的第一分支部分814和毗鄰導(dǎo)電線組的第二分支部分?jǐn)M4之間的距離DF2至少是每一導(dǎo)電線寬度WFl 的四倍。例如，距離DF2等于或者大于4F。這樣的距離DFl和DF2對(duì)于導(dǎo)致防止接觸焊盤 818,828和838之間的短路的充足設(shè)計(jì)裕度是有益的。圖 9A、9B、9C、10A、10B、10C、11A、11B、11C、12A、12B、12C、13A、13B、13C、14A、14B、 14C、15A、15B、15C、16A、16B、16C、17A、17B、17C、18A、18B、18C、19A、19B、19C、20A、20B、20C、 21A、21B和21C是根據(jù)本發(fā)明的范例實(shí)施例示出制造圖8的導(dǎo)電結(jié)構(gòu)的一部分的步驟的平面圖和剖視圖。具體來說，圖9A、10A、11A、12A、13A、14A、15A、16A、17A、18A、19A、20A 和 21A 是圖 8 的矩形區(qū)域 IX 的平面圖。圖 9B、10B、11B、12B、13B、14B、15B、16B、17B、18B、19B、20B 和 21B 是分別沿著圖 9A、10A、1 ΙΑ、12A、13A、14A、15A、16A、17A、18A、19A、20A 禾口 21A 中的線 BY-BY' 以及圖8中的外圍電路區(qū)域800C的線9X-9X'所取的剖面圖。圖9C、10C、11C、12C、13C、 14C、15C、16C、17C、18C、19C、20C 和 21C 是分別沿著圖 9A、10A、11A、12A、13A、14A、15A、16A、 17A、18A、19A、20A和21A中的線CX-CX'和線CY-CY'所取的剖視圖。這些工藝步驟被描述成包括圖4A、4B、4C、4D、4E、4F、4G、4H、4I、4J、4K、4L和4M的類似工藝步驟。在這些圖 4A、4B、4C、4D、4E、4F、4G、4H、4I、4J、4K、4L、4M、9A、9B、9C、10A、10B、 10C、11A、11B、11C、12A、12B、12C、13A、13B、13C、14A、14B、14C、15A、15B、15C、16A、16B、16C、 17A、17B、17C、18A、18B、18C、19A、19B、19C、20A、20B、20C、21A、21B 和 21C 中相同的參考標(biāo)號(hào)代表相似的元素，因此，不重復(fù)對(duì)其操作或者特性的描述。參考圖9A、9B和9C，可以是硅襯底的襯底900包括圖8的存儲(chǔ)器單元區(qū)域800A、 連接區(qū)域800B和外圍電路區(qū)域800C。用于形成多個(gè)導(dǎo)電線的導(dǎo)電層910在襯底900上形成，并且在導(dǎo)電層910上形成硬掩膜層920。此外，和參考圖4A描述的類似，在存儲(chǔ)器單元區(qū)域800A、連接區(qū)域800B和外圍電路區(qū)域800C中，在硬掩膜層920上順序地形成特征層 310和第一掩膜層320。此外，在第一掩膜層320上形成多個(gè)第一緩沖結(jié)構(gòu)930。導(dǎo)電層910和硬掩膜層920分別和圖6A的導(dǎo)電層510和硬掩膜層520類似。在本發(fā)明的范例實(shí)施例中，除了第一緩沖結(jié)構(gòu)930在圖9A中具有平面的“F”形狀以外，第一緩沖結(jié)構(gòu)930和圖4A的第一緩沖結(jié)構(gòu)330類似。每一緩沖結(jié)構(gòu)930包括沿著第一方向(即X軸方向)從存儲(chǔ)器單元區(qū)域800A延伸到連接區(qū)域800B的線緩沖部分930A。每一緩沖結(jié)構(gòu)930也包括在連接區(qū)域800B中沿著不同于第一方向的方向，例如垂直方向(即Y軸方向)，相互平行延伸的分支部分930B和 930C。分支緩沖部分930B和930C之間的距離是4F。第一緩沖結(jié)構(gòu)930具有和“F”形線對(duì)稱的反“F”形、“Y”形、和“Y”形線對(duì)稱的反 “Y”形、叉子形或和叉子形線對(duì)稱的倒叉子形也可以實(shí)踐本發(fā)明。第一緩沖結(jié)構(gòu)930的寬度至少是要在襯底900上形成的精細(xì)圖案的目標(biāo)寬度IF 的三倍。進(jìn)一步參考圖9A，為了充足的工藝裕度，緩沖分支部分930B和930C之間的距離 DF21至少是3F，例如圖9A中所示的4F。而且，第一緩沖結(jié)構(gòu)930A具有從其延伸的緩沖分支部分930B和930C的部分的寬度DF22是如圖9A中所示的大約5F，導(dǎo)致了充足的工藝裕度。參考圖10A、IOB和10C，和上面參考圖4B、4C和4D描述的類似，在存儲(chǔ)器單元區(qū)域 800A、連接區(qū)域800B和外圍電路區(qū)域800C中，在第一緩沖結(jié)構(gòu)930和第一掩膜層320的暴露表面上形成間隔層340。此外，在存儲(chǔ)器單元區(qū)域800A和連接區(qū)域800B中，間隔層340 被回蝕刻直到第一掩膜層320的上表面被暴露用于在第一緩沖結(jié)構(gòu)930的側(cè)壁形成多個(gè)間隔340S為止。隨后，第一緩沖結(jié)構(gòu)930被去除。在本發(fā)明的范例實(shí)施例中，每一個(gè)間隔340S具有目標(biāo)寬度1F。在本發(fā)明的范例實(shí)施例中，沿著第一緩沖結(jié)構(gòu)930的側(cè)壁這樣形成的間隔340S具有圍繞第一緩沖結(jié)構(gòu)930周邊的閉環(huán)形狀。參考圖IlAUlB和11C，和上面參考圖4E和4F描述的類似，通過使用間隔340S作為蝕刻掩膜圖案化存儲(chǔ)器單元區(qū)域800A、連接區(qū)域800B和外圍電路區(qū)域800C中的第一掩膜層320，在存儲(chǔ)器單元區(qū)域800A和連接區(qū)域800B中形成多個(gè)第一掩膜圖案320P。此外， 在存儲(chǔ)器單元區(qū)域800A、連接區(qū)域800B和外圍電路區(qū)域800C中，特征層310的上表面的暴露部分被去除第一深度Rl以形成特征層310的下表面310R。第一深度Rl可以等于目標(biāo)寬度1F。此外，去除留在第一掩膜圖案320P上的間隔340S以暴露第一掩膜圖案320P的上表面。第一掩膜圖案320P沿著緩沖結(jié)構(gòu)930的“F”形狀輪廓形成閉環(huán)形狀。在存儲(chǔ)器單元區(qū)域800A和連接區(qū)域800B中，第一掩膜圖案320P包括對(duì)應(yīng)于一個(gè)存儲(chǔ)器單元塊840的外側(cè)部分的外側(cè)第一掩膜圖案320P(0UT)(見圖8)。參考圖12A、12B和12C，和上面參考圖4G描述的類似，在儲(chǔ)器單元區(qū)域800A、連接區(qū)域800B和外圍電路區(qū)域800C中，在第一掩膜圖案320P暴露的表面上和特征層310的下表面部分310R上形成第二緩沖層350。在存儲(chǔ)器單元區(qū)域800A和連接區(qū)域800B中， 鄰的第一掩膜圖案320P之間的間隙可以具有各種寬度。參考圖12A、12B和12C，毗鄰的第一掩膜圖案320P之間的間隙的寬度是1F、2F、3F 和5F。如果如圖12A、12B和12C中所示，第二緩沖層350的寬度等于目標(biāo)寬度1F，則當(dāng)毗鄰的第一掩膜圖案320P之間的間隙的寬度小于或者等于2F，例如為IF或者2F時(shí)，這樣的間隙完全被第二緩沖層350填充。如果毗鄰的第一掩膜圖案320P之間的間隙的寬度大于 2F，例如3F或者5F，則這樣的間隙被第二緩沖層350部分地填充，導(dǎo)致第二緩沖層350中凹陷的間隙354。如果第二緩沖層350的寬度是目標(biāo)寬度1F，則在存儲(chǔ)器單元區(qū)域800A中，凹陷的間隙3M每一個(gè)均具有目標(biāo)寬帶1F，并且在連接區(qū)域800B中具有IF或者更大的寬度。在圖12C中，在連接區(qū)域800B中每一凹陷間隙邪4具有IF或3F的寬度，但是本發(fā)明不限于此。凹陷間隙354具有各種寬度可以實(shí)踐本發(fā)明。參考圖13A、13B和13C，和上面參考圖4H和41描述的類似，在儲(chǔ)器單元區(qū)域800A、 連接區(qū)域800B和外圍電路區(qū)域800C中，在第二緩沖層350上形成第二掩膜層360 (和圖4H 中類似)。然后，第二掩膜層360被回蝕刻直到第二緩沖層350的上表面被暴露以形成多個(gè)第二掩膜圖案360P，每一個(gè)在凹陷間隙354中均具有IF的寬度。在形成第二掩膜圖案360P以后，在存儲(chǔ)器單元區(qū)域800A和連接區(qū)域800B中，第二掩膜層360的不期望的剩余物360P_X可能存在于覆蓋外面的第一掩膜圖案320P(0UT) 第二緩沖層350的側(cè)壁上。參考圖13A，在標(biāo)為“PA1”的區(qū)域中沿著Y軸方向凹陷間隙354 的寬度是3F。因此，在形成第二掩膜圖案360P以后，在標(biāo)為“PA1”的區(qū)域內(nèi)的凹陷間隙354 中，第二掩膜圖案360P可以仍作為間隔留在第二緩沖層350的側(cè)壁上。
參考圖14A、14B和14C，形成第三掩膜層964以暴露存儲(chǔ)器單元區(qū)域800A和連接區(qū)域800B中的剩余物360P_X。以第二掩膜圖案360P的期望被去除的不在第三掩膜層964 下面的，例如在連接區(qū)域800B中的部分形成第三掩膜層964。在本發(fā)明的范例實(shí)施例中，第三掩膜層964是光刻膠圖案。期望第三掩膜層964精確地對(duì)齊，以便在連接區(qū)域800B中只選擇性地去除第二掩膜圖案360P的不期望的部分和剩余物360P_X。根據(jù)本發(fā)明的實(shí)施例，圖9A的寬度DF22提供了充足的工藝裕度，所以第三掩膜層964很容易和連接區(qū)域800B對(duì)齊。具體來說，如圖 14A中標(biāo)為“PA2”的區(qū)域中所示，第三掩膜層964和第二掩膜圖案360P對(duì)齊，連接區(qū)域800B 中有至少3F的對(duì)齊裕度。參考圖15A、15B和15C，使用第三掩膜層964和第二緩沖層350作為蝕刻掩膜蝕刻掉剩余物360P_X和第二掩膜圖案360P的暴露部分?？梢允褂酶飨蛲詽穹ɑ蛘吒煞ㄎg刻來去除暴露的剩余物360P_X和第二掩膜圖案360P的暴露部分。在去除剩余物360P_X以后，覆蓋外面的第一掩膜圖案320 (OUT)的第二緩沖層350的側(cè)壁被暴露。此后，去除第三掩膜層964。參考圖16A、16B和16C，在儲(chǔ)器單元區(qū)域800A、連接區(qū)域800B和外圍電路區(qū)域 800C中，在第二緩沖層350上形成具有多個(gè)開口 966H的修剪掩膜圖案966。在儲(chǔ)器單元區(qū)域800A和連接區(qū)域800B中，覆蓋第一掩膜圖案320P要被去除的部分的那部分第二緩沖層 350通過開口 966H暴露。期望修剪掩膜圖案966精確對(duì)齊以便在連接區(qū)域800B中只選擇性地去除第一掩膜圖案320P和第二掩膜圖案360P的不期望的部分。根據(jù)本發(fā)明的實(shí)施例，連接區(qū)域800B 中的開口 966H很容易和第一掩膜圖案320P對(duì)齊以便被以充足的對(duì)齊裕度去除。具體來說，如圖16A中標(biāo)為“PA3”的區(qū)域中所示，開口 966H在連接區(qū)域800B中以至少3F的對(duì)齊裕度和第一掩膜圖案320P對(duì)齊。在本發(fā)明的實(shí)施例中，修剪掩膜圖案966 是光刻膠圖案。參考圖17A、17B和17C，通過在存儲(chǔ)器單元區(qū)域800A和連接區(qū)域800B中蝕刻掉第二緩沖層350和第一掩膜圖案320P不在修剪掩膜圖案966下面的部分來執(zhí)行修剪工藝。因此，在存儲(chǔ)器單元區(qū)域800A和連接區(qū)域800B中，被連接形成閉合形狀的第一掩膜圖案320P 被劃分為兩個(gè)部分。隨后，去除修剪掩膜圖案966。參考圖18A、18B和18C，在儲(chǔ)器單元區(qū)域800A、連接區(qū)域800B和外圍電路區(qū)域 800C中形成多個(gè)寬掩膜圖案968，和上面參考圖4K和4L描述的第四掩膜圖案366P類似。 寬掩膜圖案968包括第一寬掩膜圖案968A、多個(gè)第二寬掩膜圖案968B和第三寬掩膜圖案 968C。在存儲(chǔ)器單元區(qū)域800A中，在第二緩沖層350上形成第一寬掩膜圖案968A，毗鄰?fù)饷娴牡谝谎谀D案320P(OUT)并與第一掩膜圖案320P平行。在連接區(qū)域800B中，在第一掩膜圖案320P和第二掩膜圖案360P上形成第二寬掩膜圖案968B。在外圍電路區(qū)域800C 中，在第二緩沖層350上形成第三寬掩膜圖案968C。第一寬掩膜圖案968A是用于在存儲(chǔ)器單元區(qū)域800A中以相對(duì)較寬的寬度形成圖 8的地選擇線GSL的蝕刻掩膜。盡管未示出，但是在存儲(chǔ)器單元區(qū)域800A中也可以形成用于圖8的串選擇線SSL的各自的寬掩膜圖案。第二寬掩膜圖案968B也是用于形成圖8的
22連接區(qū)域800B中的接觸焊盤818、擬8和838的蝕刻掩膜。第三寬掩膜圖案968C是用于在外圍電路區(qū)域800C中形成圖8的外圍電路導(dǎo)電圖案870的蝕刻掩膜圖案。為了防止有限間隙內(nèi)接觸焊盤818、擬8和838短路，期望第二寬掩膜圖案968B之間的充足的工藝裕度。因此，圖9A的距離DF21和寬度DF22足以提供期望的工藝裕度。具體來說，如圖18A中標(biāo)為“PA4”的區(qū)域中所示，第二寬掩膜圖案968B被形成為很容易地和第二掩膜圖案360P以在毗鄰的第一掩膜圖案320P和第二掩膜圖案360P之間的至少3F的工藝裕度對(duì)齊。寬掩膜圖案968由具有不同于第二緩沖層350和特征層310的蝕刻選擇性的材料組成。例如，寬掩膜圖案968由旋涂硬掩膜(SOH)材料組成。參考圖19A、19B和19C，和上面參考圖4M描述的類似，通過使用第一掩膜圖案 320P和第二掩膜圖案360P以及寬掩膜圖案968作為蝕刻掩膜圖案化第二緩沖層350和第二緩沖層350下面的特征層310，在儲(chǔ)器單元區(qū)域800A、連接區(qū)域800B和外圍電路區(qū)域 800C中形成多個(gè)特征圖案310P。參考圖20A、20B和20C，通過使用特征圖案310P作為蝕刻掩膜圖案化硬掩膜層 920，在儲(chǔ)器單元區(qū)域800A、連接區(qū)域800B和外圍電路區(qū)域800C中形成多個(gè)硬掩膜圖案 920P。參考圖21A、21B和21C，通過使用硬掩膜圖案920P作為蝕刻掩膜圖形化導(dǎo)電層910， 在儲(chǔ)器單元區(qū)域800A、連接區(qū)域800B和外圍電路區(qū)域800C中形成多個(gè)導(dǎo)電圖案910P。導(dǎo)電圖案910P形成圖8的儲(chǔ)器單元區(qū)域800A、連接區(qū)域800B和外圍電路區(qū)域 800C中的多個(gè)導(dǎo)電線觀0、] 01、]\102、. . .、M63、M64和M65、串選擇線SSL、地選擇線GSL、第一、第二和第三接觸焊盤818、擬8和838，以及外圍電路導(dǎo)電圖案870。各自的集成焊盤被與每一導(dǎo)電線M00、M01、M02、. . .、M63、M64和M65整體形成。圖 9A、9B、9C、10A、10B、10C、11A、11B、11C、12A、12B、12C、13A、13B、13C、14A、14B、 14C、15A、15B、15C、16A、16B、16C、17A、17B、17C、18A、18B、18C、19A、19B、19C、20A、20B、20C、 21A、21B 和 21C 的工藝步驟被描述成包括圖 4A、4B、4C、4D、4E、4F、4G、4H、4I、4J、4K、4L 和 4M 的工藝步驟。但是，當(dāng)圖9六、98、9(、1(^、108、10(、1認(rèn)、118、11(、12六、128、12(、13六、138、13(、 14A、14B、14C、15A、15B、15C、16A、16B、16C、17A、17B、17C、18A、18B、18C、19A、19B、19C、20A、 20B、20C、21A、21B 和 21C 的工藝步驟包括圖 5A、5B、5C、5D、5E、5F、5G、5H、5I、5J、5K 和 5L 的工藝步驟時(shí)也可以實(shí)踐本發(fā)明。在上面描述的當(dāng)前實(shí)施例中，在第二緩沖層350上形成第一寬掩膜圖案968A，與第一掩膜圖案320P平行延伸以形成圖8的串選擇線SSL或者地選擇線GSL(見圖18A到圖18C)。這里，第一寬掩膜圖案968A在第二緩沖層350上形成，啦鄰?fù)饷娴牡谝谎谀D案 320P(0UT)同時(shí)不和第一掩膜圖案320P重疊。但是，本發(fā)明不局限于上面描述的當(dāng)前實(shí)施例，并且可以以很多不同形式具體實(shí)施。例如，圖8的串選擇線SSL和地選擇線GSL可以和上面描述的方法步驟不同地形成。 此外，形成第一掩膜圖案320P和第二掩膜圖案360P中的每一個(gè)被形成為和接觸焊盤818、 828和838中的相應(yīng)一個(gè)重疊的位置可以和圖8中所示的那些不同。圖22A、22B、23A、23B、24A和24B是根據(jù)本發(fā)明的用于形成串選擇線SSL和地選擇線GSL的替換實(shí)施例示出制造圖8的導(dǎo)電結(jié)構(gòu)的一部分的步驟的平面圖和剖視圖。具體來說，圖22A、23A和24A是圖8中標(biāo)為“IX”的矩形區(qū)域的平面圖，圖22B.23B和24B分別是沿著圖22A、23A和24A的線BY-BY'的剖視圖。在圖22A、22B、23A、23B、24A和 24B 中，和圖 4A、4B、4C、4D、4E、4F、4G、4H、4I、4J、4K、 4L、4M、9A、9B、9C、10A、10B、10C、11A、11B、11C、12A、12B、12C、13A、13B、13C、14A、14B、14C、 15A、15B、15C、16A、16B、16C、17A、17B、17C、18A、18B、18C、19A、19B、19C、20A、20B、20C、21A、
21B和21C中的那些相同的參考標(biāo)號(hào)代表類似的元素，因此，不重復(fù)對(duì)其操作或特性的描述。參考圖22A和22B，和上面參考圖9A、9B到9C描述的類似，在包括圖8的存儲(chǔ)器單元區(qū)域800A、連接區(qū)域800B和外圍電路區(qū)域800C的襯底900上順序地形成導(dǎo)電層910、硬掩膜層920、特征層310和第一掩膜層320。此外，在第一掩膜層320上形成多個(gè)第一緩沖結(jié)構(gòu)930。在本發(fā)明的范例實(shí)施例中，當(dāng)形成第一緩沖結(jié)構(gòu)930時(shí)，在一個(gè)存儲(chǔ)器單元塊區(qū)域中，啦鄰第一緩沖結(jié)構(gòu)930中最外面的一個(gè)也形成了對(duì)齊緩沖結(jié)構(gòu)930SL。對(duì)齊緩沖結(jié)構(gòu)930SL具有3F的寬度，和第一緩沖結(jié)構(gòu)930類似，并且與最外面的第一緩沖結(jié)構(gòu)930間隔3F。盡管圖22A和22B只示出了針對(duì)地選擇線GSL形成的一個(gè)對(duì)齊緩沖結(jié)構(gòu)930SL，但是針對(duì)圖8的串選擇線SSL形成對(duì)齊緩沖結(jié)構(gòu)930SL也可以實(shí)踐本發(fā)明。參考圖23A和23B，在圖22A和22B以后執(zhí)行和上面參考圖10A、10B、10C、11A、11B、 11C、12A、12B、12C、13A、13B、13C、14A、14B、14C、15A、15B、15C、16A、16B 和 16C 描述的類似的工藝步驟以形成第一掩膜結(jié)構(gòu)320P和第二掩膜結(jié)構(gòu)360P。此外，和上面參考圖17A、17B和 17C描述的類似，執(zhí)行修剪工藝以去除第一掩膜結(jié)構(gòu)320P和第二掩膜結(jié)構(gòu)360P的被置于特征層310的暴露區(qū)域中的部分。在這樣的修剪期間，第一對(duì)齊掩膜圖案320SL在被從對(duì)齊緩沖結(jié)構(gòu)930SL產(chǎn)生以后也可以被修剪。根據(jù)本發(fā)明的實(shí)施例，外面的第一掩膜圖案320P(0UT)和第一對(duì)齊掩膜圖案320SL之間的距離是大約1F。毗鄰第一對(duì)齊掩膜圖案320SL的第二對(duì)齊掩膜圖案 360SL被和第二掩膜圖案360P同時(shí)形成。參考圖24A和MB，和上面參考圖18A、18B和18C描述的類似，在圖23A和23B以后，在存儲(chǔ)器單元區(qū)域800A、連接區(qū)域800B和外圍電路區(qū)域800C中形成多個(gè)寬掩膜圖案 968。在圖24A和MB的例子中，第一寬掩膜圖案968SL在第二緩沖層350上形成，和第一對(duì)齊掩膜圖案320SL和第二對(duì)齊掩膜圖案360SL重疊。第一寬掩膜圖案968SL被形成為至少和第一對(duì)齊掩膜圖案320SL的一部分以及由第一對(duì)齊掩膜圖案320SL限定的區(qū)域重疊。因此，根據(jù)本發(fā)明的范例實(shí)施例，沿著Y軸方向第一寬掩膜圖案968SL的寬度小于3F。此外，多個(gè)第二寬掩膜圖案968B被形成為和第一掩膜圖案320P和第二掩膜圖案360P重疊，如圖24A中所示。隨后，和上面參考圖19A、19B和19C描述的類似，通過使用第一掩膜圖案320P、第二掩膜圖案360P、第一對(duì)齊掩膜圖案320SL、第一寬掩膜圖案968SL和第二寬掩膜圖案968B 作為蝕刻掩膜圖案化第二緩沖層350和特征層310形成多個(gè)特征圖案310P。此后，和上面參考20A、20B、20C、21A、21B和21C描述的類似，使用特征圖案310P作為蝕刻掩膜形成多個(gè)導(dǎo)電圖案910P。在圖22A、22B、23A、2!3B、24A和MB中，通過使用第一對(duì)齊掩膜圖案320SL和第一寬掩膜圖案968SL，在存儲(chǔ)器單元區(qū)域300A中形成地選擇線GSL或者串選擇線SSL。在第一對(duì)齊掩膜圖案320SL上形成第一寬掩膜圖案968SL以形成蝕刻掩膜。第一寬掩膜圖案 968SL被形成得比第一對(duì)齊掩膜圖案320SL窄。以這種方式，在圖8中地選擇線GSL和導(dǎo)電線MOO之間的距離或者圖8中串選擇線SSL和導(dǎo)電線M65之間的距離被相對(duì)于第一掩膜圖案320P和第一對(duì)齊掩膜圖案320SL之間的距離對(duì)齊。因此，地選擇線GSL和導(dǎo)電線MOO之間的距離以及串選擇線SSL和導(dǎo)電線M65之間
的距離被設(shè)計(jì)為1F。因此，在圖8的存儲(chǔ)器單元塊840中，防止了導(dǎo)電線M00、M01、M02.....
M63、M64和M65的組和地選擇線GSL或者串選擇線SSL之間的對(duì)不齊。而且，在襯底900上形成的多個(gè)存儲(chǔ)器單元塊中，在導(dǎo)電線M00、M01、M02、. . .、M63、M64和M65的各自的組和地選擇線GSL或者串選擇線SSL之間的各自的距離可以相同。這里圖22A、22B、23A、2!3B、24A和MB的工藝步驟被描述成包括圖4A、4B、4C、4D、 4E、4F、4G、4H、4I、4J、4K、4L 和 4M 的工藝步驟。但是，當(dāng)圖 22A、22B、23A、23B、24A 和 24B 的工藝步驟包括圖5A、5B、5C、5D、5E、5F、5G、5H、5I、5JjK* 5L的工藝步驟時(shí)也可以實(shí)踐本發(fā)明。圖25是根據(jù)本發(fā)明的替換實(shí)施例形成的半導(dǎo)體器件的導(dǎo)電結(jié)構(gòu)的平面圖。在圖 25中，和圖8的那些相同的參考標(biāo)號(hào)代表相同的元素，因此，不重復(fù)對(duì)其操作或者特性的描述。圖25示出了 NAND閃存器件的存儲(chǔ)器單元區(qū)域800A和用于把構(gòu)成存儲(chǔ)器單元區(qū)域800A的單元陣列的多個(gè)導(dǎo)電線，例如多個(gè)字線或者位線，連接到例如解碼器的外部電路 (未示出)的連接區(qū)域800B的一部分的布局。參考圖25，在存儲(chǔ)器單元區(qū)域800A中形成多個(gè)存儲(chǔ)器單元塊1002，但是為了描述和圖示的簡(jiǎn)潔，在圖25中只示出了一個(gè)存儲(chǔ)器單元塊1002的一部分。在存儲(chǔ)器單元塊1002中，形成圖2的一個(gè)單元串10的多個(gè)導(dǎo)電線M100、MlOU M102...和M107在串選擇線(未示出)和地選擇線GSL之間沿著第一方向(圖25中的X軸方向)從存儲(chǔ)器單元區(qū)域800A到連接區(qū)域800B平行地延伸。導(dǎo)電線M100、M101、M102...和 M107中的每一個(gè)在連接區(qū)域800B中均具有各自的整體接觸焊盤(例如圖25中以虛線描繪輪廓的接觸焊盤1018、1028、1038和1048其中之一)，用于連接到外部電路。導(dǎo)電線M100、M101、M102...和M107在同一平面上形成，并被組織為多個(gè)導(dǎo)電線組MG101、MG102...，每一個(gè)均由各自的四個(gè)這樣的導(dǎo)電線組成。多個(gè)導(dǎo)電線組MG101、 MG102...中的每一個(gè)均包括第一導(dǎo)電線1010、第二導(dǎo)電線1020、第三導(dǎo)電線1030以及第四導(dǎo)電線1040。第三導(dǎo)電線1030在第一導(dǎo)電線1010和第二導(dǎo)電線1020之間。第四導(dǎo)電線1040 毗鄰第二導(dǎo)電線1020。第二導(dǎo)電線1020在第三和第四導(dǎo)電線1030和1040之間。每一個(gè)存儲(chǔ)器單元塊1002均可以包括例如八個(gè)、十六個(gè)或三十二個(gè)導(dǎo)電線組，但是本發(fā)明不限于此。每一個(gè)存儲(chǔ)器單元塊具有不同數(shù)量的導(dǎo)電線可以實(shí)踐本發(fā)明。第一導(dǎo)電線1010包括第一線部分1012和第一分支部分1014。第一線部分1012 沿著第一方向(圖25中的X軸方向)從存儲(chǔ)器單元區(qū)域800延伸到連接區(qū)域800B。第一分支部分1014在連接區(qū)域800B中形成，從第一線部分1012的一端沿著不同于第一方向的方向(例如垂直沿著圖25中的Y軸方向)延伸。第二導(dǎo)電線1020包括第二線部分1022和第二分支部分1024。第二線部分1022與第一線部分1012平行地從存儲(chǔ)器單元區(qū)域800延伸到連接區(qū)域800B。第二分支部分IOM 在連接區(qū)域800B中形成，從第二線部分1022的一端沿著不同于第一方向的方向(例如垂直沿著圖25中的Y軸方向)延伸。第三導(dǎo)電線1030包括第三線部分1032和第三分支部分1034。第三線部分1032 在第一線部分1012和第二線部分1022之間平行延伸。第三分支部分1034在第一分支部分1014和第二分支部分IOM之間形成，從第三線部分1032的一端沿著不同于第一方向的方向(例如垂直沿著圖25中的Y軸方向)延伸。第三分支部分1034比第一分支部分1014 和第二分支部分IOM短。第四導(dǎo)電線1040包括第四線部分1042和第四分支部分1044。第四線部分1042 與第一線部分1012平行地從存儲(chǔ)器單元區(qū)域800A延伸到連接區(qū)域800B。第四分支部分 1044在連接區(qū)域800B中形成，沿著不同于第一方向的方向(例如垂直沿著圖25中的Y軸方向)從第四線部分1042的一端延伸。第四分支部分1044比第二分支部分IOM短，并且第四分支部分1042比第二線部分1022長(zhǎng)。第二掩膜圖案的一部分在制造第四分支部分期間被修剪，以使第四分支部分 1044比第二分支部分IOM短。進(jìn)一步參考圖25，第一、第二、第三和第四分支部分1014、1024、10；34和1044沿著 Y軸方向延伸，但是本發(fā)明不限于此。第一、第二、第三和第四分支部分1014、1024、1034和 1044沿著不同的方向延伸可以實(shí)踐本發(fā)明。在圖25的例子中，第三導(dǎo)電線1030還包括在連接區(qū)域800B中從第三分支部分與第三線部分1032平行地延伸的連接部分1036。依據(jù)圖案化半導(dǎo)體器件的工藝，形成或者不形成連接部分1036都可以實(shí)踐本發(fā)明。在每一個(gè)導(dǎo)電線組MG101、MG102...中，圖25的第一、第二和第三導(dǎo)電線1010、 1020和1030類似于圖8的第一、第二和第三導(dǎo)電線810、820和830，因此，這里不重復(fù)其詳
細(xì)描述。在本發(fā)明的范例實(shí)施例中，導(dǎo)電線組MG101、MG102...中的各自的第四導(dǎo)電線 1040的各自的寬度WFl在存儲(chǔ)器單元區(qū)域800A中和在連接區(qū)域800B中相同。例如，這樣的寬度WFl是半導(dǎo)體器件的最小特征尺寸1F。而且，根據(jù)本發(fā)明的范例實(shí)施例，導(dǎo)電線1010、 1020、1030和1040在存儲(chǔ)器單元區(qū)域800A中彼此分開IF的距離。在連接區(qū)域800B中，多個(gè)導(dǎo)電線組MGlOl、MG102...中的每一個(gè)均包括一個(gè)與第一導(dǎo)電線1010整體形成的第一接觸焊盤1018、一個(gè)與第二導(dǎo)電線1020整體形成的第二接觸焊盤10 、一個(gè)與第三導(dǎo)電線1030整體形成的第三接觸焊盤1038，以及一個(gè)與第四導(dǎo)電線1040整體形成的第四接觸焊盤1048。在圖25的例子中，第一接觸焊盤1018與第一分支部分1014整體形成。第二接觸焊盤10 與第二分支部分IOM整體形成。第三接觸焊盤1038與第三導(dǎo)電線1030的連接部分1036整體形成。第四接觸焊盤1048與第四分支部分1044整體形成。根據(jù)本發(fā)明的范例實(shí)施例，第一、第二、第三和第四接觸焊盤1018、1028、1038和1048被形成為彼此分離。在圖25中，根據(jù)本發(fā)明的范例實(shí)施例，導(dǎo)電線M100、MlOU M102. · ·地選擇線GSL 和接觸焊盤1018、1028、1038和1048由相同材料組成。導(dǎo)電線1010、1020、1030和1040在存儲(chǔ)器單元區(qū)域800A中形成存儲(chǔ)器單元的字線或者位線。
在連接區(qū)域800B中，在每一導(dǎo)電線組MGlOl、MG102...中，第一分支部分1014和第二分支部分1024之間的距離DFlOl至少是導(dǎo)電線Μ100、Μ101、Μ102、· · ·、M63、M64和M65 的寬度WFl的九倍。例如，距離DFlOl等于或者大于9F。在一個(gè)導(dǎo)電線組的第一分支部分1014和毗鄰的導(dǎo)電線組的第二分支部分IOM之間的距離DF102至少是導(dǎo)電線M100、M101、M102、...的寬度WFl的五倍。例如，距離DF102 等于或大于5F。這些距離DFlOl和DF102確保相對(duì)較大的設(shè)計(jì)裕度，用于防止接觸焊盤 1018、1028、1038 和 1048 之間的短路。圖 26A、26B、26C、27A、27B、27C、28A、28B、28C、29A、29B、29C、30A、30B、30C、31A、 31B、31C、32A、32B、32C、33A、33B、33C、34A、34B、34C、35A、35B、35C、36A、36B、36C、37A、37B 和 37C是根據(jù)本發(fā)明的實(shí)施例示出制造圖25的導(dǎo)電結(jié)構(gòu)的一部分的步驟的平面圖和剖視圖。圖 26A、27A、28A、29A、30A、31A、32A、33A、34A、35A、36A 和 37A 是圖 25 中標(biāo)為 “IX” 的矩形區(qū)域的平面圖。圖 26B、27BJ8BJ9B、30B、31B、32B、33B、;34B、35B、36B 和 37B 分別是沿著圖 ^A、27A、^A、^A、30A、31A,32A,33A,34A,35A,36A 和 37A 中的線 BY-BY ‘的剖視圖。 圖 26C、27C、28C、29C、30C、31C、32C、33C、34C、35C、36C 和 37C 分別是沿著圖 26A、27A、28A、 ^A、30A、31A、32A、33A、34A、;35A、36A 和 37A 中的線 CY-CY'的剖視圖。圖 26A、26B、26C、27A、27B、27C、28A、28B、28C、29A、29B、29C、30A、30B、30C、31A、 31B、31C、32A、32B、32C、33A、33B、33C、34A、34B、34C、35A、35B、35C、36A、36B、36C、37A、37B 和 37C中的工藝步驟被描述成包括圖5A、5B、5C、5D、5E、5F、5G、5H、5I、5JJK和5L的類似工藝步驟。在這些圖中相同的參考標(biāo)號(hào)代表相同的元素，因此，不重復(fù)其操作或者特性。參考圖^A、^B和^C，襯底900包括存儲(chǔ)器單元區(qū)域800A和連接區(qū)域800B。在襯底900上形成用于形成多個(gè)導(dǎo)電線的導(dǎo)電層910，并且在導(dǎo)電層910上形成硬掩膜層920。 接著，和上面參考圖5A描述的類似，在存儲(chǔ)器單元區(qū)域800A和連接區(qū)域800B中，在硬掩膜層920上順序地形成特征層410和第一掩膜層420。隨后，和上面參考圖5A描述的類似，在第一掩膜層420上形成多個(gè)第一緩沖結(jié)構(gòu)1030。對(duì)于每一導(dǎo)電線組MG101、MG102，形成了兩個(gè)第一緩沖結(jié)構(gòu)1030的各自的組，每一個(gè)第一緩沖結(jié)構(gòu)1030均具有“F”形，和上面參考圖9A描述的類似。但是，利用每一個(gè)均具有和“F”線對(duì)稱的反“F”形、“Y”形、和“Y”線對(duì)稱的反“Y”形、叉子形或者和叉子形線對(duì)稱的倒叉子形的第一緩沖結(jié)構(gòu)1030也可以實(shí)踐本發(fā)明。在圖^A中，每一緩沖結(jié)構(gòu)1030均包括沿著第一方向(即X軸方向)從存儲(chǔ)器單元區(qū)域800A延伸到連接區(qū)域800B的線緩沖部分1030A。每一緩沖結(jié)構(gòu)1030也包括在連接區(qū)域800B內(nèi)沿著不同于第一方向的方向，例如沿著垂直方向(即Y軸方向)彼此平行地延伸的分支緩沖部分1030B和1030C。在圖26A的例子中，分支緩沖部分1030B和1030C之間的距離DF121至少是3F，例如4F，以確保充足的工藝裕度。第一緩沖結(jié)構(gòu)1030具有至少比要在襯底900上形成的精細(xì)圖案的目標(biāo)寬度IF大三倍的寬度。例如，在圖26A中，線部分1030A和分支部分1030B和1030C每一個(gè)均具有3F 的寬度。此外，啦鄰的緩沖結(jié)構(gòu)1030的線部分之間的距離是5F。此外在圖^A中，第一緩沖結(jié)構(gòu)1030的分支部分1030B和1030C從其延伸的部分的寬度DF122是大約5F，以確保充足的工藝裕度。但是，利用第一緩沖結(jié)構(gòu)1030的這些部分的其他寬度也可以實(shí)踐本發(fā)明。如圖^A的例子中所示，在連接區(qū)域800B中， 鄰的第一緩沖結(jié)構(gòu)的各自的分支部分1030B或1030C之間的距離DF123至少是5F，例如8F。參考圖27A、27B和27C，和上面參考圖5B、5C和5D描述的類似，在存儲(chǔ)器單元區(qū)域 800A和連接區(qū)域800B中，在第一緩沖結(jié)構(gòu)1030和第一掩膜層420的暴露表面上淀積間隔層440。然后，這樣的間隔層440被回蝕刻，直到第一掩膜層420的上表面被暴露，在存儲(chǔ)器單元區(qū)域800A中在第一緩沖結(jié)構(gòu)1030的側(cè)壁形成多個(gè)間隔440S為止。接著，去除第一緩沖結(jié)構(gòu)1030。在本發(fā)明的范例實(shí)施例中，每一間隔440S均具有目標(biāo)寬度1F。沿著第一緩沖結(jié)構(gòu) 1030的側(cè)壁如此形成的間隔440S具有環(huán)形形狀，和第一緩沖結(jié)構(gòu)930的形狀對(duì)應(yīng)。參考圖^A、28B和^C，和上面參考圖5E和5F描述的類似，通過使用間隔440S作為蝕刻掩膜圖案化第一掩層420，在存儲(chǔ)器單元區(qū)域800A和連接區(qū)域800B中形成多個(gè)第一掩膜圖案420P。隨后，在存儲(chǔ)器單元區(qū)域800A中和連接區(qū)域800B中，通過第一掩膜圖案 420P暴露的特征層410的上表面被去除第一深度Rl以形成特征層410的下表面410R。在本發(fā)明的范例實(shí)施例中，第一深度Rl是目標(biāo)寬度1F。接著，去除間隔440S以暴露第一掩膜圖案420P的上表面。第一掩膜圖案420P具有沿著第一緩沖結(jié)構(gòu)1030的“F”形輪廓的環(huán)形形狀。在存儲(chǔ)器單元區(qū)域800A中和連接區(qū)域800B中，第一掩膜圖案420P包括和存儲(chǔ)器單元塊1002的外面部分對(duì)應(yīng)的外面的第一掩膜圖案420P(0UT)(見圖25)。參考圖^A、29B和^C，和上面參考圖5G、5H和51描述的類似，在存儲(chǔ)器單元區(qū)域 800A和連接區(qū)域800B中，在第一掩膜圖案420P的側(cè)壁和上表面以及特征層410的下表面 410R上淀積第二緩沖層450。接著，在存儲(chǔ)器單元區(qū)域800A和連接區(qū)域800B中，第二掩膜層460 (見圖5H)被淀積在第二緩沖層450上，并且此后被回蝕刻直到第二緩沖層450的上部被暴露形成多個(gè)第二掩膜圖案460P為止。在第二掩膜圖案460P被形成以后，在存儲(chǔ)器單元區(qū)域800A和連接區(qū)域800B中，第二掩膜層460的不期望的剩余物460P_X可能存在于覆蓋外面的第一掩膜圖案420P的第二緩沖層350的側(cè)壁上，(OUT)。參考圖^A，在標(biāo)為“PA101”的區(qū)域匯總凹陷間隙妨4沿著Y軸方向的寬度是3F。 此后，在形成第二掩膜圖案460P以后，在圖^A &“ΡΑ101”部分中的凹陷間隙454中，第二掩膜圖案460P仍作為間隔留在第二緩沖層450的側(cè)壁上。參考圖30A、30B和30C，在存儲(chǔ)器單元區(qū)域800A和連接區(qū)域800B中中形成暴露剩余物460P_X的第三掩膜層1064。因此，第二掩膜圖案460P期望被去除的部分被暴露。圖 30A的第三掩膜圖案1064和上面參考圖14A、14B和14C描述的第三掩膜層964類似。參考圖31A、31B和31C，第二掩膜圖案460P未被置于第三掩膜層1064下面的部分和剩余物460P_X被蝕刻掉。為了去除第二掩膜圖案460P的這樣的部分和剩余物460P_X， 可以執(zhí)行各向同性濕法或者干法蝕刻。在去除剩余物460P_X以后，覆蓋外面的第一掩膜圖案420P(0UT)的第二緩沖層450的側(cè)壁被暴露。此后，去除第三掩膜層1064。參考圖32A、32B和32C，在存儲(chǔ)器單元區(qū)域800A和連接區(qū)域800B中，在第二緩沖層450上形成具有多個(gè)開口 1066H的修剪掩膜圖案1066。在存儲(chǔ)器單元區(qū)域800A和連接區(qū)域800B中，覆蓋第一掩膜圖案420P的期望被去除的部分的一部分第二緩沖層450通過開口 1066H暴露。期望修剪掩膜圖案1066精確對(duì)齊以便在連接區(qū)域800B中只選擇性地去除第一掩
28膜圖案420P和第二掩膜圖案460P的不期望的部分。如圖32A中的標(biāo)為“PA103”的區(qū)域中所示，修剪掩膜圖案1066的開口 1066H很容易以3F的充足對(duì)齊裕度對(duì)齊。在本發(fā)明的范例實(shí)施例中，修剪掩膜圖案1066可以是光刻膠圖案。參考圖33A、3!3B和33C，通過開口 1066H內(nèi)的結(jié)構(gòu)直到其中暴露特征層410為止來執(zhí)行修剪工藝。隨后，去除修改掩膜圖案1066。在制造第四分支部分期間去除一部分第二掩膜圖案，以使圖25中第四分支部分1044比第二分支部分IOM短。參考圖34A、34B和34C，和上面參考圖漲描述的類似，在儲(chǔ)器單元區(qū)域800A和連接區(qū)域800B中形成多個(gè)寬掩膜圖案1068。寬掩膜圖案1068包括第一寬掩膜圖案1068A和多個(gè)第二寬掩膜圖案1068B。 在存儲(chǔ)器單元區(qū)域800A中，在第二緩沖層450上形成第一寬掩膜圖案1068A，毗鄰?fù)饷娴牡谝谎谀D案420P(OUT)并與第一掩膜圖案420P平行。在連接區(qū)域800B中，在第一掩膜圖案420P和第二掩膜圖案460P上形成多個(gè)第二寬掩膜圖案1068B。盡管未示出，但是在外圍電路區(qū)域(例如和圖8中的外圍電路區(qū)域800C類似)中可以形成一個(gè)寬掩膜圖案 1068。第一寬掩膜圖案1068A是用于在存儲(chǔ)器單元區(qū)域800A中形成圖25的相對(duì)較寬的地選擇線GSL的蝕刻掩膜圖案。盡管未示出，但是利用對(duì)應(yīng)的寬掩膜圖案也可以形成相對(duì)較寬的串選擇線SSL。第二寬掩膜圖案1068B是用于在連接區(qū)域800B中形成多個(gè)圖25的第一、第二、第三和第四接觸焊盤1018、1028、1038和1048的蝕刻掩膜圖案。根據(jù)本發(fā)明的范例實(shí)施例，圖26A的距離或者寬度DF121、DF122和DF123足以在有限間隙上形成期望數(shù)量的寬掩膜圖案1068B而不導(dǎo)致作為結(jié)果的第一、第二、第三和第四接觸焊盤1018、1028、1038和1048的電氣短路。寬掩膜圖案1068由具有不同于第二緩沖層450和特征層410的蝕刻選擇性的材料組成。例如，寬掩膜圖案1068由旋涂硬掩膜 (SOH)材料組成。參考圖35A到35C，通過使用第一掩膜圖案420P、第二掩膜圖案460P、和寬掩膜圖案1068作為蝕刻掩膜蝕刻掉第二緩沖層450和特征層410的部分，在存儲(chǔ)器單元區(qū)域800A 和連接區(qū)域800B中形成多個(gè)特征圖案410P，和上面參考圖5L描述的類似。參考圖36A、36B和36C，通過使用特征圖案410P作為蝕刻掩膜圖案化硬掩膜層 920，在存儲(chǔ)器單元區(qū)域800A和連接區(qū)域800B中形成多個(gè)硬掩膜圖案920P2。參考圖37A、37B和37C，通過使用硬掩膜圖案920P2作為蝕刻掩膜圖案化導(dǎo)電層 910，在存儲(chǔ)器單元區(qū)域800A和連接區(qū)域800B中形成多個(gè)導(dǎo)電圖案910P2。在存儲(chǔ)器單元區(qū)域800A和連接區(qū)域800B中所述多個(gè)導(dǎo)電圖案910P2包括圖25 的導(dǎo)電線M100、M101、M102. · ·、地選擇線GSL和接觸焊盤1018、1028、1038和1048。盡管未示出，在存儲(chǔ)器單元區(qū)域800A中，導(dǎo)電圖案910P2也可以包括串選擇線SSL。盡管未示出， 在外圍電路區(qū)域(未示出)中，多個(gè)導(dǎo)電圖案910P2還可以包括外圍電路導(dǎo)電圖案。各自的接觸焊盤，例如1018、1028、1038和1048，與導(dǎo)電線M100、M101、M102...整體形成。圖38是包括根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體存儲(chǔ)器器件的存儲(chǔ)器卡1200的框圖。 存儲(chǔ)器卡1200包括存儲(chǔ)器控制器1220和存儲(chǔ)器模塊1210。存儲(chǔ)器控制器1220產(chǎn)生命令或地址信號(hào)C/A。在本發(fā)明的范例實(shí)施例中，存儲(chǔ)器模塊1210包括至少一個(gè)閃存器件。存儲(chǔ)器控制器1220包括把命令或地址信號(hào)C/A傳送到主機(jī)(未示出)或者從主機(jī)接收命令或地址信號(hào)C/A的主機(jī)接口 1223，以及把命令或地址信號(hào)C/A傳送到主機(jī)(未示出)或從存儲(chǔ)器模塊1210接收命令或地址信號(hào)C/A的存儲(chǔ)器接口 1225。
主機(jī)接口 1223、控制器12 和存儲(chǔ)器接口 1225經(jīng)由公共總線和控制器存儲(chǔ)器 1221以及處理器1222通信?？刂破鞔鎯?chǔ)器1221可以是靜態(tài)隨機(jī)訪問存儲(chǔ)器(SRAM)，并且處理器1222可以是中央處理單元(CPU)。 存儲(chǔ)器模塊1210從存儲(chǔ)器控制器1220接收命令或地址信號(hào)C/A，并把數(shù)據(jù)存儲(chǔ)在存儲(chǔ)器模塊1210中所包括的存儲(chǔ)器器件的至少一個(gè)中?；蛘撸鎯?chǔ)器模塊1210響應(yīng)于命令或地址信號(hào)C/A在存儲(chǔ)器器件中的至少一個(gè)中搜索數(shù)據(jù)。每一存儲(chǔ)器器件包括多個(gè)可尋址存儲(chǔ)器單元和接收命令或地址信號(hào)C/A以產(chǎn)生用于在編程或者讀取操作期間訪問可尋址存儲(chǔ)器單元中的至少一個(gè)的行或列信號(hào)。存儲(chǔ)器控制器1220中所包括的器件1221、1222、1223、12M和1225，以及存儲(chǔ)器模塊1210可以包括根據(jù)這里描述的本發(fā)明的實(shí)施例形成的精細(xì)圖案。圖39是包括具有根據(jù)本發(fā)明的實(shí)施例形成的半導(dǎo)體器件的存儲(chǔ)器卡1310的存儲(chǔ)器系統(tǒng)1300的框圖。存儲(chǔ)器系統(tǒng)1300包括經(jīng)由公共總線1360通信的處理器1330，例如 CPU(中央處理單元)。存儲(chǔ)器系統(tǒng)1300也包括隨機(jī)訪問存儲(chǔ)器單元1340、用戶接口 1350 和調(diào)制解調(diào)器1320，它們經(jīng)由公共總線1360把信號(hào)傳送到存儲(chǔ)器卡/從存儲(chǔ)器卡1310接收信號(hào)。存儲(chǔ)器系統(tǒng)1300的元件，例如存儲(chǔ)器卡1310、處理器1330、隨機(jī)訪問存儲(chǔ)器單元 1340、用戶接口 1350以及調(diào)制解調(diào)器1320，可以包括根據(jù)這里描述的本發(fā)明的實(shí)施例形成的精細(xì)圖案。存儲(chǔ)器系統(tǒng)1300可在電子工業(yè)的各種領(lǐng)域中使用。例如，存儲(chǔ)器系統(tǒng)1300 可在固態(tài)驅(qū)動(dòng)器(solid state drive, SSD)、CMOS 圖像傳感器(CMOS image sensor, CIS) 和計(jì)算機(jī)應(yīng)用芯片組中使用。例如在本說明書中公開的存儲(chǔ)器系統(tǒng)或者存儲(chǔ)器器件，可以用各種類型的封裝其中之一的形式封裝，例如球柵陣列(ball grid arrays，BGA)、芯片級(jí)封裝(chip scale package，CSP)、塑封有引線芯片載體(plastic leaded chip carriers，PLCC)、塑料雙列直ζ ^ (plastic dual in-line packages, PDIP)、多(multi-chip packages, MCP)、晶片級(jí)制造封裝(wafer-level fabricated packages，WFP)，或者晶片級(jí)成品儲(chǔ)備封裝(wafer-level processed stock packages, WSP)。前面說明了范例實(shí)施例，并且不要被理解為對(duì)其限制。盡管已經(jīng)描述了幾個(gè)范例實(shí)施例，但是本領(lǐng)域技術(shù)人員將容易理解，不實(shí)質(zhì)上偏離本發(fā)明概念的新穎教導(dǎo)和益處，在這些范例實(shí)施例中很多修改是可能的。因此，意圖所有這些修改要被包括在本發(fā)明概念如權(quán)利要求中限定的范圍內(nèi)。在權(quán)利要求中，意圖裝置加功能(means-plus-fimction)的條款覆蓋這里描述的執(zhí)行所引述的功能的結(jié)構(gòu)，并且不僅僅是結(jié)構(gòu)等同，還有等同結(jié)構(gòu)。因此，要理解前面說明了各種范例實(shí)施例，并且不要理解為限于公開的特定范例實(shí)施例，并且意圖對(duì)公開的范例實(shí)施例的修改，以及其他范例實(shí)施例被包括在所附權(quán)利要求的范圍內(nèi)。本發(fā)明只如下列權(quán)利要求及其等同物中限定的那樣被限制。
權(quán)利要求
1.一種半導(dǎo)體器件，包含第一導(dǎo)電線，包括在襯底之上形成并沿第一方向延伸的第一線部分，并且包括從所述第一線部分的端部沿著不同于所述第一方向的方向延伸的第一分支部分；第二導(dǎo)電線，包括在所述襯底之上形成并沿著所述第一方向延伸的第二線部分，并且包括從所述第二線部分的端部沿著不同于所述第一方向的方向延伸的第二分支部分；和第三導(dǎo)電線，包括在所述襯底之上形成并沿著所述第一方向延伸的第三線部分，并且包括從所述第三線部分的端部沿著不同于所述第一方向的方向延伸的第三分支部分，其中，所述第三分支部分被置于所述第一和第二分支部分之間，并且比所述第一和第二分支部分短。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第三分支部分比所述第一和第二分支部分至少短了所述半導(dǎo)體器件的焊盤大小。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一、第二和第三線部分在所述襯底的存儲(chǔ)器單元區(qū)域中彼此平行地延伸。
4.如權(quán)利要求3所述的半導(dǎo)體器件，其中，所述第一、第二和第三線部分中的每一個(gè)均具有第一寬度，并且其中，所述第一、第二和第三線部分彼此間隔所述第一寬度。
5.如權(quán)利要求3所述的半導(dǎo)體器件，其中，所述第三線部分比所述第一線部分長(zhǎng)并且比所述第二線部分短。
6.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一、第二和第三分支部分在所述襯底的連接區(qū)域中彼此平行地延伸。
7.如權(quán)利要求6所述的半導(dǎo)體器件，其中，所述第一和第二分支部分之間的距離至少是所述第一、第二和第三線部分中的每一個(gè)的寬度的九倍。
8.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一、第二和第三分支部分沿著垂直于所述第一方向的方向延伸。
9.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第三導(dǎo)電線還包括從所述第三分支部分與所述第三線部分平行地延伸的連接部分。
10.如權(quán)利要求1所述的半導(dǎo)體器件，還包含耦合到所述第一分支部分的第一接觸焊盤；耦合到所述第二分支部分的第二接觸焊盤；和耦合到所述第三分支部分的第三接觸焊盤，其中，所述第一、第二和第三接觸焊盤被彼此分離地形成。
11.如權(quán)利要求10所述的半導(dǎo)體器件，其中，所述第一接觸焊盤被與所述第一分支部分整體形成，并且其中，所述第二接觸焊盤被與所述第二分支部分整體形成，并且其中，所述第三接觸焊盤被與所述第三分支部分整體形成。
12.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一、第二和第三導(dǎo)電線被配置為作為所述半導(dǎo)體器件的一部分形成的存儲(chǔ)單元塊的字線或者位線。
13.如權(quán)利要求1所述的半導(dǎo)體器件，還包含第四導(dǎo)電線，包括在所述襯底之上形成并沿著所述第一方向毗鄰所述第二線部分延伸的第四線部分，并且包括從所述第四線部分端部沿著不同于所述第一方向延伸的第四分支部分，其中，所述第四分支部分比所述第二分支部分短，并且其中，所述第四線部分比所述第二線部分長(zhǎng)。
14.一種半導(dǎo)體器件，包含襯底，包括存儲(chǔ)器單元區(qū)域和連接區(qū)域；和多個(gè)導(dǎo)電線組，每一個(gè)均包括各自的第一導(dǎo)電線，包括在所述存儲(chǔ)器單元區(qū)域中形成并沿著第一方向延伸的第一線部分，并且包括從所述第一線部分的端部沿著不同于所述第一方向的方向在所述連接區(qū)域中延伸的第一分支部分；各自的第二導(dǎo)電線，包括在所述存儲(chǔ)器單元區(qū)域中形成并沿著所述第一方向延伸的第二線部分，并且包括從所述第二線部分的端部沿著不同于所述第一方向的方向在所述連接區(qū)域中延伸的第二分支部分；和各自的第三導(dǎo)電線，包括在所述存儲(chǔ)器單元區(qū)域中形成并沿著所述第一方向延伸的第三線部分，并且包括從所述第三線部分的端部沿著不同于所述第一方向的方向在所述連接區(qū)域中延伸的第三分支部分，其中，所述第三分支部分被置于所述第一和第二分支部分之間，并且比所述第一和第二分支部分短。
15.如權(quán)利要求14所述的半導(dǎo)體器件，其中，所述第三分支部分比所述第一和第二分支部分至少短了所述半導(dǎo)體器件的焊盤大小。
16.如權(quán)利要求14所述的半導(dǎo)體器件，其中，所述第一、第二和第三線部分在所述存儲(chǔ)器單元區(qū)域中彼此平行地延伸，并且其中，所述第一、第二和第三分支部分沿著垂直于所述第一方向的方向在所述連接區(qū)域中延伸。
17.如權(quán)利要求14所述的半導(dǎo)體器件，其中，所述第一、第二和第三線部分中的每一個(gè)均具有第一寬度，并且其中，所述第一、第二和第三線部分彼此間隔所述第一寬度，并且其中，在所述連接區(qū)域中所述第一和第二分支部分之間的距離至少是所述第一、第二和第三線部分中的每一個(gè)的寬度的九倍。
18.如權(quán)利要求14所述的半導(dǎo)體器件，其中，所述第三線部分比所述第一線部分長(zhǎng)并且比所述第二線部分短。
19.如權(quán)利要求14所述的半導(dǎo)體器件，其中，所述第三導(dǎo)電線還包含從所述第三分支部分與所述第三線部分平行地延伸的連接部分。
20.如權(quán)利要求14所述的半導(dǎo)體器件，還包含與所述第一分支部分整體形成的第一接觸焊盤；與所述第二分支部分整體形成的第二接觸焊盤；和與所述第三分支部分整體形成的第三接觸焊盤，其中，所述第一、第二和第三接觸焊盤被彼此分離地形成。
21.如權(quán)利要求14所述的半導(dǎo)體器件，其中，所述第一、第二和第三導(dǎo)電線被配置為作為所述半導(dǎo)體器件的一部分形成的存儲(chǔ)單元塊的字線或者位線。
22.如權(quán)利要求14所述的半導(dǎo)體器件，其中，每一個(gè)導(dǎo)電線組還包括各自的第四導(dǎo)電線，包括在所述存儲(chǔ)器單元區(qū)域中形成并沿著所述第一方向毗鄰所述第二線部分延伸的第四線部分，并且包括從所述第四線部分端部沿著不同于所述第一方向的方向在所述連接區(qū)域中延伸的第四分支部分，其中，所述第四分支部分比所述第二分支部分短，并且其中，所述第四線部分比所述第二線部分長(zhǎng)。
23.一種制造半導(dǎo)體器件的方法，包含在襯底的存儲(chǔ)器單元區(qū)域和連接區(qū)域之上形成第一掩膜層；在所述第一掩膜層之上形成緩沖結(jié)構(gòu)，其中，所述緩沖結(jié)構(gòu)包括沿著第一方向在所述存儲(chǔ)器單元區(qū)域中延伸的線部分和從所述線部分沿著不同于所述第一方向的第二方向在所述連接區(qū)域中延伸的分支部分；沿著所述緩沖結(jié)構(gòu)的側(cè)壁形成間隔結(jié)構(gòu)；去除所述緩沖結(jié)構(gòu)；使用所述間隔結(jié)構(gòu)作為掩膜來圖案化所述第一掩膜層以形成第一掩膜圖案；在所述第一掩膜圖案上淀積緩沖層；在所述緩沖層的至少一個(gè)凹處內(nèi)形成第二掩膜圖案；和使用第一和第二掩膜圖案的置于所述存儲(chǔ)器單元區(qū)域中的部分來圖案化至少一個(gè)導(dǎo)電線的線部分，并使用第一和第二掩膜圖案的置于所述連接區(qū)域中的部分來圖案化至少一個(gè)導(dǎo)電線的分支部分。
24.如權(quán)利要求23所述的方法，其中，所述間隔結(jié)構(gòu)被形成為圍繞所述緩沖結(jié)構(gòu)的環(huán)。
25.如權(quán)利要求23所述的方法，其中，所述緩沖結(jié)構(gòu)的所述分支部分從所述緩沖結(jié)構(gòu)的所述線部分沿著從所述第一方向垂直的所述第二方向延伸。
26.如權(quán)利要求25所述的方法，其中，所述緩沖結(jié)構(gòu)具有F形或者反F形。
27.如權(quán)利要求沈所述的方法，其中，所述緩沖結(jié)構(gòu)包括分離開所述導(dǎo)電線寬度的四倍的兩個(gè)分支部分。
28.如權(quán)利要求23所述的方法，還包含圖案化第一導(dǎo)電線，包括使用所述第一和第二掩膜圖案置于所述存儲(chǔ)器單元區(qū)域中的部分的沿著所述第一方向延伸的第一線部分，并且包括使用所述第一和第二掩膜圖案置于所述連接區(qū)域中的部分的從所述第一線部分的端部沿著所述第二方向延伸的第一分支部分；圖案化第二導(dǎo)電線，包括使用所述第一和第二掩膜圖案置于所述存儲(chǔ)器單元區(qū)域中的部分的沿著所述第一方向延伸的第二線部分，并且包括使用所述第一和第二掩膜圖案置于所述連接區(qū)域中的部分的從所述第二線部分的端部沿著所述第二方向延伸的第二分支部分；和圖案化第三導(dǎo)電線，包括使用所述第一和第二掩膜圖案置于所述存儲(chǔ)器單元區(qū)域中的部分的沿著所述第一方向延伸的第三線部分，并且包括使用所述第一和第二掩膜圖案置于所述連接區(qū)域中的部分的從所述第三線部分的端部沿著所述第二方向延伸的第三分支部分，其中，所述第三分支部分被置于所述第一和第二分支部分之間，并且比所述第一和第二分支部分短。
29.如權(quán)利要求28所述的方法，還包含修剪所述第一掩膜圖案的利用所述緩沖結(jié)構(gòu)的所述分支部分形成的部分，以使所述第三分支部分比所述第一和第二分支部分短。
30.如權(quán)利要求四所述的方法，其中，所述第三分支部分比所述第一第二分支部分至少短了所述半導(dǎo)體器件的焊盤大小。
31.如權(quán)利要求28所述的方法，其中，所述第一、第二和第三線部分在所述存儲(chǔ)器單元區(qū)域中彼此平行地延伸，并且其中，所述第一、第二和第三線部分中的每一個(gè)均具有第一寬度，并且其中，所述第一、第二和第三線部分彼此間隔所述第一寬度。
32.如權(quán)利要求觀所述的方法，其中，所述第三線部分比所述第一線部分長(zhǎng)并且比所述第二線部分短。
33.如權(quán)利要求觀所述的方法，其中，所述第一、第二和第三分支部分沿著垂直于所述第一方向的所述第二方向在所述連接區(qū)域中彼此平行地延伸。
34.如權(quán)利要求28所述的方法，還包含形成用于圖案化和第一分支部分是整體的第一接觸焊盤的寬掩膜圖案； 使用所述寬掩膜圖案來圖案化和所述第二分支部分是整體的第二接觸焊盤；和使用所述寬掩膜圖案來圖案化和所述第三分支部分是整體的第三接觸焊盤， 其中，所述第一、第二和第三接觸焊盤被彼此分離地形成。
35.如權(quán)利要求觀所述的方法，其中，所述第一、第二和第三導(dǎo)電線被配置為作為所述半導(dǎo)體器件的一部分形成的存儲(chǔ)單元塊的字線或者位線。
36.如權(quán)利要求28所述的方法，還包含在所述第一掩膜層之上形成另外的緩沖結(jié)構(gòu)，并具有在所述存儲(chǔ)器單元區(qū)域中沿著所述第一方向延伸的各自的線部分，以及具有在所述連接區(qū)域中沿著所述第二方向從所述各自的線部分延伸的各自的分支部分；沿著所述另外的緩沖結(jié)構(gòu)的側(cè)壁形成所述間隔結(jié)構(gòu)； 去除所述另外的緩沖結(jié)構(gòu)；使用所述另外的緩沖結(jié)構(gòu)的所述間隔結(jié)構(gòu)圖案化所述第一掩膜層以形成所述第一掩膜圖案的額外部分；在利用所述另外的緩沖結(jié)構(gòu)形成的所述第一掩膜圖案上淀積緩沖層； 在所述緩沖層的至少一個(gè)凹處內(nèi)形成所述第二掩膜圖案的額外部分；和圖案化第四導(dǎo)電線，包括使用所述第二掩膜圖案置于所述存儲(chǔ)器單元區(qū)域中的部分的沿著所述第一方向毗鄰所述第二線部分延伸的第四線部分，并且包括使用所述第二掩膜圖案置于所述連接區(qū)域中的部分的從所述第四線部分的端部沿著所述第二方向延伸的第四分支部分，其中，所述第四分支部分比所述第二分支部分短。
37.如權(quán)利要求36所述的方法，其中，所述間隔結(jié)構(gòu)被形成為圍繞所述另外的緩沖結(jié)構(gòu)的環(huán)。
38.如權(quán)利要求36所述的方法，其中，每一緩沖結(jié)構(gòu)具有F形或者反F形。
39.如權(quán)利要求38所述的方法，其中，每一緩沖結(jié)構(gòu)包括分離開所述導(dǎo)電線寬度的四倍的各自的兩個(gè)分支部分。
40.如權(quán)利要求38所述的方法，其中，緩沖結(jié)構(gòu)包括分離開所述導(dǎo)電線寬度的五倍的各自的線部分。
41.如權(quán)利要求38所述的方法，還包含修剪所述第二掩膜圖案的一部分以使所述第四分支部分比所述第二分支部分短。
全文摘要
一種半導(dǎo)體器件，包括第一、第二和第三導(dǎo)電線，每一個(gè)均具有在襯底上形成并沿著第一方向延伸的各自的線部分，并且具有從所述各自的線部分的端部沿著不同于第一方向的方向延伸的各自的分支部分。中間導(dǎo)電線的分支部分被置于外部導(dǎo)電線的各自的分支部分之間，并且比外部導(dǎo)電線的各自的分支部分短，從而接觸焊盤可以和導(dǎo)電線的這些分支部分整體形成。
文檔編號(hào)H01L23/528GK102299137SQ20111017654
公開日2011年12月28日 申請(qǐng)日期2011年6月28日 優(yōu)先權(quán)日2010年6月28日
發(fā)明者樸泳雨, 李東植, 李鐘旻, 柳璋鉉, 羅宗勛, 郭東華, 金泰瑢, 韓智勛 申請(qǐng)人:三星電子株式會(huì)社