專利名稱：金屬柵極的制作方法
技術領域：
本發(fā)明涉及一種金屬柵極及其制作方法，尤指一種采用后柵極(gate last)工藝的金屬柵極及其制作方法。
背景技術：
隨著半導體元件尺寸持續(xù)微縮，傳統(tǒng)方法中利用降低柵極介電層，例如降低二氧化硅層厚度，以達到最佳化目的的方法，面臨到因電子的穿隧效應(tunneling effect)而導致漏電流過大的物理限制。為了有效延展邏輯元件的世代演進，高介電常數(shù)(highdielectric constant,以下簡稱為high_k)材料因具有可有效降低物理極限厚度，并且在相同的等效氧化厚度(equivalent oxide thickness, EOT)下,有效降低漏電流并達成等 效電容以控制通道開關等優(yōu)點，而被用以取代傳統(tǒng)二氧化硅層或氮氧化硅層作為柵極介電層。而傳統(tǒng)的柵極材料多晶娃則面臨硼穿透(boron penetration)效應,導致元件效能降低等問題；且多晶硅柵極更遭遇難以避免的耗盡效應(cbpletion effect)，使得等效的柵極介電層厚度增加、柵極電容值下降，進而導致元件驅動能力的衰退等困境。針對此問題，半導體業(yè)界更提出以新的柵極材料，例如利用具有功函數(shù)(work function)金屬層的金屬柵極來取代傳統(tǒng)的多晶硅柵極，用以作為匹配高介電常數(shù)(high-k)柵極介電層的控制電極。然而，即使利用高介電常數(shù)(high-k)柵極介電層取代傳統(tǒng)二氧化硅或氮氧化硅介電層，并以具有匹配功函數(shù)的金屬柵極取代傳統(tǒng)多晶硅柵極，如何持續(xù)地增加半導體元件效能，例如能確保N型金屬氧化物半導體(n-type metal-oxide-semiconductor, nMOS)晶體管的金屬柵極具有4.1電子伏特(eV)左右的功函數(shù)，以及確保P型金屬氧化物半導體(p-type metal-oxide-semiconductor, pMOS)晶體管的金屬柵極具有5. IeV左右的功函數(shù)，一直為半導體業(yè)者所欲解決的問題。

發(fā)明內容
因此，本發(fā)明的目的之一在于提供一種金屬柵極的制作方法，可確保N型金屬氧化物半導體(nMOS)晶體管或P型金屬氧化物半導體(pMOS)晶體管的金屬柵極具有所需的功函數(shù)。根據(jù)本發(fā)明所提供的實施例，提供一種金屬柵極的制作方法，該制作方法首先提供基底，該基底上形成有至少一半導體元件，且該半導體元件具有一導電型。接下來于該半導體元件內形成柵極溝槽，在形成柵極溝槽后，于該柵極溝槽內形成功函數(shù)金屬層，該功函數(shù)金屬層具有該導電型以及對應該導電型的預設功函數(shù)。最后進行離子注入工藝，調整該預設功函數(shù)至目標功函數(shù)，且該目標功函數(shù)對應該導電型。根據(jù)本發(fā)明所提供的實施例，另提供一種金屬柵極的制作方法，該制作方法首先提供基底，該基底上形成有至少一第一半導體元件與第二半導體元件，該第一半導體元件具有第一導電型，該第二半導體元件具有第二導電型，且該第一導電型與該第二導電型互補。接下來于該第一半導體元件與該第二半導體元件內分別形成第一柵極溝槽與第二柵極溝槽，隨后于該第一柵極溝槽內形成第一功函數(shù)金屬層，該第一功函數(shù)金屬層具有該第一導電型以及對應該第一導電型的第一預設功函數(shù)。在形成該第一功函數(shù)金屬層之后，進行第一離子注入工藝，調整該第一預設功函數(shù)至第一目標功函數(shù)。之后，移除部分該第一功函數(shù)金屬層，以暴露出該第二柵極溝槽的底部。接下來于該第二柵極溝槽內形成第二功函數(shù)金屬層，該第二功函數(shù)金屬層具有該第二導電型以及對應該第二導電型的第二預設功函數(shù)。最后進行第二離子注入工藝，調整該第二預設功函數(shù)至第二目標功函數(shù)。根據(jù)本發(fā)明所提供的金屬柵極的制作方法，于P型半導體元件或η型半導體元件的柵極溝槽內形成功函數(shù)金屬層，且此功函數(shù)金屬層本身具有對應該導電型的預設功函數(shù)。隨后通過離子注入工藝將特定的離子注入進入該功函數(shù)金屬層，以調整該功函數(shù)金屬層的預設功函數(shù)至目標功函數(shù)。離子注入工藝后的該功函數(shù)金屬層具有對應該導電型，且符合該導電型要求的目標功函數(shù)。換句話說，本發(fā)明所提供的金屬柵極的制作方法可確保P型半導體元件或η型半導體元件的金屬柵極皆具有符合要求的功函數(shù)，更進一步確保具有金屬柵極的P型半導體元件或η型半導體元件的電性表現(xiàn)?！?br>

圖I至圖10為本發(fā)明所提供的具有金屬柵極的半導體元件的制作方法的優(yōu)選實施例的不意圖，其中圖2為本優(yōu)選實施例的變化型的意圖、圖4為本優(yōu)選實施例的另一變化型的示意圖、圖8為本優(yōu)選實施例的另一變化型的示意圖。附圖標記說明100 基底102 淺溝隔離104 柵極介電層104a 高介電常數(shù)柵極介電層106 底部阻障層108 蝕刻停止層110 第一半導體元件 112 第二半導體元件120 第一輕摻雜漏極 122 第二輕摻雜漏極124 間隙壁130 第一源極/漏極132 第二源極/漏極 134 金屬硅化物140 接觸洞蝕刻停止層 142 內層介電層150 第一柵極溝槽152 第二柵極溝槽160 第一功函數(shù)金屬層 162 離子注入工藝164 熱處理170 第二功函數(shù)金屬層172 鋁離子注入工藝 174 離子注入工藝176 熱處理180 填充金屬層
具體實施例方式請參閱圖I至圖10，圖I至圖10為本發(fā)明所提供的具有金屬柵極的半導體元件的制作方法的優(yōu)選實施例的示意圖。如圖I所示，本優(yōu)選實施例首先提供基底100，例如硅基底、含硅基底、或硅覆絕緣(silicon-on-insulator，SOI)基底。基底100上形成有第一半導體元件110與第二半導體元件112，而第一半導體元件110與第二半導體元件112之間的基底100內形成有提供電性隔離的淺溝隔離(shallow trench isolation, STI) 102。第一半導體元件110具有第一導電型，而第二半導體元件112具有第二導電型，且第一導電型與第二導電型互補(complementary)。在本優(yōu)選實施例中，第一導電型為P型；而第二導電型為N型，但熟習該技術的人士應知反之亦可。請參閱圖I。第一半導體元件110與第二半導體元件112各包括柵極介電層104、底部阻障層(bottom barrier layer) 106與虛置柵極(圖未示)如多晶娃層。柵極介電層104可為傳統(tǒng)二氧化硅層或高介電常數(shù)柵極介電層或其組合；而底部阻障層106則包括氮化鈦(titanium nitride, TiN),但不限于此。此外第一半導體元件110與第二半導體元件112分別包括第一輕摻雜漏極(light doped drain，LDD) 120與第二輕摻雜漏極(LDD) 122、間隙壁124、與第一源極/漏極130與第二源極/漏極132。另外，第一源極/漏極130與第二源極/漏極132的表面分別包括有金屬硅化物134。而在第一半導體元件110與第二半導體元件112上,依序形成接觸洞蝕刻停止層(contact etch stop layer, CESL) 140與內層 介電(inter-layer dielectric, ILD)層142。上述元件的制作步驟以及材料選擇,在半導體業(yè)界中為提供應力作用以改善電性表現(xiàn)而實施選擇性外延生長(selective epitaxialgrowth, SEG)方法形成源極/漏極130/132等皆為該領域的人士所熟知，故于此皆不再贅述。請繼續(xù)參閱圖I。在形成接觸洞蝕刻停止層(CESL) 140與內層介電(ILD)層142后，通過平坦化工藝移除部分的接觸洞蝕刻停止層(CESL) 140與內層介電(ILD)層142，直至暴露出第一半導體元件110與第二半導體元件112的虛置柵極，隨后利用適合的蝕刻工藝移除第一半導體元件110與第二半導體元件112的虛置柵極，而于第一半導體元件110與第二半導體元件112內分別形成第一柵極溝槽150與第二柵極溝槽152。值得注意的是，本優(yōu)選實施例可與先柵極介電層(high-k first)工藝整合,此時柵極介電層104包括高介電常數(shù)(high dielectric constant,high_k)柵極介電層,其可以是金屬氧化物層,例如稀土金屬氧化物層。高介電常數(shù)(high-k)柵極介電層104可選自氧化鉿(hafnium oxide,HfO2)、娃酸鉿氧化合物(hafnium silicon oxide, HfSiO4)、娃酸鉿氮氧化合物(hafniumsilicon oxynitride, HfSi ON) > 氧化招(aluminum oxide, Al2O3)、氧化鑭(lanthanumoxide, La2O3)、氧化組(tantalum oxide, Ta2O5)、氧化宇乙(yttrium oxide, Y2O3)、氧化錯(zirconium oxide, ZrO2)、欽酸銀(strontium titanate oxide, SrTiO3)、娃酸錯氧化合物(zirconium silicon oxide, ZrSiO4)、,告酸給(hafnium zirconium oxide, HfZrO4)、,思秘組氧化物(strontium bismuth tantalate, SrBi2Ta2O9, SBT)、錯欽酸鉛(lead zirconatetitanate, PbZrxTi1^O3, PZT)與欽酸鋇銀(barium strontium titanate, BaxSr1^TiO3, BST)所組成的群組。另外，在高介電常數(shù)(high-k)柵極介電層104與基底100之間，可設置于介面層(interfacial layer)(圖未示)。而在形成第一柵極溝槽150與第二柵極溝槽152后，可于第一柵極溝槽150與第二柵極溝槽152內的底部阻障層106上形成蝕刻停止層(etchstop layer) 108，故蝕刻停止層108暴露于第一柵極溝槽150與第二柵極溝槽152的底部。蝕刻停止層108可包括氮化鉭(tantalum nitride, TaN),但不限于此。另外請參閱圖2,圖2為本優(yōu)選實施例的變化型的示意圖。如圖2所示,本變化型是采用后柵極介電層(high-k last)工藝整合，因此柵極介電層104可為傳統(tǒng)的二氧化硅層。而在移除多晶硅層形成第一柵極溝槽150與第二柵極溝槽152之后，暴露于第一柵極溝槽I50與第二柵極溝槽152底部的柵極介電層140可作為介面層。隨后于基底100上形成高介電常數(shù)(high-k)柵極介電層104a，其可包括上述材料。且如圖2所示，在第一柵極溝槽150與第二柵極溝槽152內的高介電常數(shù)(high-k)柵極介電層104a具有U型形狀，覆蓋第一柵極溝槽150與第二柵極溝槽152的側壁與底部。在形成高介電常數(shù)(high-k)柵極介電層104a后，亦可再于其上形成前述的蝕刻停止層108。請參閱圖3。在形成完圖I或圖2的實施例的蝕刻停止層108后，進行化學氣相沉積(chemical vapor deposition, CVD)工藝或物理氣相沉積(physical vapordeposition, PVD)工藝，在第一柵極溝槽150與第二柵極溝槽152內形成第一功函數(shù)金屬層160。第一功函數(shù)金屬層160具有預設功函數(shù)，且預設功函數(shù)對應于第一半導體元件110的導電型，即第一功函數(shù)金屬層160可為具有P型導電型的P型功函數(shù)金屬層，例如包括氮化欽(titanium nitride, TiN)、碳化欽(titanium carbide, TiC)、氮化組(tantalum nitride, TaN)、碳化組(tantalum carbide, TaC)、碳化鶴(tungsten carbide, WC)、或氮化招鈦(aluminum titanium nitride, TiAlN),但不限于此。此外,第一功函數(shù)金屬層160可為單層結構或復合層結構。請繼續(xù)參閱圖3。在形成第一功函數(shù)金屬層160之后，進行離子注入工藝162，用以注入招(aluminum,Al)、氮(nitrogen,N)、氯(chlorine,Cl)、氧(oxygen,0)、氟(fluorine,F)、或溴(bromine, Br)至第一功函數(shù)金屬層160,用以調整第一功函數(shù)金屬層160的預設功函數(shù)至目標功函數(shù)。該目標功函數(shù)介于4. 9電子伏特m與5. 2eV之間，且優(yōu)選為5. leV。另外，離子注入工藝162亦可實施于形成第一功函數(shù)金屬層160之前。請參閱圖
4。圖4為本優(yōu)選實施例的另一變化型的示意圖。如圖4所示，本變化型于形成蝕刻停止層108之后與形成第一功函數(shù)金屬層160之前，先進行離子注入工藝162，用以將A1、N、C1、0、F或Br注入蝕刻停止層108。而在離子注入工藝162之后，方于第一柵極溝槽150與第二柵極溝槽152內形成第一功函數(shù)金屬層160。在進行離子注入工藝162以及形成第一功函數(shù)金屬層160等步驟之后，進行熱處理164，使蝕刻停止層108內的摻雜質進入第一功函數(shù)金屬層160，以調整第一功函數(shù)金屬層160的預設功函數(shù)調整至目標功函數(shù)。另外，熱處理164亦可包括氧氣的通入，用以參與第一功函數(shù)金屬層160的功函數(shù)調整。值得注意的是，熱處理164還可如圖5所示，于對第一功函數(shù)金屬層160進行離子注入工藝162后進行，更確保第一功函數(shù)160的功函數(shù)調整結果。然而，當離子注入工藝162已可調整第一功函數(shù)金屬層160的預設功函數(shù)至目標功函數(shù)時，亦可省略熱處理164。換句話說，當本優(yōu)選實施例所提供的離子注入工藝162已將第一功函數(shù)金屬層160的預設功函數(shù)調整至目標功函數(shù)時，本優(yōu)選實施例所提供的離子注入工藝162可取代包括氧氣的熱處理164。請參閱圖6。接下來于基底100上形成圖案化掩模，例如圖案化光致抗蝕劑層(圖未示)，但不限于此。圖案化掩模是用以遮蓋第一半導體元件110，并暴露出第二半導體元件112處的第一功函數(shù)金屬層160。隨后利用合適的蝕刻劑移除未被圖案化掩模保護的第一功函數(shù)金屬層160，使得蝕刻停止層108重新暴露于第二柵極溝槽152之內。在移除第一功函數(shù)金屬層160時，蝕刻停止層108可保護其下方的底部阻障層106與高介電常數(shù)(high-k)柵極介電層104。另外值得注意的是，為了改善后續(xù)金屬膜層的填入結果，在完全去除第二柵極溝槽152內的第一功函數(shù)金屬層160時，圖案化掩?？蔀樾纬稍诘谝粬艠O溝槽150內，且表面低于第一柵極溝槽150開口的膜層，因此后續(xù)進行移除第一功函數(shù)金屬層160時，第一功函數(shù)金屬層160僅存留于第一柵極溝槽160內，尤其是第一柵極溝槽160的底部與側壁，使得第一柵極溝槽160側壁的第一功函數(shù)金屬層160的高度小于第一柵極溝槽150的深度，進而增加后續(xù)金屬膜層的填入能力。請繼續(xù)參閱圖6。在移除第二柵極溝槽152內的第一功函數(shù)金屬層160后，進行化學氣相沉積(CVD)工藝或物理氣相沉積(PVD)工藝，在基底100上形成第二功函數(shù)金屬層170。第二功函數(shù)金屬層170亦具有預設功函數(shù)，且預設功函數(shù)對應于第二半導體元件120的導電型，即第二功函數(shù)金屬層170可為具有η型導電型的η型功函數(shù)金屬層。此外，第二功函數(shù)金屬層170可為單層結構或復合層結構。在本優(yōu)選實施例中，當?shù)诙瘮?shù)金屬層170可為金屬層，優(yōu)選為由化學氣相沉積(CVD)工藝或物理氣相沉積(PVD)工藝形成的鈦層，并且在形成鈦層之后隨即進行鋁離子注入工藝172，以將鋁離子注入進入該金屬層，而形成第二功函數(shù)金屬層170，例如鋁化鈦層，同時可預調整第二功函數(shù)金屬層170的預設功函數(shù)。
·
另外，在本優(yōu)選實施例中，第二功函數(shù)金屬層170亦為由化學氣相沉積(CVD)工藝或物理氣相沉積(PVD)工藝形成的招化鈦(titanium aluminide, TiAl)層、招化錯(zirconium aluminide,ZrAl)層、招化鶴(tungsten aluminide,WAl)層、招化組(tantalumaluminide, TaAl)層或招化鉿(hafnium aluminide, HfAl)層,但不限于此。并且，在形成TiAl層、ZrAl層、WAl層或HfAl層之后，隨即進行鋁離子注入工藝172，以將鋁離子注入進入第二功函數(shù)金屬層170，用以調整第二功函數(shù)金屬層170的鋁含量，并預調整第二功函數(shù)金屬層170的預設功函數(shù)。請參閱圖7。在形成第二功函數(shù)金屬層170之后，進行離子注入工藝174，用以注入鑭(lanthanum, La)、,告(zirconium, Zr)、,合(hafnium, Hf)、欽(titanium, Ti)、招(aluminum, Al)、銀(niobium, Nb)或鶴(tungsten, W)至第二功函數(shù)金屬層 170,調整第二功函數(shù)金屬層170的預設功函數(shù)至目標功函數(shù)。該目標功函數(shù)介于3.9eV與4.2eV之間，且優(yōu)選為4. leV。另外，離子注入工藝174亦可實施于形成第二功函數(shù)金屬層170之前。請參閱圖8。圖8為本優(yōu)選實施例的另一變化型的示意圖。如圖8所示，本變化型于移除第一功函數(shù)金屬層160、暴露出蝕刻停止層108之后、以及形成第二功函數(shù)金屬層170之前，先進行離子注入工藝174，用以將La、Zr、Hf、Ti、Al、Nb或W注入蝕刻停止層108。而在離子注入工藝174之后,方于基底100上形成第二功函數(shù)金屬層170。在進行離子注入工藝174以及形成第二功函數(shù)金屬層170等步驟之后，進行熱處理176，使蝕刻停止層108內的摻雜質進入第二功函數(shù)金屬層170，以調整第二功函數(shù)金屬層170的預設功函數(shù)調整至目標功函數(shù)。另外，熱處理176優(yōu)選包括氮氣的通入，用以致密化(densify)第二功函數(shù)金屬層170。值得注意的是,熱處理176還可如圖9所示,于對第二功函數(shù)金屬層170進行離子注入工藝174調整功函數(shù)之后方進行，更確保第二功函數(shù)170的功函數(shù)調整結果，同時致密化第二功函數(shù)金屬層170的表面。請參閱圖10。最后，于第一柵極溝槽150與第二柵極溝槽152內的第二功函數(shù)金屬層170上形成填充金屬層180。此外第二功函數(shù)金屬層170與填充金屬層180之間優(yōu)選可設置頂部阻障層(圖未示)，頂部阻障層可包括TiN，但不限于此。填充金屬層180用以填滿第一柵極溝槽150與第二柵極溝槽152，并可選擇具有優(yōu)良填充能力與較低阻值的金屬或金屬氧化物，例如招(aluminum,Al)、招化鈦(titanium aluminide,TiAl)或氧化招鈦(titanium aluminum oxide, TiAlO)，但不限于此。最后，進行平坦化工藝，例如CMP工藝，用以移除多余的填充金屬層180、第二功函數(shù)金屬層170、第一功函數(shù)金屬層160、以及蝕刻停止層108,而完成第一金屬柵極(圖未示)與第二金屬柵極(圖未示)的制作。此外，本實施例亦可再選擇性去除ILD層142與CESL 140等，然后重新形成CESL與介電層，以有效提升半導體元件的電性表現(xiàn)。由于上述CMP工藝等步驟為該技術領域中普通技術人員所知，故于此不再贅述。根據(jù)本發(fā)明所提供的金屬柵極的制作方法，于P型半導體元件或η型半導體元件的柵極溝槽內形成功函數(shù)金屬層，且此功函數(shù)金屬層本身具有對應該導電型的預設功函 數(shù)。隨后通過離子注入工藝將特定的離子注入進入該功函數(shù)金屬層，以調整該功函數(shù)金屬層的預設功函數(shù)至目標功函數(shù)。離子注入工藝后的該功函數(shù)金屬層具有對應該導電型，且符合該導電型要求的目標功函數(shù)。換句話說，本發(fā)明所提供的金屬柵極的制作方法可確保P 型半導體元件或η型半導體元件的金屬柵極皆具有符合要求的功函數(shù)，更進一步確保具有金屬柵極的P型半導體元件或η型半導體元件的電性表現(xiàn)。以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權利要求所做的等同變化與修飾，皆應屬本發(fā)明的涵蓋范圍。
權利要求
1.一種金屬柵極的制作方法，包括 提供基底，該基底上形成有至少一半導體元件，且該半導體元件具有一導電型； 于該半導體元件內形成柵極溝槽； 于該柵極溝槽內形成功函數(shù)金屬層，該功函數(shù)金屬層具有該導電型以及對應該導電型的預設功函數(shù)；以及 進行離子注入工藝，調整該預設功函數(shù)至目標功函數(shù)，且該目標功函數(shù)對應該導電型。
2.如權利要求I所述的制作方法，其中半導體元件還包括至少一高介電常數(shù)柵極介電層、底部阻障層與蝕刻停止層，且該蝕刻停止層暴露于該柵極溝槽的底部。
3.如權利要求I所述的制作方法，其中該半導體元件的該導電型為P型導電型。
4.如權利要求3所述的制作方法，其中該功函數(shù)金屬層包括氮化鈦、碳化鈦、氮化鉭、碳化組、碳化鶴、或氣化招欽。
5.如權利要求3所述的制作方法，其中該離子注入工藝包括注入鋁、氮、氯、氧、氟、或溴。
6.如權利要求3所述的制作方法，其中該目標功函數(shù)介于4.9eV與5. 2eV之間。
7.如權利要求3所述的制作方法，還包括熱處理工藝，進行于該離子注入工藝之后。
8.如權利要求7所述的制作方法，其中該熱處理工藝還包括通入氧氣的步驟。
9.如權利要求7所述的制作方法，其中該離子注入工藝進行于形成該功函數(shù)金屬層之前，而該熱處理工藝進行于形成該功函數(shù)金屬層之后。
10.如權利要求7所述的制作方法，其中該離子注入工藝進行于形成該功函數(shù)金屬層之后。
11.如權利要求I所述的制作方法，其中該半導體元件的該導電型為N型導電型。
12.如權利要求11所述的制作方法，其中該功函數(shù)金屬層包括鋁化鈦、鋁化鋯、鋁化鎢、鋁化鉭或鋁化鉿。
13.如權利要求12所述的制作方法，還包括 于該基底上與該柵極溝槽內形成該功函數(shù)金屬層；以及 進行鋁離子注入工藝，用以調整該功函數(shù)金屬層的鋁含量。
14.如權利要求12所述的制作方法，還包括 于該基底上與該柵極溝槽內形成金屬層；以及 進行鋁離子注入工藝，形成該功函數(shù)金屬層。
15.如權利要求11所述的制作方法，其中該離子注入工藝包括注入鑭、鋯、鉿、鈦、鋁、銀或鶴。
16.如權利要求11所述的制作方法，其中該目標功函數(shù)介于3.9eV與4. 2eV之間。
17.如權利要求11所述的制作方法，還包括氮氣熱處理工藝，進行于該離子注入工藝之后。
18.如權利要求17所述的制作方法，其中該離子注入工藝進行于形成該功函數(shù)金屬層之前，而該氮氣熱處理工藝進行于形成該功函數(shù)金屬層之后。
19.如權利要求17所述的制作方法，其中該離子注入工藝進行于形成該功函數(shù)金屬層之后。
20.如權利要求I所述的制作方法，還包括于該柵極溝槽內形成填充金屬層的步驟，且該填充金屬層填滿該柵極溝槽。
21.—種金屬柵極的制作方法,包括 提供基底，該基底上形成有至少一第一半導體元件與第二半導體元件，該第一半導體元件具有第一導電型，該第二半導體元件具有第二導電型，且該第一導電型與該第二導電型互補； 于該第一半導體元件與該第二半導體元件內分別形成第一柵極溝槽與第二柵極溝槽； 于該第一柵極溝槽內形成第一功函數(shù)金屬層，該第一功函數(shù)金屬層具有該第一導電型以及對應該第一導電型的第一預設功函數(shù)； 進行第一離子注入工藝，調整該第一預設功函數(shù)至第一目標功函數(shù)； 移除部分該第一功函數(shù)金屬層，以暴露出該第二柵極溝槽的底部； 于該第二柵極溝槽內形成第二功函數(shù)金屬層，該第二功函數(shù)金屬層具有該第二導電型以及對應該第二導電型的第二預設功函數(shù)；以及 進行第二離子注入工藝，調整該第二預設功函數(shù)至第二目標功函數(shù)。
22.如權利要求21所述的制作方法，其中該第一半導體元件的該第一導電型為P型導電型。
23.如權利要求22所述的制作方法，其中該第一功函數(shù)金屬層包括氮化鈦、碳化鈦、氮化鉭、碳化鉭、碳化鎢、或氮化鋁鈦。
24.如權利要求22所述的制作方法，其中該第一離子注入工藝包括注入鋁、氮、氯、氧、氟、或溴。
25.如權利要求22所述的制作方法，其中該第一目標功函數(shù)介于4.9eV與5. 2eV之間。
26.如權利要求22所述的制作方法，還包括熱處理工藝，進行于該第一離子注入工藝之后。
27.如權利要求26所述的制作方法，其中該第一熱處理工藝還包括通入氧氣的步驟。
28.如權利要求26所述的制作方法，其中該第一離子注入工藝進行于形成該第一功函數(shù)金屬層之前或之后。
29.如權利要求21所述的制作方法，其中該第二半導體元件的該第二導電型為N型導電型。
30.如權利要求29所述的制作方法，其中該第二功函數(shù)金屬層包括鋁化鈦、鋁化鋯、鋁化鎢、鋁化鉭或鋁化鉿。
31.如權利要求30所述的制作方法，還包括 于該基底上與該第二柵極溝槽內形成該第二功函數(shù)金屬層；以及 進行鋁離子注入工藝，用以調整該第二功函數(shù)金屬層的鋁含量。
32.如權利要求30所述的制作方法，還包括 于該基底上與該第二柵極溝槽內形成金屬層；以及 進行鋁離子注入工藝，形成該第二功函數(shù)金屬層。
33.如權利要求29所述的制作方法，其中該第二離子注入工藝包括注入鑭、鋯、鉿、鈦、招、銀或鶴。
34.如權利要求29所述的制作方法，其中該第二目標功函數(shù)介于3.9eV與4. 2eV之間。
35.如權利要求21所述的制作方法，還包括氮氣熱處理工藝，進行于該第二離子注入工藝之后。
36.如權利要求21所述的制作方法，其中該第二離子注入工藝進行于形成該第二功函數(shù)金屬層之前或之后。
全文摘要
本發(fā)明公開一種金屬柵極的制作方法，該方法首先提供基底，該基底上形成有至少一半導體元件，且該半導體元件具有導電型。接下來于該半導體元件內形成柵極溝槽，在形成柵極溝槽后，于該柵極溝槽內形成功函數(shù)金屬層，該功函數(shù)金屬層具有該導電型以及對應該導電型的預設功函數(shù)。最后進行離子注入工藝，調整該預設功函數(shù)至目標功函數(shù)，且該目標功函數(shù)對應該導電型。
文檔編號H01L21/28GK102842491SQ20111017253
公開日2012年12月26日 申請日期2011年6月24日 優(yōu)先權日2011年6月24日
發(fā)明者王韶韋, 王俞仁, 林建良, 鄧文儀, 呂佐文, 陳致中, 顏英偉, 林鈺閔, 簡金城, 陳哲明, 徐俊偉, 張家隆, 吳宜靜, 詹書儼 申請人:聯(lián)華電子股份有限公司