專利名稱：與mos管集成的垂直型雙極結(jié)型晶體管及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于雙極結(jié)型晶體管(Bipolar Junction Transistor, BJT)技術(shù)領(lǐng)域,涉及垂直型(Vertical)BJT,尤其涉及與MOS (Metal-Oxide Semiconductor,金屬氧化物半導體)管集成的垂直型BJT以及該BJT的制備方法。
背景技術(shù)：
垂直型BJT作為ー種常規(guī)器件在集成電路(IC)中廣泛使用，MOS管也是IC的基本器件単元，因此，IC中很可能包括垂直型BJT和MOS管，二者需要同時集成在同一襯底上制備形成。圖I所示為現(xiàn)有技術(shù)的與MOS管集成的垂直型BJT的截面結(jié)構(gòu)示意圖。在該實施例中，垂直型BJT為VPNP (V代表垂直)，其與CMOS管集成，圖I中示意圖性地給出了 CMOS管中的NMOS管。如圖I所示，該VPNP同樣地基本包括集電區(qū)131、基區(qū)140和發(fā)射區(qū)150，具體地，P型硅襯底100上外延生長形成外延層110，外延層110為N型摻雜，VPNP和CMOS管均形成于外延層110上，集電區(qū)131首先被構(gòu)圖P型摻雜形成，然后，構(gòu)圖氧化形成隔離層190，在集電區(qū)131的P阱中構(gòu)圖N型摻雜形成N阱的基區(qū)140，然后在基區(qū)140的N阱中構(gòu)圖P型摻雜形成發(fā)射區(qū)150。集電區(qū)131的電極引出區(qū)域131a可以與發(fā)射區(qū)150同時構(gòu)圖摻雜形成，基區(qū)140中也進行N+摻雜形成電極引出區(qū)域140a。在該實施例中，VPNP還包括P型的埋層(Burred Layer)區(qū)域121，其位于集電區(qū)131之下，主要用于減小集電區(qū)電阻、減小飽和壓降、提高器件性能。注意到，CMOS的下方也形成埋層區(qū)域122，其主要用于減小體(bulk)電阻，降低發(fā)生閂鎖效應(Latch up)的風險，埋層區(qū)域121和122可以同時構(gòu)圖形成。在VPNP與CMOS管集成時，圖I所示的VPNP的P型集電區(qū)131可以通過以下兩種方法形成。第一種是，集電區(qū)131與CMOS的P阱132 (用于形成NM0S)同時構(gòu)圖摻雜形成，即，在對P阱132離子注入摻雜時也對集電區(qū)131離子注入摻雜，因此，P阱132的摻雜濃度和集電區(qū)131的摻雜濃度相同。而為了考慮CMOS管的器件性能要求(集成電路中CMOS管通常占多數(shù))以及隔離的要求，P阱132的摻雜濃度往往被設置得比較高(例如通常達到5E16離子/cm3)，而集電區(qū)131使用這樣的摻雜濃度時，無法得到對于VPNP來說比較理想的集電區(qū)エ藝條件，使得VPNP的性能無法最優(yōu)化(例如，無法得到理想的基區(qū)雜質(zhì)分布，無法在比較高的BVceo前提下取得較高的器件放大倍數(shù))。第二種是，集電區(qū)131與CMOS的P阱132分別獨立地構(gòu)圖摻雜形成，從而滿足各自的摻雜濃度范圍要求。因此，此時単獨對集電區(qū)131進行構(gòu)圖并摻雜。這樣，盡管因集電區(qū)131的エ藝條件能得到滿足從而使VPN的性能得到優(yōu)化，但是需要額外的光刻步驟以及光刻版來構(gòu)圖定義集電區(qū)131，使得エ藝過程復雜、エ藝流程時間變長并增加工藝成本。對于VNPN型BJT同樣存在以上所述問題。
因此，現(xiàn)有的垂直型BJT在MOS管集成時，無法同時兼顧性能和制備成本兩方面，有鑒于此，有必要提出ー種新型的與MOS管集成的垂直型BJT及其制備方法。

發(fā)明內(nèi)容
本發(fā)明的目的是，同時滿足與MOS管集成的垂直型BJT的高性能以及低成本制備的要求。為達到以上目的或者其它目的，本發(fā)明提供以下技術(shù)方案
按照本發(fā)明的一方面，提供ー種與MOS管集成的垂直型雙極結(jié)型晶體管，所述MOS管和所述垂直型雙極結(jié)型晶體管形成于襯底的外延層上，所述垂直型雙極結(jié)型晶體管包括由上至下依次設置的發(fā)射區(qū)、基區(qū)、集電區(qū)以及第ー埋層，其中，所述集電區(qū)和所述第一埋層通過所述襯底中的初始埋層向外延層擴散而一體化地形成。按照本發(fā)明提供的垂直型雙極結(jié)型晶體管的ー實施例，其中，所述初始埋層、第一埋層、集電區(qū)同為第一導電類型摻雜，所述集電區(qū)的摻雜濃度范圍可以為IX IO15離子/Cm3至I X IO16離子/cm3，所述第一埋層的濃度范圍可以為5X IO15離子/cm3至2X IO16離子/
3
cm o較佳地，所述初始埋層的濃度范圍可以為IX IO16離子/cm3至5X IO16離子/cm3。按照之前所述的垂直型雙極結(jié)型晶體管，其中，所述外延層上設置集電區(qū)引出區(qū)，所述集電區(qū)引出區(qū)與所述集電區(qū)為相同摻雜類型且其摻雜濃度大于所述集電區(qū)的摻雜濃度。較佳地，所述集電區(qū)引出區(qū)的摻雜濃度范圍為IX IO16離子/cm3至5X IO16離子/cm3 ;所述集電區(qū)引出區(qū)的結(jié)深范圍可以為I. 5微米至2. I微米。較佳地，所述集電區(qū)引出區(qū)與用于形成所述MOS管的第一導電類型的阱區(qū)同步構(gòu)圖摻雜形成。較佳地，所述集電區(qū)弓丨出區(qū)上設置第一電極引出區(qū)。按照本發(fā)明提供的垂直型雙極結(jié)型晶體管的ー實施例，其中，所述基區(qū)為第二導電類型摻雜，所述基區(qū)的摻雜濃度范圍可以為I X IO15離子/cm3至I X IO16離子/cm3
較佳地，所述基區(qū)上設置第二電極弓I出區(qū)。較佳地，所述外延層的厚度范圍為3微米至4微米。在ー實例中，所述基區(qū)與所述集電區(qū)直接形成PN結(jié)。在又ー實例中，所述集電區(qū)與所述基區(qū)之間設置緩沖區(qū)，所述緩沖區(qū)與所述集電區(qū)直接形成PN結(jié)。按照本發(fā)明的又一方面，用于制備以上所述垂直型雙極結(jié)型晶體管的方法，其包括以下步驟
提供襯底，在所述襯底中構(gòu)圖摻雜形成初始埋層；
在所述襯底上外延生長外延層，控制外延生長條件以使所述初始埋層向上擴散一體化地形成所述集電區(qū)和所述第一埋層；以及構(gòu)圖摻雜分別形成基區(qū)和發(fā)射區(qū)。按照本發(fā)明提供的方法的ー實施例，其中，所述初始埋層的摻雜通過離子注入的方式實現(xiàn)，該離子注入的摻雜劑量范圍可以為2X 1013-4X IO13離子/cm2，離子注入的能量范圍可以為20KeV-80KeV，推阱的條件為1000°C /40分鐘。較佳地，所述外延生長條件包括外延生長的溫度范圍為1050°C -1150°C，外延生長的速率范圍為0. 5微米/分鐘-0. 9微米/分鐘。按照之前所述的方法中，該方法還包括步驟在所述襯底上構(gòu)圖摻雜形成所述集電區(qū)的集電區(qū)引出區(qū)；較佳地，所述集電區(qū)引出區(qū)的摻雜通過離子注入的方式實現(xiàn)，該離子注入的摻雜劑量范圍可以為5X1011 — 3. 5 X IO12離子/cm2。較佳地，所述基區(qū)的摻雜通過離子注入的方式實現(xiàn)，該離子注入的摻雜劑量范圍可以為 5. 3X IO13 — 7. 3X IO13 離子 /cm2。較佳地，所述構(gòu)圖摻雜形成所述集電區(qū)引出區(qū)的過程中，同步構(gòu)圖摻雜形成所述MOS管的第一導電類型的阱區(qū)。
較佳地，所述發(fā)射區(qū)與所述集電區(qū)引出區(qū)的第一電極引出區(qū)同步構(gòu)圖摻雜形成。較佳地，控制所述基區(qū)的阱深，以使所述基區(qū)的底部直接與所述集電區(qū)形成PN結(jié)。本發(fā)明的技術(shù)效果是，該發(fā)明提供的與MOS管集成的垂直型BJT的集電區(qū)利用初始埋層在外延生長過程的自擴散效應來形成，可以通過控制外延生長的條件來控制集電區(qū)的形狀及摻雜濃度等，因此，集電區(qū)與第一埋層通過初始埋層的擴散而一體化地形成。集電區(qū)的摻雜濃度分布不再與MOS管的阱區(qū)的濃度相關(guān)聯(lián)，其可以按照BJT所需性能的要求來選定集電區(qū)濃度值；并且，不需要另外為集電區(qū)的摻雜而構(gòu)圖(例如不需要光刻及其相應的光刻版)。因此，BJT性能好，其制備方法過程簡單、制備成本低、エ藝周期短。


從結(jié)合附圖的以下詳細說明中，將會使本發(fā)明的上述和其它目的及優(yōu)點更加完全清楚，其中，相同或相似的要素采用相同的標號表示。圖I是現(xiàn)有技術(shù)的與MOS管集成的垂直型BJT的截面結(jié)構(gòu)示意圖。圖2所示為按照本發(fā)明ー實施例提供的垂直型BJT的截面結(jié)構(gòu)示意圖。圖3是制備圖2所示實施例的VPNP的方法流程示意圖。圖4至圖10是對應于圖3所示流程步驟的結(jié)構(gòu)變化示意圖。圖11是按照本發(fā)明又一實施例提供的垂直型BJT的截面結(jié)構(gòu)示意圖。
具體實施例方式下面介紹的是本發(fā)明的多個可能實施例中的ー些，g在提供對本發(fā)明的基本了解，并不g在確認本發(fā)明的關(guān)鍵或決定性的要素或限定所要保護的范圍。容易理解，根據(jù)本發(fā)明的技術(shù)方案，在不變更本發(fā)明的實質(zhì)精神下，本領(lǐng)域的一般技術(shù)人員可以提出可相互替換的其它實現(xiàn)方式。因此，以下具體實施方式
以及附圖僅是對本發(fā)明的技術(shù)方案的示例性說明，而不應當視為本發(fā)明的全部或者視為對本發(fā)明技術(shù)方案的限定或限制。在附圖中，為了清楚起見，夸大了層和區(qū)域的厚度，并且，由于刻蝕引起的圓潤等形狀特征未附圖中示意出。本文中，垂直于襯底表面的方向定義為z軸方向，z軸的正方向為由襯底指向其外延層，平行于襯底表面的方向定義為X軸方向。
圖2所示為按照本發(fā)明ー實施例提供的垂直型BJT的截面結(jié)構(gòu)示意圖。在該實施例中，垂直型BJT為VPNP，其與CMOS管集成在一起制備形成，圖2中僅示出了 CMOS管的NMOS管部分，以下說明將會說明該VPNP如何與NMOS管集成，特別是VPNP的集電區(qū)。參閱圖2，襯底100上設置有外延生長的外延層310，在該實施例中，襯底100為P型摻雜，外延層310為N型摻雜。在外延生成外延層310之前，可以在襯底100中構(gòu)圖注入形成P+型的初始埋層(Burred Layer)(圖2中未示出)。由于外延生長過程一般是在高溫條件下完成，初始埋層會在溫度作用下向上擴散而形成如圖2所示的區(qū)域320，區(qū)域320主要包括兩部分，即下面的埋層321以及PNP的集電區(qū)331，由于初始埋層的摻雜濃度較高(例如可以為5E17離子/cm3，其在向上擴散時，區(qū)域321中的摻雜濃度分布發(fā)生變化，根據(jù)擴散的基本特性，在該實例中，雜質(zhì)濃度以正態(tài)分布的形式由下至上逐漸降低(如圖2中箭頭所示)，因此，外延層310中的集電區(qū)331的P型摻雜濃度較低，例如，其濃度范圍為IE15離子/cm3至1E16離子/cm3，從而，集電區(qū)331的摻雜濃度可以滿足PNP的性能要求。而埋層321的摻雜濃度相對較高，例如，其濃度范圍為1E16離子/cm3至1E17離子/cm3。由于集電區(qū)331是向上擴散形成，區(qū)域320中的集電區(qū)331和埋層321是同步形成并且相互之間并 沒有明顯的界限(圖中所示的虛線框僅是示意性的)，因此，集電區(qū)331和埋層321是一體化地形成的。其具體的集電區(qū)331形成方法將在以下制備方法實施例中詳細描述。外延層310的厚度范圍優(yōu)選地為3-4微米，例如，其可以為3. 5微米，其摻雜濃度范圍為1E15離子/cm3至5E15離子/cm3。CMOS管也形成于外延層310上，區(qū)域322也是通過初始埋層(圖中未示出)向上擴散形成，區(qū)域322之上的P阱332用于形成NMOS管，其可以單獨地構(gòu)圖摻雜形成，因此，可以根據(jù)NMOS管的性能要求(例如閾值電壓的要求)來摻雜形成P阱332，一般地，P阱332的摻雜濃度相比于集電區(qū)331的摻雜濃度高1_2個數(shù)量級。集電區(qū)331通過電極引出區(qū)331a引出電極，在該實例中，集電區(qū)引出區(qū)331a為P阱，其摻雜濃度范圍為1E16離子/cm3至1E17離子/cm3。集電區(qū)引出區(qū)331a的摻雜濃度高于集電區(qū)331的摻雜濃度，例如，集電區(qū)引出區(qū)331a的摻雜濃度相比于集電區(qū)331的摻雜濃度高1-2個數(shù)量級。較佳地，集電區(qū)引出區(qū)331a上還設置電極引出區(qū)域331b，其用于引出電極，因此，依次通過電極引出區(qū)域331b、集電區(qū)引出區(qū)331a可以偏置電學信號至集電區(qū)331。VPNP的基區(qū)330形成于區(qū)域320之上，其為N型摻雜，具體的摻雜濃度范圍可以為5E15離子/cm3至1E16離子/cm3?；鶇^(qū)330可以通過離子注入摻雜形成N講來形成。在基區(qū)330的N阱中，構(gòu)圖摻雜形成VPNP的發(fā)射區(qū)350，在該實例中，發(fā)射區(qū)350為P+阱，其摻雜濃度范圍為1E18離子/cm3至1E19離子/cm3。較佳地，基區(qū)330上還設置電極引出區(qū)340a，電極引出區(qū)340a為摻雜濃度相對較高的形成于基區(qū)330的N阱中的N+阱。繼續(xù)參閱圖2，P阱332中形成NMOS管，并且在P阱332中形成P+阱以引出電極。各個阱之間，可以通過設置隔離層390來實現(xiàn)隔離，例如隔離層390可以為LOCOS (硅的局部化)隔離層。以下結(jié)合圖3至圖10說明圖2所示實施例的VPNP的制備方法過程。圖3所示為制備圖2所示實施例的VPNP的方法流程示意圖，圖4至圖10為對應于圖3所示流程步驟的結(jié)構(gòu)變化示意圖。首先，步驟S31，提供襯底，并在所述襯底中構(gòu)圖形成P型初始埋層。
如圖4所示，在該實例中，提供P型襯底100，襯底100的摻雜濃度可以為1E14離子/cm3至1E15離子/cm3。通過離子注入并推阱形成P+初始埋層321a和322a，初始埋層321a相應位于欲形成PNP的位置之下，初始埋層322a相應位于欲形成CMOS的位置之下。在離子注入形成埋層的過程中，襯底100的表層上形成較薄(例如200A)的注入掩膜層(圖中未示出)。具體地，在形成初始埋層的過程中，摻雜元素選擇為B，離子注入的劑量范圍可以為2X 1013-4X IO13離子/cm2，較佳地為3X IO13離子/cm2，離子注入的能量范圍可以為20KeV-80KeV (千電子伏)，較佳地為50 KeV，推阱的條件為1000°C /40分鐘，最終，形成的P+初始埋層321a和322a的濃度范圍為1E17離子/cm3至5E17離子/cm3。在該文中，初始埋層是指形成于襯底中的未經(jīng)歷外延生長外延層エ藝過程的埋層。進ー步，步驟S32，外延生長外延層，控制外延生長條件以使所述初始埋層向上擴散一體化地形成VPNP的集電區(qū)和埋層。如圖5所示，在襯底310上外延生成外延層310，外延層310為N型半導體摻雜層，其上面用于形成各種半導體器件，例如，CMOS和VPNP。在該外延生長的過程中，根據(jù)雜質(zhì)擴散基本特性，通過控制外延生長的條件可以使初始埋層向上擴散形成區(qū)域320或322。在該 實例中，外延生長硅層，外延生長的溫度范圍為1050°C _1150°C (例如選擇為1025°C)，硅的生長速率范圍為0. 5微米/分鐘-0. 9微米/分鐘，最終形成的外延層310的厚度范圍為3微米至4微米，較佳地，通過控制生長時間，可以形成3. 5微米厚的外延層。初始埋層會向上擴散過程中(即外延生長過程中)，相對高摻雜濃度的初始埋層的P型雜質(zhì)向上擴散，形成P型摻雜區(qū)域320，基于擴散基本特性，區(qū)域320中離初始埋層距離越遠的區(qū)域，摻雜濃度越低。具體地，區(qū)域320中的雜質(zhì)濃度可以以正態(tài)分布的形式由下至上逐漸降低(如圖5中箭頭所示)，因此，可以在區(qū)域320的上部的低摻雜濃度區(qū)域定義集電區(qū)331。集電區(qū)331與埋層321之間的一體化，可以理解為二者同時通過擴散形成并且二者之間不存在明顯的物理界限。進ー步，步驟S33，在外延層上構(gòu)圖摻雜形成P阱以形成集電區(qū)引出區(qū)。如圖6所示，在該實例中，可以采用離子注入的方式摻雜，摻雜的元素可以為B等，摻雜劑量范圍可以為5 X IO11—3. 5 X IO12離子/cm2，較佳地為2 X IO12離子/cm2 控制離子注入的能量來控制集電區(qū)引出區(qū)331a的結(jié)深，其結(jié)深的深度使集電區(qū)引出區(qū)331a與集電區(qū)331連結(jié)在一起，從而可以引出集電區(qū)331 ;例如，集電區(qū)引出區(qū)331a的結(jié)深范圍為I. 5微米至2. I微米，較佳地為I. 8微米。一般地，集電區(qū)引出區(qū)331a的濃度范圍為1E16離子/cm3至1E17離子/cm3，其濃度高于集電區(qū)331的濃度。較佳地，由于該VPNP與CMOS集成，因此，在離子注入形成集電區(qū)引出區(qū)331a時，可以同時摻雜形成CMOS中的P阱332，該P阱用于形成CMOS中NMOS管。進ー步，步驟S34，在外延層上構(gòu)圖氧化形成隔離層。如圖7所示，在該實例中，構(gòu)圖氧化形成隔離層390，隔離層390用于實現(xiàn)各個阱之間的電性隔尚，例如隔尚層390可以為L0C0S隔尚層。進ー步，步驟S35，在外延層上構(gòu)圖N型摻雜形成N阱以形成基區(qū)。如圖8所示，在該實例中，可以采用離子注入的方式，對集電區(qū)331以上的區(qū)域構(gòu)圖進行N型摻雜，從而形成N阱，該N阱用于形成VPNP的基區(qū)330。離子注入時，摻雜的元素可以為As,P等，摻雜劑量范圍可以為5. 3X IO13-7. 3X IO13離子/cm2，較佳地為6. 3X IO13離子/cm2?；鶇^(qū)330的摻雜濃度范圍為1E15離子/cm3至1E16離子/cm3
在摻雜過程中，例如可以控制離子注入的能量來控制N阱的阱深，設置N阱的阱深以使該N阱的底部直接與集電區(qū)331形成PN結(jié)。進ー步，步驟S36，在該N阱上進ー步構(gòu)圖摻雜形成P+阱以形成發(fā)射區(qū)。如圖9所示，在該實例中，可以采用離子注入的方式，對基區(qū)330所在的N阱構(gòu)圖P型摻雜，形成P+阱，該P+阱用于形成VPNP的發(fā)射區(qū)350。離子注入?yún)?，摻雜的元素可以為B、BF2+等，摻雜劑量范圍可以為I X IO15— 4X IO15離子/cm2，較佳地為2. 5 X IO15離子/cm2，另外，在進行該步驟時，因為同為P+摻雜，可以在集電區(qū)引出區(qū)331a上同步構(gòu)圖摻雜形成集電區(qū)的電極引出區(qū)331b，從而在可以在電極引出區(qū)331b上形成金屬電極，外部電信號可以通過該金屬電極、依次經(jīng)過電極引出區(qū)331b、集電區(qū)引出區(qū)331a偏置于集電區(qū)331
上。在又ー實例中，在進行該步驟時，還可以同步在CMOS的P阱332上構(gòu)圖摻雜形成P+阱以用于電極引出區(qū)，通過該P+可以向P阱332上偏置電信號。進一歩，步驟S37，對N阱構(gòu)圖摻雜形成N+阱以形成電極引出區(qū)。如圖10所示，在該實例中，可以采用離子注入的方式，對用于形成基區(qū)330的N阱的局部構(gòu)圖摻雜，形成相對高濃度的N+講，該N+阱用于形成電極引出區(qū)340a，其中，電極引出區(qū)340a的摻雜濃度范圍為1E18離子/cm3至1E19離子/cm3，在電極引出區(qū)340a上可以形成金屬電極，從而可以偏置電信號至VPNP的基區(qū)340。至此，可以與CMOS管集成的VPNP基本形成；由于CMOS管的制備過程為本領(lǐng)域技術(shù)所公知，因此，省略了對其的描述。本領(lǐng)域技術(shù)人員還應當理解到，在以上過程之后，還包括后端的金屬化工藝過程和鈍化過程，也即形成金屬互連層的過程。從以上方法可知，VPNP的集電區(qū)331的形成并不是與其所集成的CMOS管的P阱332同時制備形成，集電區(qū)331可以利用初始埋層321a在外延生長過程的自擴散效應來形成，通過控制外延生長的條件(如以上實施例所掲示)來控制集電區(qū)331的形狀及摻雜濃度等，因此，集電區(qū)331的濃度分布不再與P阱332的濃度相關(guān)聯(lián)，其可以按照VPNP所需性能的要求來選定集電區(qū)濃度值，進而按照該濃度值摻雜形成集電區(qū)331，VPNP的性能可以得到保證，并且，不需要另外為集電區(qū)的摻雜而構(gòu)圖(例如不需要光刻及其相應的光刻版)，エ藝簡單、制備成本低、エ藝周期短。需要說明的是，以上實施例中示意性地說明了 PNP結(jié)構(gòu)的垂直型BJT的結(jié)構(gòu)及其制備方法。常規(guī)地，垂直型BJT還包括VNPN結(jié)構(gòu)，其與VPNP的主要差異在于摻雜類型的變化。因此，本領(lǐng)域技術(shù)人員，完全可以按照以上啟示和教導，實施VNPV結(jié)構(gòu)實例。圖11所示為按照本發(fā)明又一實施例提供的垂直型BJT的截面結(jié)構(gòu)示意圖。其相比于圖2所示實施例，其主要差異在于區(qū)域520、埋層521、集電區(qū)531。在該實施例中，集電區(qū)531并不是直接與基區(qū)330直接形成PN結(jié)，在集電區(qū)531和基區(qū)330之間，還存在N-緩沖區(qū)580，N-緩沖區(qū)580的摻雜濃度可以與外延層310的摻雜濃度相同且同為N型摻雜。因此，N-緩沖區(qū)580可以與集電區(qū)531形成PN結(jié)。N-緩沖區(qū)580的存在，可能是由于初始埋層在外推的過程中，在預定エ藝條件下，難以擴散至基區(qū)330的底部；也或者是由于如以上步驟S35中所述，用于形成基區(qū)330N阱的阱深不夠，從而會在集電區(qū)531和基區(qū)330之間形成N-緩沖區(qū)580。集電區(qū)531和基區(qū)330之間的N-緩沖區(qū)580的高度D的尺寸范圍可以為0. I微米至0.3微米。
圖11所示實施例的垂直型BJT的制備過程與圖2所示的垂直型BJT制備方法過程基本類似，在此不再一一贅述。以上例子主要說明了本發(fā)明的垂直型BJT及其制備方法。盡管只對其中一些本發(fā) 明的實施方式進行了描述，但是本領(lǐng)域普通技術(shù)人員應當了解，本發(fā)明可以在不偏離其主旨與范圍內(nèi)以許多其他的形式實施。因此，所展示的例子與實施方式被視為示意性的而非限制性的，在不脫離如所附各權(quán)利要求所定義的本發(fā)明精神及范圍的情況下，本發(fā)明可能涵蓋各種的修改與替換。
權(quán)利要求
1.ー種與MOS管集成的垂直型雙極結(jié)型晶體管，所述MOS管和所述垂直型雙極結(jié)型晶體管形成于襯底的外延層上，所述垂直型雙極結(jié)型晶體管包括由上至下依次設置的發(fā)射區(qū)、基區(qū)、集電區(qū)以及第ー埋層，其特征在于，所述集電區(qū)和所述第一埋層通過所述襯底中的初始埋層向外延層擴散而一體化地形成。
2.如權(quán)利要求I所述的垂直型雙極結(jié)型晶體管，其特征在于，所述初始埋層、第一埋層、集電區(qū)同為第一導電類型摻雜，所述集電區(qū)的摻雜濃度范圍為IX IO15離子/cm3至IXlO16離子/cm3，所述第一埋層的濃度范圍為5X IO15離子/cm3至2X IO16離子/cm3。
3.如權(quán)利要求I或2所述的垂直型雙極結(jié)型晶體管，其特征在于，所述初始埋層的濃度范圍為I X IO16離子/cm3至5 X IO16離子/cm3。
4.如權(quán)利要求I所述的垂直型雙極結(jié)型晶體管，其特征在于，所述外延層上設置集電區(qū)引出區(qū)，所述集電區(qū)引出區(qū)與所述集電區(qū)為相同摻雜類型且其摻雜濃度大于所述集電區(qū)的摻雜濃度。
5.如權(quán)利要求4所述的垂直型雙極結(jié)型晶體管，其特征在于，所述集電區(qū)引出區(qū)的摻雜濃度范圍為I X IO16離子/cm3至5X IO16離子/cm3;所述集電區(qū)引出區(qū)的結(jié)深范圍為I. 5微米至2. I微米。
6.如權(quán)利要求4或5所述的垂直型雙極結(jié)型晶體管，其特征在于，所述集電區(qū)引出區(qū)與用于形成所述MOS管的第一導電類型的阱區(qū)同步構(gòu)圖摻雜形成。
7.如權(quán)利要求4或5所述的垂直型雙極結(jié)型晶體管，其特征在于，所述集電區(qū)引出區(qū)上設置第一電極引出區(qū)。
8.如權(quán)利要求I或2所述的垂直型雙極結(jié)型晶體管，其特征在于，所述基區(qū)為第二導電類型摻雜，所述基區(qū)的摻雜濃度范圍為I X IO15離子/cm3至I X IO16離子/cm3。
9.如權(quán)利要求8所述的垂直型雙極結(jié)型晶體管，其特征在于，所述基區(qū)上設置第二電極引出區(qū)。
10.如權(quán)利要求I或2所述的垂直型雙極結(jié)型晶體管，其特征在于，所述外延層的厚度范圍為3微米至4微米。
11.如權(quán)利要求I或2所述的垂直型雙極結(jié)型晶體管，其特征在于，所述基區(qū)與所述集電區(qū)直接形成PN結(jié)。
12.如權(quán)利要求I或2所述的垂直型雙極結(jié)型晶體管，其特征在于，所述集電區(qū)與所述基區(qū)之間設置緩沖區(qū)，所述緩沖區(qū)與所述集電區(qū)直接形成PN結(jié)。
13.一種制備如權(quán)利要求I所述垂直型雙極結(jié)型晶體管的方法，其特征在于，包括以下步驟 提供襯底，在所述襯底中構(gòu)圖摻雜形成初始埋層 在所述襯底上外延生長外延層，控制外延生長條件以使所述初始埋層向上擴散一體化地形成所述集電區(qū)和所述第一埋層；以及 構(gòu)圖摻雜分別形成基區(qū)和發(fā)射區(qū)。
14.如權(quán)利要求13所述的方法，其特征在于，所述初始埋層的摻雜通過離子注入的方式實現(xiàn)，該離子注入的摻雜劑量范圍為2X 1013-4X IO13離子/cm2，離子注入的能量范圍為20KeV-80KeV，推阱的條件為1000°C /40分鐘。
15.如權(quán)利要求13或14所述的方法，其特征在于，所述外延生長條件包括外延生長的溫度范圍為1050°C _1150°C，外延生長的速率范圍為0. 5微米/分鐘-0. 9微米/分鐘。
16.如權(quán)利要求13所述的方法，其特征在于，所述方法還包括步驟在所述襯底上構(gòu)圖摻雜形成所述集電區(qū)的集電區(qū)引出區(qū)。
17.如權(quán)利要求16所述的方法，其特征在于，所述集電區(qū)引出區(qū)的摻雜通過離子注入的方式實現(xiàn)，該離子注入的摻雜劑量范圍為5X IO11 — 3. 5X IO12離子/cm2。
18.如權(quán)利要求13至17任一項所述的方法，其特征在于，所述基區(qū)的摻雜通過離子注入的方式實現(xiàn)，該離子注入的摻雜劑量范圍為5. 3X IO13 — 7. 3X IO13離子/cm2。
19.如權(quán)利要求16所述的方法，其特征在于，所述構(gòu)圖摻雜形成所述集電區(qū)引出區(qū)的過程中，同步構(gòu)圖摻雜形成所述MOS管的第一導電類型的阱區(qū)。
20.如權(quán)利要求16所述的方法，其特征在于，所述發(fā)射區(qū)與所述集電區(qū)引出區(qū)的第一電極引出區(qū)同步構(gòu)圖摻雜形成。
21.如權(quán)利要求13或18所述的方法，其特征在于，控制所述基區(qū)的阱深，以使所述基區(qū)的底部直接與所述集電區(qū)形成PN結(jié)。
全文摘要
本發(fā)明提供一種與MOS管集成的垂直型雙極結(jié)型晶體管及其制備方法，屬于雙極結(jié)型晶體管(BipolarJunctionTransistor，BJT)技術(shù)領(lǐng)域。該垂直型BJT中，其中所述MOS管和所述垂直型BJT形成于襯底的外延層上，所述垂直型BJT包括由上至下依次設置的發(fā)射區(qū)、基區(qū)、集電區(qū)以及第一埋層，其中，所述集電區(qū)和所述第一埋層通過所述襯底中的初始埋層向外延層擴散而一體化地形成。該垂直型BJT性能好，其制備方法過程簡單、制備成本低、工藝周期短。
文檔編號H01L21/331GK102820332SQ20111015171
公開日2012年12月12日 申請日期2011年6月8日 優(yōu)先權(quán)日2011年6月8日
發(fā)明者吳孝嘉, 房世林, 陳正培, 楊育明, 黃竹 申請人:無錫華潤上華半導體有限公司, 無錫華潤上華科技有限公司