專(zhuān)利名稱(chēng)：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體器件。
背景技術(shù)：
在現(xiàn)代半導(dǎo)體技術(shù)中，PMOS晶體管(P-channel Metal-Oxide-SemiconductorField-effect Transistor, P溝道金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)在負(fù)偏壓下長(zhǎng)期工作，可能導(dǎo)致PMOS晶體管電學(xué)參數(shù)改變、PMOS晶體管退化、甚至發(fā)生故障。例如，在現(xiàn)代CMOS (Complementary Metal Oxide Semiconductor,互補(bǔ)金屬氧化物半導(dǎo)體)技術(shù)中，PMOS晶體管的NBTI (Negative Bias Temperature Instability,負(fù)偏壓溫度不穩(wěn)定性)效應(yīng)是一個(gè)主要關(guān)注的可靠性問(wèn)題。
NBTI效應(yīng)是指在高溫下對(duì)PMOS晶體管施加負(fù)柵壓而引起的一系列電學(xué)參數(shù)的退化。NBTI效應(yīng)的產(chǎn)生過(guò)程主要涉及正電荷的產(chǎn)生和鈍化，即界面陷阱電荷和氧化層固定正電荷的產(chǎn)生以及擴(kuò)散物質(zhì)的擴(kuò)散過(guò)程，氫氣和水汽是引起NBTI的兩種主要物質(zhì)。傳統(tǒng)上將NBTI產(chǎn)生的原因歸結(jié)于PMOS晶體管在高溫負(fù)柵壓下反型層的空穴受到熱激發(fā)，遂穿到硅/二氧化硅界面，由于在界面存在大量的Si-H鍵，熱激發(fā)的空穴與Si-H鍵作用生成H原子，從而在界面留下懸掛鍵，而由于H原子的不穩(wěn)定性，兩個(gè)H原子就會(huì)結(jié)合，以氫氣分子的形式釋放，從而引起閾值電壓的負(fù)向漂移。NBTI效應(yīng)導(dǎo)致PMOS晶體管在長(zhǎng)期工作后出現(xiàn)柵電流增大、閾值電壓負(fù)向漂移等問(wèn)題。

發(fā)明內(nèi)容
鑒于以上問(wèn)題提出本發(fā)明。本公開(kāi)要解決的一個(gè)技術(shù)問(wèn)題是提供一種半導(dǎo)體器件，能夠改善該半導(dǎo)體器件中的PMOS晶體管的性能。根據(jù)本公開(kāi)的一個(gè)方面提供一種半導(dǎo)體器件，包括PM0S晶體管，用于處理一個(gè)輸入信號(hào)，PMOS晶體管包括柵極和源極，源極連接到第一電壓源；和與PMOS晶體管連接的用于防止PMOS晶體管退化的修復(fù)電路，當(dāng)輸入信號(hào)是高電平時(shí)，修復(fù)電路使PMOS晶體管的柵極電壓高于第一電壓源的電壓。根據(jù)本公開(kāi)的一個(gè)方面提供的半導(dǎo)體器件，當(dāng)PMOS晶體管截止時(shí)會(huì)通過(guò)修復(fù)電路在PMOS晶體管的柵極施加正偏壓，加快PMOS晶體管的電學(xué)參數(shù)恢復(fù)，從而防止、至少是減緩了 PMOS晶體管性能的退化。


圖I示出本發(fā)明的半導(dǎo)體器件的第一實(shí)施例的結(jié)構(gòu)圖；圖2示出本發(fā)明的半導(dǎo)體器件的第二實(shí)施例的結(jié)構(gòu)圖；圖3A示出圖2所示實(shí)施例在輸入信號(hào)為低電平時(shí)的工作狀態(tài)示意圖3B示出圖2所示實(shí)施例在輸入信號(hào)為高電平時(shí)的工作狀態(tài)示意圖；圖4示出本發(fā)明的半導(dǎo)體器件的第三實(shí)施例的結(jié)構(gòu)圖；圖5示出本發(fā)明的半導(dǎo)體器件的第四實(shí)施例的結(jié)構(gòu)圖；圖6A示出圖5所示實(shí)施例在輸入信號(hào)為低電平時(shí)的工作狀態(tài)示意圖；圖6B示出圖5所示實(shí)施例在輸入信號(hào)為高電平時(shí)的工作狀態(tài)示意圖；圖7示出本發(fā)明的半導(dǎo)體器件的第五實(shí)施例的結(jié)構(gòu)圖；圖8示出NBTI導(dǎo)致的退化的與恢復(fù)電壓相關(guān)的恢復(fù)曲線圖。
具體實(shí)施例方式下面參照附圖對(duì)本發(fā)明進(jìn)行更全面的描述，其中說(shuō)明本發(fā)明的示例性實(shí)施例。在附圖中，相同的標(biāo)號(hào)表示相同或者相似的組件或者元件。NBTI引起的電學(xué)參數(shù)改變?cè)趹?yīng)力電壓(Voltage Stress)消除后可以恢復(fù)。在應(yīng)力電壓消除后，NBTI退化后的恢復(fù)是公知現(xiàn)象(尤其對(duì)于氮化物氧化物(nitrideoxide))，但發(fā)明人至今未發(fā)現(xiàn)本領(lǐng)域的普通技術(shù)人員試圖利用此現(xiàn)象來(lái)防止或者消除或者至少是延緩PMOS晶體管的性能退化現(xiàn)象。在研究過(guò)程中，發(fā)明人發(fā)現(xiàn)該恢復(fù)速率(或鈍化速率)與電場(chǎng)相關(guān)。如圖8所示，圖中向左箭頭指示的曲線部分表示NBTI應(yīng)力曲線(其條件為柵極應(yīng)力電壓=-2. 2V，柵氧化物厚度=2.0nm，溫度=105 °C );圖中向右箭頭指示的曲線部分表示不同柵極恢復(fù)電壓下的恢復(fù)，分別表示“柵極恢復(fù)電壓=-I. 0V，柵極恢復(fù)電壓=-O. 5V,柵極恢復(fù)電壓=O. 0V,柵極恢復(fù)電壓=O. 5V,柵極恢復(fù)電壓=I. 0V”下的恢復(fù)。從圖8中可以看出在恢復(fù)階段施加的更大的正偏壓將導(dǎo)致更快的恢復(fù)。圖I示出本發(fā)明的半導(dǎo)體器件的第一實(shí)施例的結(jié)構(gòu)圖。如圖I所示，該半導(dǎo)體器件包括PMOS晶體管11和與PMOS晶體管11連接的用于防止PMOS晶體管11退化的修復(fù)電路12。PMOS晶體管11包括柵極和源極，源極連接到第一電壓源，柵極與修復(fù)電路12相連。PMOS晶體管的漏極作為PMOS晶體管的輸出。PMOS晶體管11處理一個(gè)輸入信號(hào)，當(dāng)該輸入信號(hào)是高電平時(shí)，修復(fù)電路12使PMOS晶體管11的柵極電壓高于第一電壓源的電壓Vdd-1。根據(jù)本發(fā)明的半導(dǎo)體器件的一個(gè)實(shí)施例，當(dāng)輸入信號(hào)是低電平時(shí)，修復(fù)電路12使PMOS晶體管11的柵極電壓與輸入信號(hào)的電壓幅值基本相同。修復(fù)電路通常與PMOS晶體管一起作為片內(nèi)電路實(shí)現(xiàn)。上述實(shí)施例中，由于修復(fù)電路在PMOS晶體管截止時(shí)為PMOS晶體管施加正偏壓，力口快了 PMOS晶體管電學(xué)參數(shù)的恢復(fù)，防止PMOS晶體管退化，改善PMOS晶體管的性能，延長(zhǎng)PMOS晶體管的使用壽命。除了下面結(jié)合附圖所教導(dǎo)的本發(fā)明的優(yōu)選實(shí)施例外，本領(lǐng)域的普通技術(shù)人員應(yīng)該理解本發(fā)明中的修復(fù)電路還可以用其它多種現(xiàn)有技術(shù)的方法來(lái)設(shè)計(jì)和實(shí)現(xiàn)。圖2示出本發(fā)明的半導(dǎo)體器件的第二實(shí)施例的結(jié)構(gòu)圖。如圖2所示，該半導(dǎo)體器件包括PMOS晶體管11和修復(fù)電路22。其中，修復(fù)電路22包括NMOS晶體管(N-channelMetal-Oxide-Semiconductor Field-effect Transistor, N 溝道金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)221和電阻Rl222 ;可選地，修復(fù)電路22還可以包括電阻R2223。NMOS晶體管221包括柵極、源極和漏極；電阻Rl 222的第一端(A端)用于接收輸入信號(hào)并與NMOS晶體管221的柵極相連，電阻R1222的第二端(B端)與PMOS晶體管11的柵極相連，電阻Rl 222的第二端還(或者，通過(guò)電阻R2223)與NMOS晶體管221的源極相連。NMOS晶體管221的漏極與電壓比第一電壓源的電壓Vdd-I (例如，O. 9V，I. 0V, I. 2V等)高的第二電壓源Vdd-2 (例如，I. 5V, I. 7V, 2. 5V, 3. 3V 等)連接。上述實(shí)施例中，當(dāng)PMOS晶體管處于截止?fàn)顟B(tài)時(shí)，該修復(fù)電路利用NMOS晶體管來(lái)提供正偏壓到PMOS晶體管，可以獲得PMOS晶體管退化的更多恢復(fù)。需要注意，圖2中示出電阻R2223連接在NMOS晶體管221的源極和PMOS晶體管11的柵極之間，起分壓作用。在其他的實(shí)施例中，阻R2223也可以連接在第二電壓源Vdd-2和NMOS晶體管221的漏極之間。電阻Rl和電阻R2可以是多晶娃電阻(polysilicon resistor)或者金屬線(metalline)電阻。 下面結(jié)合圖3A、3B對(duì)圖2所示的半導(dǎo)體器件的工作過(guò)程進(jìn)行描述。在圖3中，第一電壓源電壓例如是半導(dǎo)體器件核心電路工作電壓，第二電壓源電壓例如是半導(dǎo)體器件外圍電路的供電電壓。圖3A示出圖2所示實(shí)施例在輸入信號(hào)為低電平時(shí)的工作狀態(tài)示意圖。如圖3A中所示，NMOS晶體管221的漏極連接的電源電壓Vdd-2 (例如，2. 5V)高于PMOS晶體管11的源極電源電壓Vdd-I (例如，I. 2V)，當(dāng)輸入信號(hào)是低電平(例如，GND)時(shí)，NMOS晶體管221截止。PMOS晶體管11導(dǎo)通。因?yàn)榻?jīng)過(guò)電阻Rl 222的柵漏一直較低，在A點(diǎn)輸入的輸入電壓直接連接到B點(diǎn)，保證PMOS晶體管11處于導(dǎo)通狀態(tài)。圖3B示出圖2所示實(shí)施例在輸入為高電平時(shí)的工作狀態(tài)示意圖。如圖3B所示，NMOS晶體管221的漏極連接的電源電壓Vdd-2 (例如，2. 5V)高于PMOS晶體管11的源極電源電壓Vdd-1(例如，I. 2V)，當(dāng)輸入信號(hào)為高電平(例如，Vdd-I)時(shí)，NMOS晶體管221導(dǎo)通，而PMOS晶體管11截止。在B點(diǎn)處的電壓將低于Vdd-2 (例如，2. 5V)并且高于Vdd-I (例如，I. 2V)，當(dāng)PMOS晶體管11截止時(shí)將施加正偏壓到PMOS晶體管11?？梢酝ㄟ^(guò)調(diào)整R2223的電阻值來(lái)調(diào)整B點(diǎn)的電壓。圖4示出本發(fā)明的半導(dǎo)體器件的第三實(shí)施例的結(jié)構(gòu)圖。如圖4所示，在該實(shí)施例中，半導(dǎo)體器件包括PMOS晶體管Il(D)和修復(fù)電路42。其中，修復(fù)電路42包括第一開(kāi)關(guān)電路421和第二開(kāi)關(guān)電路422。第一開(kāi)關(guān)電路421連接在PMOS晶體管11的柵極和第二電壓源Vdd-2之間，第二電壓源Vdd-2的電壓比第一電壓源Vdd-I的電壓高；第二開(kāi)關(guān)電路422連接在輸入信號(hào)和PMOS晶體管11的柵極之間；輸入信號(hào)還連接到第一開(kāi)關(guān)電路421的控制端以及第二開(kāi)關(guān)電路的控制端；當(dāng)輸入信號(hào)是高電平時(shí)，第一開(kāi)關(guān)電路421接通，而第二開(kāi)關(guān)電路422斷開(kāi)。當(dāng)輸入信號(hào)是低電平時(shí)，第一開(kāi)關(guān)電路421斷開(kāi)，第二開(kāi)關(guān)電路422接通，以使PMOS晶體管11的柵極電壓與輸入信號(hào)的電壓幅值基本相同。根據(jù)本發(fā)明的一個(gè)實(shí)施例，修復(fù)電路42還可以包括串聯(lián)在第一開(kāi)關(guān)電路421和PMOS晶體管11的柵極之間或輸入信號(hào)與第一開(kāi)關(guān)電路421之間的電阻。圖5示出本發(fā)明的半導(dǎo)體器件的第四實(shí)施例的結(jié)構(gòu)圖。如圖5所示，在該實(shí)施例中，半導(dǎo)體器件包括PMOS晶體管11和修復(fù)電路52。其中，修復(fù)電路52包括第一 NMOS晶體管521和第二 NMOS晶體管522以及非門(mén)523。第一 NMOS晶體管521對(duì)應(yīng)于第一開(kāi)關(guān)電路，包括柵極、源極和漏極，第一 NMOS晶體管521的柵極是第一開(kāi)關(guān)電路的控制端。第二 NMOS 晶體管522以及非門(mén)523對(duì)應(yīng)于第二開(kāi)關(guān)電路，第二 NMOS晶體管522包括柵極、源極和漏極，非門(mén)523的輸入端是第二開(kāi)關(guān)電路的控制端，非門(mén)523的輸出端與第二NMOS晶體管522的柵極相連；第一 NMOS晶體管521的漏極連接到第二電壓源Vdd-2，第一 NMOS晶體管521的源極連接到PMOS晶體管11的柵極；第二 NMOS晶體管521的漏極連接到輸入信號(hào)，第二NMOS晶體管522的源極連接到PMOS晶體管11的柵極。根據(jù)本發(fā)明的一個(gè)實(shí)施例，非門(mén)523為由NMOS晶體管構(gòu)成的反相器。上述實(shí)施例中，與采用電阻的修復(fù)電路相比，這種包括第一 NMOS晶體管、第二NMOS晶體管以及非門(mén)的修復(fù)電路，在PMOS晶體管截止時(shí)為PMOS晶體管施加正偏壓，不僅可以加快PMOS晶體管的恢復(fù)，還可以避免修復(fù)電路中出現(xiàn)較大電流，增強(qiáng)修復(fù)電路的穩(wěn)定性和可靠性。圖6A示出圖5所示實(shí)施例在輸入信號(hào)為低電平時(shí)的工作狀態(tài)示意圖。如圖6A中所示，NMOS晶體管221的漏極連接的電源電壓Vdd-2 (例如，2. 5V)高于PMOS晶體管11的 源極電源電壓Vdd-I (例如，I. 2V)，當(dāng)輸入信號(hào)是低電平(例如，GND)時(shí)，NMOS晶體管221截止(OFF)，NMOS晶體管222導(dǎo)通(ON)，在A點(diǎn)輸入的輸入信號(hào)電壓直接連接到B點(diǎn)，使得PMOS晶體管11處于導(dǎo)通狀態(tài)。圖6B示出圖5所示實(shí)施例在輸入信號(hào)為高電平時(shí)的工作狀態(tài)示意圖。如圖6B中所示，NMOS晶體管221的漏極連接的電源電壓Vdd-2 (例如，2. 5V)高于PMOS晶體管11的源極電源電壓Vdd-I (例如，I. 2V)，當(dāng)輸入信號(hào)是高電平(例如，Vdd-I)時(shí)，NMOS晶體管221導(dǎo)通(ON)，NMOS晶體管222截止(OFF)，在B點(diǎn)處的電壓將高于Vdd-I (例如，I. 2V)，當(dāng)PMOS晶體管11不處于工作狀態(tài)時(shí)施加正偏壓到PMOS晶體管11。需要指出，圖5中修復(fù)電路也可以包括連接在NMOS晶體管521的源極和PMOS晶體管11的柵極之間的電阻，起分壓作用。在其他的實(shí)施例中，也可以在第二電壓源Vdd-2和NMOS晶體管221的漏極之間串聯(lián)分壓電阻。圖7示出本發(fā)明的半導(dǎo)體器件的第五實(shí)施例的結(jié)構(gòu)圖。和圖5相比，圖7中的修復(fù)電路72的非門(mén)723由兩個(gè)NMOS晶體管Tl和T2構(gòu)成，其中Tl為工作管，T2為負(fù)載管；T1的柵極接輸入信號(hào)，源極接地；負(fù)載管T2的柵極與漏極同時(shí)連接到電源VDD，在不同的實(shí)施例中，VDD可以是第一電壓源Vdd-I,也可以是第二電壓源Vdd-2,優(yōu)選是第一電壓源Vdd-I ；Tl的柵極和T2的源極相連，連接輸出到NMOS晶體管522的柵極。由NMOS晶體管實(shí)現(xiàn)的非門(mén)，可以避免由PMOS晶體管實(shí)現(xiàn)的非門(mén)引入的與PMOS晶體管11同樣的問(wèn)題。本領(lǐng)域的技 術(shù)人員可以理解，非門(mén)也可以包括由NMOS晶體管和電阻負(fù)載組成等其他實(shí)現(xiàn)方式。需要指出，在圖I至圖7中示出的NMOS晶體管和PMOS晶體管為增強(qiáng)型，本發(fā)明的技術(shù)方案同樣適用于耗盡型NMOS晶體管和PMOS晶體管。本發(fā)明的描述是為了示例和描述起見(jiàn)而給出的，而并不是無(wú)遺漏的或者將本發(fā)明限于所公開(kāi)的形式。很多修改和變化對(duì)于本領(lǐng)域的普通技術(shù)人員而言是顯然的。選擇和描述實(shí)施例是為了更好說(shuō)明本發(fā)明的原理和實(shí)際應(yīng)用，并且使本領(lǐng)域的普通技術(shù)人員能夠理解本發(fā)明從而設(shè)計(jì)適于特定用途的帶有各種修改的各種實(shí)施例。
權(quán)利要求
1.一種半導(dǎo)體器件,包括 PMOS晶體管，用于處理一個(gè)輸入信號(hào)，所述PMOS晶體管包括柵極和源極，所述源極連接到第一電壓源；和 與所述PMOS晶體管連接的用于防止所述PMOS晶體管退化的修復(fù)電路，當(dāng)所述輸入信號(hào)是高電平時(shí)，所述修復(fù)電路使所述PMOS晶體管的柵極電壓高于所述第一電壓源的電壓。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，當(dāng)所述輸入信號(hào)是低電平時(shí)，所述修復(fù)電路使所述PMOS晶體管的柵極電壓與所述輸入信號(hào)的電壓幅值基本相同。
3.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其特征在于，所述修復(fù)電路包括 NMOS晶體管，所述NMOS晶體管包括柵極、源極和漏極； 第一電阻； 其中， 所述第一電阻的第一端用于接收所述輸入信號(hào)并與所述NMOS晶體管的柵極相連，所述第一電阻的第二端與所述PMOS晶體管的柵極相連，所述第一電阻的第二端還與所述NMOS晶體管的源極相連； 所述NMOS晶體管的漏極與電壓比第一電壓源的電壓高的第二電壓源連接。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其特征在于，所述修復(fù)電路還包括第二電阻； 所述第二電阻串聯(lián)在所述PMOS晶體管的柵極和所述NMOS晶體管的源極之間或所述第二電壓源和所述NMOS晶體管的漏極之間。
5.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其特征在于，所述修復(fù)電路包括第一開(kāi)關(guān)電路和第二開(kāi)關(guān)電路； 所述第一開(kāi)關(guān)電路連接在所述PMOS晶體管的柵極和第二電壓源之間，所述第二電壓源的電壓比所述第一電壓源的電壓高； 所述第二開(kāi)關(guān)電路連接在所述輸入信號(hào)和所述PMOS晶體管的柵極之間； 所述輸入信號(hào)還連接到所述第一開(kāi)關(guān)電路的控制端以及所述第二開(kāi)關(guān)電路的控制端; 當(dāng)所述輸入信號(hào)是高電平時(shí)，所述第一開(kāi)關(guān)電路接通，而所述第二開(kāi)關(guān)電路斷開(kāi)。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其特征在于，當(dāng)所述輸入信號(hào)是低電平時(shí)，所述第二開(kāi)關(guān)電路接通，以使所述PMOS晶體管的柵極電壓與所述輸入信號(hào)的電壓幅值基本相同。
7.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其特征在于， 所述第一開(kāi)關(guān)電路包括第一 NMOS晶體管，所述第一 NMOS晶體管包括柵極、源極和漏極，所述第一 NMOS晶體管的柵極是所述第一開(kāi)關(guān)的所述控制端； 所述第二開(kāi)關(guān)電路包括第二 NMOS晶體管和非門(mén)，所述第二 NMOS晶體管包括柵極、源極和漏極，所述非門(mén)的輸入端是所述第二開(kāi)關(guān)電路的所述控制端，所述非門(mén)的輸出端與所述第二 NMOS晶體管的柵極相連； 所述第一 NMOS晶體管的漏極連接到所述第二電壓源，所述第一 NMOS晶體管的源極連接到所述PMOS晶體管的柵極； 所述第二 NMOS晶體管的漏極連接到所述輸入信號(hào)，所述第二 NMOS晶體管的源極連接至IJ所述PMOS晶體管的柵極。
8.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其特征在于，所述修復(fù)電路還包括串聯(lián)在所述第一開(kāi)關(guān)電路和所述PMOS晶體管的柵極之間或所述輸入信號(hào)與所述第一開(kāi)關(guān)電路之間的電阻。
9.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其特征在于，所述非門(mén)為NMOS反相器。
全文摘要
本發(fā)明公開(kāi)一種半導(dǎo)體器件，涉及半導(dǎo)體技術(shù)領(lǐng)域。該半導(dǎo)體器件包括PMOS晶體管，用于處理一個(gè)輸入信號(hào)，PMOS晶體管包括柵極和源極，源極連接到第一電壓源；和與PMOS晶體管連接的用于防止PMOS晶體管退化的修復(fù)電路，當(dāng)輸入信號(hào)是高電平時(shí)，修復(fù)電路使PMOS晶體管的柵極電壓高于第一電壓源的電壓。本公開(kāi)的半導(dǎo)體器件，當(dāng)PMOS晶體管截止時(shí)通過(guò)修復(fù)電路在PMOS晶體管的柵極施加正偏壓，加快PMOS晶體管的電學(xué)參數(shù)恢復(fù)，從而提高了PMOS晶體管的性能。
文檔編號(hào)H01L29/78GK102760764SQ201110110159
公開(kāi)日2012年10月31日 申請(qǐng)日期2011年4月29日 優(yōu)先權(quán)日2011年4月29日
發(fā)明者馮軍宏, 甘正浩 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司