專利名稱：淺溝槽隔離結(jié)構(gòu)、其制作方法及基于該結(jié)構(gòu)的器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，特別涉及淺溝槽隔離結(jié)構(gòu)、其制作方法及基于該結(jié)構(gòu)的器件。
背景技術(shù)：
隨著半導(dǎo)體制造技術(shù)的飛速發(fā)展，集成電路制造工藝已經(jīng)進(jìn)入了 22nm及以下技術(shù)節(jié)點(diǎn)時(shí)代，半導(dǎo)體器件的尺寸和半導(dǎo)體器件的隔離結(jié)構(gòu)也隨之縮小。在0.25 的技術(shù)節(jié)點(diǎn)之后，半導(dǎo)體器件的有源區(qū)的元件之間的隔離區(qū)基本采用淺溝槽隔離(STI)工藝形成。在現(xiàn)有技術(shù)中，形成STI結(jié)構(gòu)的工藝基本包括如下步驟
首先，如圖Ia所示，在襯底100表面上形成例如氧化硅+氮化硅復(fù)合層的鈍化層102 以及圖案化的光致抗蝕劑層104。然后，如圖Ib所示，以所示光致抗蝕劑層104為掩膜，刻蝕所述鈍化層102，以露出襯底100，去除光致抗蝕劑層。然后，如圖Ic所示，以刻蝕后的鈍化層102為硬掩膜，刻蝕露出的襯底形成溝槽106。接著，如圖Id所示，在溝槽90側(cè)壁和底部形成襯里氧化層108，再在淺溝槽中填充絕緣介質(zhì)110，例如氧化硅，并用化學(xué)機(jī)械研磨(CMP)的方法使溝槽表面平坦化。CMP之后，硬掩膜也會(huì)被去除，如圖Ie所示。然而，隨著器件的關(guān)鍵尺寸縮小到22nm節(jié)點(diǎn)以下，STI的填充將成為問(wèn)題，且填充STI的工藝容差也將變得更窄。即便采用目前通用的高濃度等離子淀積(HDP)和更先進(jìn)的高深寬比等離子(HARP)淀積工藝仍是如此。另外，由于在刻蝕溝槽的過(guò)程中，硬掩膜的表面會(huì)被部分消耗掉，而剩余的硬掩膜表面變得粗糙，使得表面高度不均勻，尤其隨著特征尺寸的減小，硬掩膜不均勻的表面變得更加明顯。從圖Ie可以看到，在去除硬掩膜之后，會(huì)在基體區(qū)域與溝槽填充絕緣介質(zhì)區(qū)域產(chǎn)生高度差(st印height) H,通常具有30nm-50nm的高度。由于硬掩膜表面高度不均勻，會(huì)導(dǎo)致在同一晶片表面高度差不均勻。在接下來(lái)的工藝步驟中，在溝槽兩側(cè)的有源區(qū)表面形成柵極介質(zhì)層和多晶硅層或金屬層(針對(duì)目前高K金屬柵結(jié)構(gòu))。由于在STI結(jié)構(gòu)形成中存在的變化的高度差，多晶硅輪廓會(huì)變得不均勻，在之后對(duì)多晶硅的刻蝕后會(huì)有多晶硅殘留物，而這些多晶硅殘留物會(huì)產(chǎn)生損害STI隔離功能的短路或泄漏電流路徑，使得集成電路的性能降低，從而導(dǎo)致可靠性問(wèn)題和器件失效。因此，希望一種新的STI隔離結(jié)構(gòu)及其制作方法，其能夠解決小尺寸溝槽的填充難題并且不存在上述高度差的問(wèn)題。另外，隨著隔離結(jié)構(gòu)的縮小，器件間的隔離效果變差。雖然在如Ie所示的相同橫向節(jié)距P (—個(gè)有源區(qū)加一個(gè)隔離區(qū)的橫向?qū)挾?的情況下，增加STI區(qū)的橫向?qū)挾菵來(lái)提高隔離效果，但顯然，這勢(shì)必減小器件有源區(qū)114能夠利用的有效面積，從而使器件特性下降。
因此，還希望一種新的STI隔離結(jié)構(gòu)及其制作方法，其在保持良好隔離效果的同時(shí)又能保持器件的良好特性。

發(fā)明內(nèi)容
為了解決上述問(wèn)題，本發(fā)明第一方面提供一種制作淺溝槽隔離(STI)結(jié)構(gòu)的方法，其特征在于包括如下步驟提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底上形成絕緣介質(zhì)；借助掩膜，刻蝕部分絕緣介質(zhì)以露出下面的半導(dǎo)體襯底，未刻蝕掉的絕緣介質(zhì)構(gòu)成STI區(qū)；以及在所述STI區(qū)之間的所述半導(dǎo)體襯底上外延生長(zhǎng)半導(dǎo)體層作為有源區(qū)。本發(fā)明第二方面提供一種淺溝槽隔離(STI)結(jié)構(gòu)，其特征在于包括半導(dǎo)體襯底；在半導(dǎo)體襯底上形成的圖案化的絕緣介質(zhì)，作為STI區(qū)；以及在所述STI區(qū)之間的半導(dǎo)體襯底上形成的半導(dǎo)體層，作為有源區(qū)，其中所述半導(dǎo)體層與所述半導(dǎo)體襯底的材料相同。
本發(fā)明第三方面提供一種CMOS器件，其特征在于包括如本發(fā)明的第一方面所述的淺溝槽隔離結(jié)構(gòu)，其中在兩個(gè)相鄰有源區(qū)中分別形成PMOS晶體管和NMOS晶體管。本發(fā)明的第四方面提供一種包括如本發(fā)明的第三方面所述的CMOS器件的動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)或閃存(Flash)。總之，本發(fā)明利用先刻蝕后外延的工藝方法來(lái)完成STI結(jié)構(gòu)的制作，既解決了小尺寸溝槽的填充難題，克服了 STI高度差問(wèn)題。并且可以通過(guò)刻蝕工藝調(diào)整STI的形狀，獲得了既能獲得良好的隔離效果又能增大器件有源區(qū)的有效面積的STI結(jié)構(gòu)，從而提高器件性能。


通過(guò)參考以下描述和用于示出各個(gè)實(shí)施例的附圖可以最好地理解實(shí)施例。在附圖中
圖Ia-Ie是根據(jù)現(xiàn)有技術(shù)的STI結(jié)構(gòu)的制作方法所得到的STI結(jié)構(gòu)的截面 圖2-5，6a-6d、7是根據(jù)本發(fā)明的STI結(jié)構(gòu)的制作方法所得到的結(jié)構(gòu)的截面 圖8是在制作本發(fā)明的STI結(jié)構(gòu)的流程圖；以及 圖9是在根據(jù)本發(fā)明所得到的結(jié)構(gòu)基礎(chǔ)上形成的CMOS器件的截面圖。
具體實(shí)施例方式下面，參考附圖描述本發(fā)明的實(shí)施例的一個(gè)或多個(gè)方面，其中在整個(gè)附圖中一般用相同的參考標(biāo)記來(lái)指代相同的元件。在下面的描述中，為了解釋的目的，闡述了許多特定的細(xì)節(jié)以提供對(duì)本發(fā)明實(shí)施例的一個(gè)或多個(gè)方面的徹底理解。然而，對(duì)本領(lǐng)域技術(shù)人員來(lái)說(shuō)可以說(shuō)顯而易見(jiàn)的是，可以利用較少程度的這些特定細(xì)節(jié)來(lái)實(shí)行本發(fā)明實(shí)施例的一個(gè)或多個(gè)方面。另外，雖然就一些實(shí)施方式中的僅一個(gè)實(shí)施方式來(lái)公開(kāi)實(shí)施例的特定特征或方面，但是這樣的特征或方面可以結(jié)合對(duì)于任何給定或特定應(yīng)用來(lái)說(shuō)可能是期望的且有利的其它實(shí)施方式的一個(gè)或多個(gè)其它特征或方面。首先提供如圖2所示的半導(dǎo)體襯底200，其可以是電子領(lǐng)域中已知的任何類型，例如體半導(dǎo)體、絕緣層上半導(dǎo)體(SOI)。材料可以為單晶硅、砷化鎵或磷化銦等。在一個(gè)具體實(shí)施例中，半導(dǎo)體襯底200是(100 )晶向或(110 )晶向的硅襯底。晶向的選擇取決于成品器件性能的要求，(100)晶向的襯底有利于增加器件中電子的遷移率；(110)晶向的襯底有利于增加器件中空穴的遷移率，而由于自身的性質(zhì)，電子的遷移率大于空穴的遷移率。所以例如在CMOS器件中，若期望其中的PMOS器件和NMOS器件性能盡可能接近，則優(yōu)選(110)晶向的襯底；若追求更高的NMOS器件的性能，優(yōu)選(100)晶向的襯底。另外，所提供的半導(dǎo)體襯底可以是P型的、N型的或未摻雜的。在半導(dǎo)體襯底200上形成絕緣介質(zhì)202，如圖3所示。絕緣介質(zhì)202的厚度等于預(yù)定STI的高度。在一個(gè)具體實(shí)施例中，所述絕緣介質(zhì)為氧化物(例如Si02)、氮化物(例如SIN、Si3N4)o形成絕緣介質(zhì)202的方法例如為絕緣介質(zhì)202可以通過(guò)沉積工藝形成， 本發(fā)明對(duì)絕緣介質(zhì)的沉積方法沒(méi)有任何限制，包括但不限于化學(xué)氣相沉積(CVD)、等離子輔 助CVD、原子層沉積(ALD)、蒸鍍、反應(yīng)濺射、化學(xué)溶液沉積或其他類似沉積工藝。作為替代，所述絕緣介質(zhì)202還可以利用熱氧化及沉積工藝的組合形成，即先將半導(dǎo)體襯底200進(jìn)行熱氧化形成一層薄氧化膜，在硅襯底的情況下形成薄的SiO2，再利用沉積工藝沉積其余的SiO2達(dá)預(yù)定的高度。隨后在絕緣介質(zhì)202上涂布光致抗蝕劑層204并通過(guò)曝光、顯影等光刻工藝圖案化，以露出部分絕緣介質(zhì)，如圖4所示。隨后，利用例如反應(yīng)離子刻蝕(RIE)或等離子刻蝕等的干法刻蝕工藝或濕法刻蝕工藝或二者的組合，去除露出部分的絕緣介質(zhì)，露出下面的半導(dǎo)體襯底200，去除光致抗蝕劑層，所得到的結(jié)構(gòu)如圖5所示，未去除的絕緣介質(zhì)部分充當(dāng)STI區(qū)206。對(duì)晶片進(jìn)行清洗后，在所述STI區(qū)之間的所述半導(dǎo)體襯底200上外延生長(zhǎng)半導(dǎo)體層作為器件的有源區(qū)208。外延生長(zhǎng)例如利用金屬有機(jī)物化學(xué)氣相沉積(MOCVD)或分子束外延(MBE)。外延層除了結(jié)晶方向與襯底單晶一致外，其他特性均可以自主選擇，如材料、導(dǎo)電類型、電阻率等。優(yōu)選地，所述半導(dǎo)體層與所述半導(dǎo)體襯底200的材料相同。在半導(dǎo)體襯底為娃的實(shí)施例中，所述半導(dǎo)體層優(yōu)選為娃。之后，利用CMP工藝平坦化，去除多余的外延半導(dǎo)體層，得到最終的結(jié)構(gòu)，如圖6a所示。這里，需要注意的是，在現(xiàn)有技術(shù)中，是對(duì)半導(dǎo)體層進(jìn)行刻蝕，未刻蝕掉的半導(dǎo)體層作為有源區(qū)，而刻蝕掉的半導(dǎo)體部分需要通過(guò)填充介質(zhì)的工藝形成STI區(qū)。本發(fā)明的技術(shù)方案與現(xiàn)有技術(shù)完全不同其通過(guò)對(duì)半導(dǎo)體襯底上的絕緣層進(jìn)行刻蝕而自然形成淺溝槽隔離區(qū)，刻蝕掉絕緣層的位置通過(guò)外延生長(zhǎng)半導(dǎo)體材料而形成有源區(qū)。因此無(wú)需STI填充過(guò)程。另外，由于本發(fā)明未采用硬掩膜，故不存在硬掩膜去除后存在高度差而影響器件性能的問(wèn)題。本發(fā)明的STI區(qū)206的頂部的橫向?qū)挾菵l (如圖6a所示)相比于現(xiàn)有技術(shù)中的STI區(qū)的頂面的橫向?qū)挾菵 (如圖Ie所示)可以更小，從而在相同節(jié)距P的情況下增加了器件的有源區(qū)的橫向?qū)挾?，進(jìn)而提高了 IC密度。需要說(shuō)明的是，若是僅為了解決小尺寸溝槽的填充難題并克服STI高度差問(wèn)題，那么本發(fā)明對(duì)于STI區(qū)的形狀沒(méi)有任何限制，例如可通過(guò)選擇性刻蝕工藝將STI區(qū)形成為從剖面上看基本垂直的矩形結(jié)構(gòu)、如圖6a所示的結(jié)構(gòu)等等。但為了進(jìn)一步增強(qiáng)器件間的隔離效果，在刻蝕絕緣層的步驟中優(yōu)選地形成從剖面上看如圖6a-6d中的具有上窄下寬(D2>D1)的形狀。
在圖6a中，隔離區(qū)為正梯形形狀，其頂面的橫向?qū)挾菵l可以比圖Ie中隔離區(qū)的橫向?qū)挾菵小，底面的橫向?qū)挾葹榇笥贒l的D2。這既有利于使得在整體上加寬了隔離區(qū)的橫向?qū)挾葟亩鰪?qiáng)了隔離效果，又為在器件的有源區(qū)中的上部區(qū)域制作溝道區(qū)、源漏極以及在有源區(qū)上方制作柵極結(jié)構(gòu)節(jié)省了空間。正梯形形狀的隔離區(qū)是通過(guò)在絕緣介質(zhì)中刻蝕出倒梯形形狀自然得到的。而無(wú)論是利用濕法刻蝕還是干法刻蝕，刻蝕出上寬下窄的倒梯形形狀是很容易得到的，例如利用縱向刻蝕速率與橫向刻蝕速率相當(dāng)?shù)母煞涛g或濕法刻蝕得到，這并沒(méi)有給刻蝕工藝提出額外的要求。類似地，還可以形成如圖6 (b)、(c)、(d)所示的各種STI區(qū)結(jié)構(gòu)。在圖6 (b)中，形成上部結(jié)構(gòu)為矩形下部結(jié)構(gòu)為正梯形的組合形狀。上述形狀的實(shí)現(xiàn)可以通過(guò)例如先進(jìn)行縱向刻蝕速率大于橫向刻蝕速率的各向異性的干法刻蝕以形成基本垂直的形狀，再進(jìn)行縱向刻蝕速率與橫向刻蝕速率相當(dāng)?shù)母飨蛲缘母煞涛g或濕法刻蝕來(lái)實(shí)現(xiàn)。在圖6 (c)中，與6 (b)相反，形成上部結(jié)構(gòu)為正梯形下部結(jié)構(gòu)為矩形的組合形狀。該形狀的實(shí)現(xiàn)可以通過(guò)例如先使用縱向刻蝕速率與橫向刻蝕速率相當(dāng)?shù)母煞涛g或濕法刻蝕，再使用縱向刻蝕速率大于橫向刻蝕速率的干法刻蝕來(lái)實(shí)現(xiàn)的。在圖6 (d)中，形成兩個(gè)基本垂直的矩形形狀的組合的形狀。該形狀的實(shí)現(xiàn)可以通過(guò)例如先使用具有第一橫向刻蝕速率和大于第一 橫向刻蝕速率的縱向刻蝕速率的干法刻蝕，再使用具有大于第一橫向刻蝕速率的第二橫向刻蝕速率和大于第二橫向刻蝕速率的縱向刻蝕速率的干法刻蝕來(lái)實(shí)現(xiàn)的。在反應(yīng)離子刻蝕(RIE)或等離子刻蝕中，各向異性刻蝕速率比可以通過(guò)調(diào)節(jié)反應(yīng)氣體的組分比例和射頻功率等方法來(lái)實(shí)現(xiàn)。在圖6 (a)-6 (d)所示的結(jié)構(gòu)中，可以通過(guò)改變刻蝕工藝參數(shù)來(lái)改變所述隔離區(qū)的橫向?qū)挾菵l和D2，上部結(jié)構(gòu)和下部結(jié)構(gòu)的高度比(hi h2)(如果是由兩種形狀組合的話，如圖6 (a)-6 (c))，需要怎樣的Dl和D2以及高度比是根據(jù)器件所需的有源區(qū)的有效面積以及隔離效果綜合考慮的，例如，如果器件對(duì)于隔離性能要求的不是很高而又希望得到更大的有源區(qū)有效面積，則可以適當(dāng)?shù)臏p小Dl或者增加高度比(hi :h2)，反之亦然。在本發(fā)明的教導(dǎo)下，本領(lǐng)域技術(shù)人員很容易想到通過(guò)改變刻蝕工藝，得到各種既能增加有源區(qū)表面橫向?qū)挾?，又能保持良好隔離效果的STI區(qū)的形狀。優(yōu)選地，在外延生長(zhǎng)步驟之前還可以在所述淺溝槽隔離區(qū)的頂面和側(cè)壁上形成襯里氧化層210，如圖7所示，這是在圖6a所示的結(jié)構(gòu)的基礎(chǔ)上形成的，顯而易見(jiàn)的是，襯里氧化層也可應(yīng)用于圖6b、6c和6d所示的結(jié)構(gòu)。所述襯里氧化層有利于修復(fù)刻蝕產(chǎn)生的缺陷。在一個(gè)實(shí)施例中，所述襯里氧化層的形成包括通過(guò)熱氧化工藝形成氧化物、氮化物或其組合。襯里氧化層包括二氧化硅/氮化硅、二氧化硅/氮氧化硅、氮氧化硅/氮化硅、二氧化硅/氮化硅/氮氧化硅的疊層。根據(jù)本發(fā)明的另一實(shí)施例，可以使用低壓化學(xué)氣相沉積(LPCVD)、離子增強(qiáng)化學(xué)氣相沉積(PECVD)或原子層化學(xué)氣相沉積(ALCVD)工藝形成其可通過(guò)熱氧化、沉積工藝或其組合形成氧化物、氮化物或其組合。襯里氧化層包括二氧化硅/氮化硅、二氧化硅/氮氧化硅、氮氧化硅/氮化硅、二氧化硅/氮化硅/氮氧化硅的疊層。之后，去除器件有源區(qū)處的半導(dǎo)體襯底表面的襯里氧化層(如果有的話)。圖8示出了制作本發(fā)明的STI結(jié)構(gòu)的流程圖，其中虛線框表示可選步驟。本發(fā)明另外的實(shí)施例包括在上述形成的結(jié)構(gòu)上制作的CMOS器件300，其中以上述STI區(qū)作為CMOS器件的隔離區(qū)302，并且在兩個(gè)相鄰有源區(qū)304中分別形成PMOS晶體管和NMOS晶體管，如圖9所述。所述CMOS器件可以是以例如SiO2/多晶硅構(gòu)成柵極電介質(zhì)/柵極導(dǎo)體的傳統(tǒng)CMOS器件，也可以是以高k介質(zhì)/金屬構(gòu)成柵極電介質(zhì)/柵極導(dǎo)體的CMOS器件。另外，本發(fā)明的STI結(jié)構(gòu)和技術(shù)也可應(yīng)用于包括所述CMOS器件的動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)和閃存(Flash)等裝置及電路之中?？傊?，通過(guò)本發(fā)明的制作方法，可以在不必進(jìn)行STI填充的情況下制作STI結(jié)構(gòu)，也不存在現(xiàn)有技術(shù)中由于高度差的不一致引起的器件性能方面的問(wèn)題。并且可以通過(guò)刻蝕工藝調(diào)整STI的形狀，獲得了即能獲得良好的隔離效果又能增大器件有源區(qū)的有效面積的STI結(jié)構(gòu)。以上所述僅是本發(fā)明的較佳實(shí)施例，并非對(duì)本發(fā)明作任何限制。因此，在不脫離本發(fā)明技術(shù)方法的原理和隨附權(quán)利要求書所保護(hù)范圍的情況下，可以對(duì)本發(fā)明做 出各種修改、變化。
權(quán)利要求
1.一種制作淺溝槽隔離(STI)結(jié)構(gòu)的方法，其特征在于包括如下步驟 提供半導(dǎo)體襯底； 在所述半導(dǎo)體襯底上形成絕緣介質(zhì)； 借助掩膜，刻蝕部分絕緣介質(zhì)以露出下面的半導(dǎo)體襯底，未刻蝕掉的絕緣介質(zhì)構(gòu)成STI區(qū)；以及 在所述STI區(qū)之間的所述半導(dǎo)體襯底上外延生長(zhǎng)半導(dǎo)體層作為有源區(qū)。
2.如權(quán)利要求I所述的制作STI結(jié)構(gòu)的方法，還包括在外延生長(zhǎng)步驟之前在所述STI區(qū)的頂面和側(cè)壁上形成襯里氧化層。
3.如權(quán)利要求I所述的制作STI結(jié)構(gòu)的方法，其中所述襯里氧化層是通過(guò)熱氧化或沉積工藝形成的。
4.如權(quán)利要求I所述的制作STI結(jié)構(gòu)的方法，其中所述半導(dǎo)體襯底為(100)晶向或(110)晶向的硅襯底。
5.如權(quán)利要求I所述的制作STI結(jié)構(gòu)的方法，其中所述外延生長(zhǎng)的半導(dǎo)體層與所述半導(dǎo)體襯底的材料相同。
6.如權(quán)利要求1-5中任一項(xiàng)所述的制作STI結(jié)構(gòu)的方法，其中將STI區(qū)刻蝕為具有上窄下寬的形狀。
7.如權(quán)利要求6所述的制作STI結(jié)構(gòu)的方法，其中所述將STI區(qū)刻蝕為具有上窄下寬的形狀包括如下之一 將所述STI區(qū)刻蝕成具有正梯形形狀，其中所述正梯形的頂邊的橫向?qū)挾葹镈1，底邊的橫向?qū)挾葹镈2，且D2>D1 ； 將STI區(qū)刻蝕為具有上部結(jié)構(gòu)為矩形下部結(jié)構(gòu)為正梯形形狀的組合結(jié)構(gòu)，其中所述矩形的橫向?qū)挾葹镈l，所述正梯形的頂邊的橫向?qū)挾葹镈l，底邊的橫向?qū)挾葹镈2，且D2>D1 ； 將STI區(qū)刻蝕為具有上部結(jié)構(gòu)為正梯形下部結(jié)構(gòu)為矩形形狀的組合結(jié)構(gòu)，其中所述正梯形的頂邊的橫向?qū)挾葹镈l，底邊的橫向?qū)挾葹镈2，所述矩形的橫向?qū)挾葹镈2，且D2>D1 ； 將STI區(qū)刻蝕為具有上部結(jié)構(gòu)為橫向?qū)挾葹镈l的矩形、下部結(jié)構(gòu)為橫向?qū)挾葹镈2的矩形形狀的組合結(jié)構(gòu)，其中D2>D1。
8.如權(quán)利要求7所述的制作STI結(jié)構(gòu)的方法，其中通過(guò)改變刻蝕工藝參數(shù)來(lái)改變所述隔離區(qū)的橫向?qū)挾菵l和D2或上部結(jié)構(gòu)和下部結(jié)構(gòu)的高度比。
9.如權(quán)利要求8所述的制作STI結(jié)構(gòu)的方法，其中改變刻蝕工藝參數(shù)包括改變反應(yīng)氣體的組分比例和射頻功率。
10.一種淺溝槽隔離(STI)結(jié)構(gòu)，其特征在于包括 半導(dǎo)體襯底； 在半導(dǎo)體襯底上形成的圖案化的絕緣介質(zhì)，作為STI區(qū)；以及 在所述STI區(qū)之間的半導(dǎo)體襯底上形成的半導(dǎo)體層，作為有源區(qū)，其中所述半導(dǎo)體層與所述半導(dǎo)體襯底的材料相同。
11.如權(quán)利要求10所述的淺溝槽隔離(STI)結(jié)構(gòu)，其特征在于還包括在所述STI區(qū)的頂面和側(cè)壁上形成的襯里氧化層。
12.如權(quán)利要求11所述的淺溝槽隔離(STI)結(jié)構(gòu)，其特征在于所述襯里氧化層的材料包括氧化物、氮化物或其組合。
13.如權(quán)利要求10所述的淺溝槽隔離(STI)結(jié)構(gòu)，其中所述半導(dǎo)體襯底為(100)晶向或(110)晶向的硅襯底。
14.如權(quán)利要求10-13中任一項(xiàng)所述的淺溝槽隔離(STI)結(jié)構(gòu)，其中STI區(qū)具有上窄下寬的形狀。
15.如權(quán)利要求14所述的淺溝槽隔離(STI)結(jié)構(gòu)，其中所述上窄下寬的形狀是如下之 正梯形形狀，其中所述正梯形的頂邊的橫向?qū)挾葹镈1，底邊的橫向?qū)挾葹镈2，且D2>D1 ； 上部結(jié)構(gòu)為矩形下部結(jié)構(gòu)為正梯形的組合形狀，其中所述矩形的橫向?qū)挾葹镈1，所述正梯形的頂邊的橫向?qū)挾葹镈1，底邊的橫向?qū)挾葹镈2，且D2>D1 ； 上部結(jié)構(gòu)為正梯形下部結(jié)構(gòu)為矩形的組合形狀，其中所述正梯形的頂邊的橫向?qū)挾葹镈l，底邊的橫向?qū)挾葹镈2，所述矩形的橫向?qū)挾葹镈2，且D2>D1 ； 上部結(jié)構(gòu)為橫向?qū)挾葹镈l的矩形、下部結(jié)構(gòu)為橫向?qū)挾葹镈2的矩形的組合形狀，其中D2>D1。
16.一種CMOS器件，其特征在于包括如權(quán)利要求10-15中任一項(xiàng)所述的淺溝槽隔離結(jié)構(gòu)，其中在兩個(gè)相鄰有源區(qū)中分別形成PMOS晶體管和NMOS晶體管。
17.包括如權(quán)利要求16所述的CMOS器件的動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)或閃存(Flash)。
全文摘要
本發(fā)明涉及淺溝槽隔離結(jié)構(gòu)、其制作方法及基于該結(jié)構(gòu)的器件。本發(fā)明提供一種制作淺溝槽隔離(STI)結(jié)構(gòu)的方法，其特征在于包括如下步驟提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底上形成絕緣介質(zhì)；借助掩膜，刻蝕部分絕緣介質(zhì)以露出下面的半導(dǎo)體襯底，未刻蝕掉的絕緣介質(zhì)構(gòu)成STI區(qū)；以及在所述STI區(qū)之間的所述半導(dǎo)體襯底上外延生長(zhǎng)半導(dǎo)體層作為有源區(qū)。通過(guò)本發(fā)明的方法，既解決了小尺寸溝槽的填充難題，又克服了STI高度差問(wèn)題。
文檔編號(hào)H01L21/762GK102751229SQ20111009913
公開(kāi)日2012年10月24日 申請(qǐng)日期2011年4月20日 優(yōu)先權(quán)日2011年4月20日
發(fā)明者閆江 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所