專利名稱：半導體組件及具有該半導體組件的半導體封裝結構的制作方法
技術領域：
本發(fā)明關于一種半導體組件及一種具有該半導體組件的半導體封裝結構，詳言之，關于一種具有凸出的導通柱的半導體組件及一種具有該半導體組件的半導體封裝結構。
背景技術：
參考圖1至圖13，顯示半導體組件的已知半導體工藝的示意圖。參考圖1，提供一半導體基板10。該半導體基板10內具有數(shù)個硅導通柱11，且每一這些硅導通柱11被一襯層12圍繞。參考圖2，經(jīng)由對該半導體基板10進行一薄化工藝，顯露這些硅導通柱11及這些襯層12，因此這些硅導通柱11及這些襯層12凸出于該半導體基板10的一表面。參考圖3，形成一第一隔離膜131于該半導體基板10的表面上。參考圖4，移除部分該第一隔離膜131及該襯層12，因此該襯層12的一端與該第一隔離膜131的表面共平面，且這些硅導通柱11凸出于該第一隔離膜131的表面。參考圖5，形成一晶種層14于該第一隔離膜131 的表面及這些硅導通柱11的顯露部分上方。參考圖6，形成一第一圖案屏蔽151于該晶種層14上方。該第一圖案屏蔽151具有數(shù)個開口 152。每一這些開口 152的底部寬于每一這些開口 152的頂部。參考圖7，形成數(shù)個導電組件16于這些開口 152內。參考圖8，移除該第一圖案屏蔽151。參考圖9，移除該晶種層14的顯露部分。參考圖10，形成一第二隔離膜 132于這些導電組件16上方及該第一隔離膜131的表面。參考圖11，形成一第二圖案屏蔽 153于該第一隔離膜131上方。參考圖12，該第二隔離膜132被圖案化，并移除該第二圖案屏蔽153。參考圖13，形成一金屬層17于這些導電組件16上。該金屬層17由一金屬或一合金(例如鎳、金錫合金、金或類似物)所制成，并使用無電電鍍技術制成。

發(fā)明內容
本發(fā)明提供一半導體組件，其包括一半導體基板、一第二表面鈍化層 (Passivation)、一導通柱(Conductive Via)、一阻絕層及一導電組件。該半導體基板具有一第一表面及一第二表面。該第二表面鈍化層位于該半導體基板的第二表面。該導通柱位于該半導體基板內，并具有一頂面，該阻絕層圍繞該導通柱，其中該導通柱及該阻絕層凸出于該第二表面鈍化層，且該導通柱的頂面大致與該阻絕層的一阻絕層頂面共平面。該導電組件覆蓋該導通柱的頂面及該阻絕層頂面。在本發(fā)明中，該導通柱的頂端被該導電組件(例如，一保護蓋)覆蓋。因此，該導電組件能保護該頂端不受傷害。再者，該導電組件的尺寸較該導通柱大，因此易于進行一探針測試工藝。本發(fā)明另提供一種半導體組件，其包括一半導體基板、一第二表面鈍化層、一導通柱及一保護蓋。該半導體基板具有一第一表面及一第二表面。該第二表面鈍化層位于該半導體基板的第二表面。該導通柱位于該半導體基板內，且具有凸出于該第二表面鈍化層的一凸出部，該凸出部具有一頂面及一側面，其中除了該凸出部的頂面及側面，該導通柱被一阻絕層圍繞。該保護蓋直接形成于該導通柱的凸出部上，其中該保護蓋于該導通柱的凸出部的頂面及側面上的厚度大致均一，且該厚度至少約2 μ m。本發(fā)明另提供一種半導體封裝結構，其包括一下基板、一半導體組件、一上半導體組件及一封膠材料。該半導體組件位于該下基板上，且包括一半導體基板、一第二表面鈍化層、一導通柱、一阻絕層及一導電組件。該半導體基板具有一第一表面及一第二表面。該第二表面鈍化層位于該半導體基板的第二表面。該導通柱位于該半導體基板內，且被一阻絕層圍繞，該導通柱及該阻絕層凸出于該第二表面鈍化層，且該導通柱的一頂面大致與該阻絕層的一阻絕層頂面共平面。該導電組件覆蓋該導通柱的頂面及該阻絕層頂面。該上半導體組件位于該半導體組件上，且具有位于該上半導體組件的一表面的至少一上外部連接組件，其中該導電組件接觸該上外部連接組件，且該上外部連接組件的位置與該導通柱對齊。 該封膠材料包覆該下基板、該半導體組件及該上半導體組件。


圖1至圖13顯示半導體組件的已知半導體工藝的示意圖；圖14至圖31顯示本發(fā)明半導體封裝結構的半導體工藝的第一實施例的示意圖；圖32至圖34顯示本發(fā)明半導體封裝結構的半導體工藝的第二實施例的示意圖；圖35至圖36顯示本發(fā)明半導體封裝結構的半導體工藝的第三實施例的示意圖；圖37至圖43顯示本發(fā)明半導體封裝結構的半導體工藝的第四實施例的示意圖； 及圖44至圖58顯示本發(fā)明半導體封裝結構的半導體工藝的第五實施例的示意圖。
具體實施例方式參考圖14至圖31，顯示本發(fā)明半導體封裝結構的半導體工藝的第一實施例的示意圖。參考圖14，提供一半導體晶圓30及一第一載體31。該半導體晶圓30具有一第一表面301、一第二表面302、數(shù)個導通柱304及數(shù)個外部連接組件3052(例如銅柱(Copper Pillar)、焊球或凸塊)。這些導通柱304位于該半導體晶圓30內，且每一這些導通柱304 被一阻絕層3041圍繞。這些外部連接組件3052分別位于這些焊墊3051上?？梢岳斫獾氖牵撏獠窟B接組件3052并非本發(fā)明的必要部分。如果省略這些外部連接組件3052，這些焊墊3051被顯露，以形成外部連接。該半導體晶圓30可為一未嵌有主動電路的被動硅晶圓，或是一嵌有主動電路的主動硅晶圓。當該半導體晶圓30為一主動晶圓，在最終堆棧芯片而成的封裝結構中，該半導體晶圓30會形成一具有功能的芯片。當該半導體晶圓30為一被動晶圓，其作為一中介層(Interpose!·)，以將堆棧于上方的芯片的小間距連結分布到堆棧于下方的基板的大間距連結。在本實施例中，該半導體晶圓30更包括一個或多個布線層303，其位于該半導體晶圓30的第一表面301。且這些外部連接組件3052透過這些布線層303電性連接至這些導通柱304。這些布線層301包括至少一介電層及至少一導線。該導線位于該介電層內。該導線可為銅、銅合金或其它導電金屬所制成，且可使用廣為人知的鑲嵌工藝 (Damascene Process)制成。此外，這些布線層301可包括俗稱的層間介電層(Inter-layerDielectric, ILD)及金屬間介電層(Inter-metal Dielectric, IMD)。這些導通柱304及這些阻絕層3041可以任何適當?shù)姆椒ㄐ纬?。例如，在形成這些布線層303之前或之后，經(jīng)由，例如，一次或多次的蝕刻工藝、銑削(Milling)、激光技術或其它相似方法形成開口，使其延伸至該晶圓的半導體基板內。較佳地，該阻絕層3041包括一層或多層的氮化硅、氧化物、高分子或相似物，且該導通柱包括銅、鎢、鋁、銀及其組合物或相似物。其它材料，包括導電擴散阻隔層，例如氮化鉭、鉭、氮化鈦、鈦、鎢化鈷或相似物， 亦可被使用。該半導體晶圓30可包括一第一表面鈍化層(I^ssivation)(圖中未示)。參考圖15，該半導體晶圓30的第一表面301利用一第一黏接層32附著于該第一載體31。參考圖16，對該半導體晶圓30的第二表面302進行一薄化工藝，以顯露這些導通柱304的一頂面3042。該薄化工藝包括一研磨或化學機械研磨(Chemical Mechanical Polishing, CMP)的步驟及/或一接續(xù)的蝕刻步驟。應注意的是，在該薄化工藝中，僅移除每一阻絕層3041的頂端3043 (圖15)，因此每一導通柱304的該頂面3042被顯露，且大致與每一阻絕層3041的剩余部分的一阻絕層頂面3044共平面。參考圖17，一第二表面鈍化層(Passivation) 33 (例如，一光阻層(例如，苯環(huán)丁烯(Benzocyclobutene，BCB))或一非導電高分子材料(例如，聚酰亞胺(p0lyimide，PI))形成于該第二表面302上，且覆蓋這些導通柱304及這些阻絕層3041的顯露部分。參考圖18，移除(例如，經(jīng)由顯影或蝕刻)部分該第二表面鈍化層33，因此這些導通柱304及這些阻絕層3041凸出于該第二表面鈍化層 33。應注意的是，這些阻絕層3041具一阻絕層頂面3044，且這些導通柱304的頂面3042大致與這些阻絕層頂面3044共平面。參考圖19，形成數(shù)個導電組件于該導通柱304的頂面3042及該阻絕層頂面3044 上。在本實施例中，該導電組件為一保護蓋34A，且形成該保護蓋34A的第一種方法如下所述。參考圖20，顯示圖18的局部放大圖。參考圖21，濺鍍一晶種層44于該第二表面鈍化層33、這些導通柱304及這些阻絕層3041上。參考圖22，形成一光阻層45于該晶種層44上，且形成數(shù)個開口 451于該光阻層45。這些開口 451的位置對應這些導通柱304， 且每一這些開口 451的頂部寬于每一這些開口 451的底部。一夾角θ形成于該開口 451 的側壁452及該晶種層44之間。在本實施例中，該夾角θ為介于70度至85度。參考圖 23，形成數(shù)個球下金屬層(Under Ball Metal, UBM)46于這些開口 451內。在本實施例中， 這些球下金屬層46包括一第一層461、一第二層462、一第三層463及一第四層464。該第一層461為銅，該第二層462為鎳，該第三層463為鈀，且該第四層464為金。然而，在其它實施例中，這些球下金屬層46包括一第一層、一第二層及一第三層。該第一層為銅，該第二層為鎳，且該第三層為錫/銀合金。參考圖M，移除該光阻層45，并移除位于這些球下金屬層46以外的部分該晶種層 44，以形成這些保護蓋34A。參考圖25，切割該半導體晶圓30，并移除該第一載體31，以形成數(shù)個半導體組件 35。參考圖沈，將該半導體組件35設置于一膠帶36上。參考圖27，提供一第二載體37及一下基板38。該下基板38利用一第二黏接層39 附著于該第二載體37。參考圖28，該半導體組件35連結至該下基板38。一底膠401形成于該半導體組件35及該下基板38之間，以保護這些外部連接組件3052。
參考圖四，形成一非導電高分子層402于該第二表面鈍化層33上，且一上半導體組件41堆棧于該半導體組件35上。同時，該保護蓋34A接觸該上半導體組件41的一上外部連接組件411(例如，焊球)。參考圖30，形成一封膠材料42，以包覆該下基板38、該半導體組件35及該上半導體組件41。參考圖31，移除該第二載體37及該第二黏接層39，且形成數(shù)個焊球43于該下基板38的底面。參考圖31，顯示本發(fā)明半導體封裝結構的第一實施例的示意圖。該半導體封裝結構3A包括一下基板38、一半導體組件35、一上半導體組件41及一封膠材料42。該下基板 38為，例如，一有機基板。該半導體組件35位于該下基板38上，且包括一半導體基板30、 一第二表面鈍化層33、至少一導通柱304、至少一導電組件(例如，一保護蓋34A)及至少一外部連接組件3052。該半導體基板30具有一第一表面301及一第二表面302。在本實施例中，該半導體組件35更包括位于該半導體基板30的第一表面301的一個或多個布線層 303。這些外部連接組件3052分別位于這些焊墊3051上。該第二表面鈍化層33位于該半導體基板30的第二表面302。該導通柱304貫穿該半導體基板30及該第二表面鈍化層33，且該導通柱304的一頂端及該阻絕層3041凸出于該第二表面鈍化層33。該導通柱304的頂面3042與該阻絕層頂面3044共平面。請同時參考圖M及圖31，該保護蓋34A位于該凸出的導通柱304及阻絕層3041 上。在本實施例中，該保護蓋34A具有一晶種層44及一球下金屬層46。該晶種層44覆蓋該凸出的導通柱304及阻絕層3041以及部分該第二表面鈍化層33。該球下金屬層46位于該晶種層44上。每一這些球下金屬層46的頂部寬于每一這些球下金屬層46的底部。一夾角θ 形成于該球下金屬層46的側壁及該第二表面鈍化層33之間。在本實施例中，該夾角θ為介于70度至85度。在本實施例中，這些球下金屬層46包括一第一層461、一第二層462、 一第三層463及一第四層464。該第一層461為銅，該第二層462為鎳，該第三層463為鈀， 且該第四層464為金。然而，在其它實施例中，這些球下金屬層46包括一第一層、一第二層及一第三層。該第一層為銅，該第二層為鎳，且該第三層為錫/銀合金。該上半導體組件41位于該半導體組件35上，且具有位于該上半導體組件41的一表面的至少一上外部連接組件411。該保護蓋34Α接觸該上外部連接組件411，且該上外部連接組件411的位置與該導通柱304對齊。在本實施例中，該上外部連接組件411位于該導通柱304之中心軸上。該封膠材料42包覆該下基板38、該半導體組件35及該上半導體組件41。較佳地，該半導體封裝結構3Α更包括一底膠401、一非導電高分子層402及數(shù)個焊球43。該底膠401位于該半導體組件35及該下基板38之間，以保護這些外部連接組件 3052。該非導電高分子層402位于該上半導體組件41及該半導體組件35之間。這些焊球 43位于該下基板38的底面。該半導體封裝結構3Α的優(yōu)點如下所述。該導通柱304的頂端被該保護蓋34Α覆蓋。因此，該保護蓋34Α能保護該頂端不受傷害。再者，該保護蓋34Α的尺寸較該導通柱 304大，因此較易于進行一探針測試工藝。參考圖32至圖34，顯示本發(fā)明半導體封裝結構的半導體工藝的第二實施例的示意圖。該第二實施例的半導體工藝與第一實施例的半導體工藝(圖14至圖31)大致相同， 除了形成該保護蓋34B(圖33)的方法不同，該方法如下所述。參考圖32，移除凸出于該第二表面鈍化層33的部分這些阻絕層3041，以顯露每一該導通柱304的一部分。因此，該阻絕層3041的阻絕層頂面3045與該第二表面鈍化層33的表面331共平面。亦即，該導通柱304具有凸出于該第二表面鈍化層33的凸出部3046。該凸出部3046具有一頂面及一側面，其中除了該凸出部3046的頂面及側面，該導通柱304被該阻絕層3041圍繞。參考圖 33，每一導通柱304的凸出部3046的頂面及側面直接無電電鍍一第一金屬342。該第一金屬342具有大致均一且至少約2 μ m(較佳地，介于3至4 μ m)的厚度，且接觸該第二表面鈍化層33，以形成一保護蓋34B。較佳地，于該第一金屬342上更無電電鍍一第二金屬343，且該第二金屬343具有大致均一的厚度。在本實施例中，該第一金屬342為鎳，且該第二金屬 343為金、鈀/金合金或錫/銀合金。參考圖34，顯示本發(fā)明半導體封裝結構的第二實施例的示意圖。第二實施例的半導體封裝結構3B與第一實施例的半導體封裝結構3A(圖31)大致相同，其中相同的組件賦予相同的編號。該半導體封裝結構3B及該半導體封裝結構3A(圖31)的差異在于該保護蓋34B的結構。在本實施例中，只有該導通柱304凸出于該第二表面鈍化層33。該保護蓋 34B包括位于該凸出的導通柱304上的一第一金屬342，該第一金屬342具有大致均一的厚度，且接觸該第二表面鈍化層33。較佳地，該保護蓋34B更包括位于該第一金屬342上的一第二金屬343。該第一金屬342為鎳，且該第二金屬343為金。參考圖35至圖36，顯示本發(fā)明半導體封裝結構的半導體工藝的第三實施例的示意圖。第三實施例的半導體工藝與第一實施例的半導體工藝(圖14至圖31)大致相同。 第三實施例的半導體工藝及第一實施例的半導體工藝(圖14至圖31)的差異在于形成該保護蓋的方法。形成該保護蓋34C(圖35)的第三種方法如下所述。在本實施例中，參考圖 35，于這些導通柱304的頂面3042及這些阻絕層頂面3044超時電鍍一第三金屬344，導致過多的第三金屬344沿著該阻絕層3041的側壁3047流下。因此，該第三金屬344為一球體形狀，且可接觸或不接觸該第二表面鈍化層33。較佳地，于該第三金屬344上更電鍍一第四金屬345。該第三金屬344為鎳，且該第四金屬345為金。參考圖36，顯示本發(fā)明半導體封裝結構的第三實施例的示意圖。第三實施例的半導體封裝結構3C與第一實施例的半導體封裝結構3A(圖31)大致相同，其中相同的組件賦予相同的編號。該半導體封裝結構3C及該半導體封裝結構3A(圖31)的差異在于該保護蓋34C的結構。在本實施例中，該保護蓋34C包括一第三金屬344，其覆蓋該凸出的導通柱 304及阻絕層3041，且該保護蓋34C為一球體形狀。較佳地，該保護蓋34C更包括位于該第三金屬344上的第四金屬345。該第三金屬344為鎳，且該第四金屬345為金。參考圖37至圖43，顯示本發(fā)明半導體封裝結構的半導體工藝的第四實施例的示意圖。第四實施例的半導體工藝與第一實施例的半導體工藝(圖14至圖31)大致相同。 第四實施例的半導體工藝與第一實施例的半導體工藝(圖14至圖31)的差異在于，在第四實施例中，并未形成該保護蓋34A，34B, 34C，且該導電組件為一重布層(Redistribution Layer，RDL) 49(圖39)。保護該凸出的導通柱304及阻絕層3041的方法如下所述。在本實施例中，參考圖37，顯示圖18的局部放大圖。參考圖38，濺鍍一第一晶種層47 (例如一鈦/ 銅層)于該第二表面鈍化層33的整個表面、這些導通柱304及這些阻絕層3041上。形成一第一光阻層48于該第一晶種層47上，并形成數(shù)個第一開口 481于該第一光阻層48。這些第一開口 481的位置對應這些導通柱304，且每一第一開口 481的剖面的面積大于每一導通柱304的剖面的面積。參考圖39，電鍍一重布層(例如一銅層)于該第一晶種層47上， 且只位于這些第一開口 481內。然后，移除該第一光阻層48，并移除位于該重布層49以外的部分該第一晶種層47。參考圖40，形成一介電層50于該重布層49及該第二表面鈍化層 33上。然后，形成數(shù)個第二開口 501于該介電層50，以顯露部分該重布層49。這些第二開口 501的位置并不對應這些導通柱304。參考圖41，濺鍍一第二晶種層51于該介電層50 上及這些第二開口 501內。形成一第二光阻層52于該第二晶種層51上。然后，形成數(shù)個第三開口 521于該第二光阻層52內，以顯露這些第二開口 501。參考圖42，形成數(shù)個球下金屬層53于這些第三開口 521及這些第二開口 501內。然后，移除該第二光阻層52，并移除位于這些球下金屬層53以外的部分該第二晶種層51，以形成一保護結構M。參考圖43，顯示本發(fā)明半導體封裝結構的第四實施例的示意圖。第四實施例的半導體封裝結構3D與第一實施例的半導體封裝結構3A(圖31)大致相同，其中相同的組件賦予相同的編號。該半導體封裝結構3D及該半導體封裝結構3A(圖31)的差異在于該保護結構M并非這些保護蓋34A，34B，34C，且該導電組件為一重布層49。在本實施例中，該保護結構M包括一重布層49、一介電層50、一第二晶種層51及一球下金屬層53。該重布層 49覆蓋該導通柱304、該阻絕層3041及部分該第二表面鈍化層33。該介電層50位于該重布層49及該第二表面鈍化層33上，且具有一第二開口 501，以顯露部分該重布層49。該第二晶種層51位于該第二開口 501內及部分該介電層50上。該球下金屬層53位于該第二晶種層51上。該球下金屬層53接觸該上外部連接組件411，且該上外部連接組件411的位置與該球下金屬層53對齊。參考圖44至圖58，顯示本發(fā)明半導體封裝結構的半導體工藝的第五實施例的示意圖。參考圖44，提供一半導體晶圓60及一第一載體61。該半導體晶圓60具有一第一表面601、一第二表面602及數(shù)個導通柱604。這些導通柱604位于該半導體晶圓60內，且每一這些導通柱604被一阻絕層6041圍繞。參考圖45，該半導體晶圓60的第一表面601利用一第一黏接層62附著于該第一載體61。參考圖46，研磨并蝕刻該半導體晶圓60的第二表面602，以顯露這些導通柱604 的頂端及這些阻絕層6041。參考圖47，一第二表面鈍化層63形成于該第二表面602上方， 且覆蓋這些導通柱604的頂端及這些阻絕層6041。參考圖48，移除(例如，經(jīng)由顯影或蝕刻)部分該第二表面鈍化層63，因此這些導通柱604的頂端及這些阻絕層6041凸出于該第二表面鈍化層63。參考圖49，形成數(shù)個保護蓋34A于這些導通柱604的凸出的頂端及這些阻絕層 6041上。形成該保護蓋34A的方法如上所述。應注意的是，該保護蓋34A可以這些保護蓋 34B，34C或該保護結構M取代。參考圖50，形成一非導電高分子層702于該第二表面鈍化層63上方，且一上半導體晶圓71連結至該半導體晶圓60。同時，這些保護蓋34A接觸該上半導體晶圓71的上外部連接組件711，且該上半導體晶圓71的上外部連接組件711的位置與這些導通柱604對齊。然后，移除該第一載體61及該第一黏接層62。參考圖51，顯示該第一表面601的局部放大圖。參考圖52，研磨并蝕刻部分該半導體晶圓60的第一表面601，因此這些導通柱604及這些阻絕層6041之前端凸出于該第一表面601。參考圖53，形成一第一表面鈍化層606于該第一表面601上，接著移除(例如， 經(jīng)由顯影或蝕刻)。因此，該第一表面鈍化層606并未覆蓋這些導通柱604及這些阻絕層 6041之前端，且這些導通柱604及這些阻絕層6041之前端凸出于該第一表面鈍化層606。參考圖54，形成數(shù)個球下金屬層81，以覆蓋這些導通柱604之前端、這些阻絕層 6041及部分該第一表面鈍化層606。參考圖55，形成數(shù)個焊球82于這些球下金屬層81上。參考圖56，切割該半導體晶圓60及該上半導體晶圓71，以形成數(shù)個堆棧式半導體組件65。提供一第二載體67及一下基板68，其中該下基板68利用一第二黏接層69附著于該第二載體67。參考圖57，該堆棧式半導體組件65連結至該下基板68。一底膠701形成于這些堆棧式半導體組件65及該下基板68之間，以保護這些焊球82。形成一封膠材料72，以包覆該下基板68及該堆棧式半導體組件65。參考圖58，移除該第二載體67及該第二黏接層69。然后，形成數(shù)個焊球73于該下基板68的底面。參考圖58，顯示本發(fā)明半導體封裝結構的第五實施例的示意圖。該半導體封裝結構8包括一下基板68、一半導體組件83、一上半導體組件71及一封膠材料72。該下基板68 為，例如，一有機基板。該半導體組件83位于該下基板68上，且包括一半導體基板60、一第二表面鈍化層63、至少一導通柱604、至少一保護蓋34A、一第一表面鈍化層606、至少一焊球82及至少一球下金屬層81。該半導體基板60具有一第一表面601及一第二表面602。該第二表面鈍化層63位于該半導體基板60的第二表面602。該第一表面鈍化層 606位于該半導體基板60的第一表面601。該導通柱604貫穿該半導體基板60、該第二表面鈍化層63及該第一表面鈍化層606。該導通柱604被一阻絕層6041圍繞。該導通柱604 及該阻絕層6041的一頂端凸出于該第二表面鈍化層63，且該導通柱604及該阻絕層6041 的一前端凸出于該第一表面鈍化層606。該保護蓋34A位于該導通柱604的頂端及該阻絕層6041上。在本實施例中，該保護蓋34A具有一晶種層44及一球下金屬層46。該晶種層44覆蓋該導通柱604的凸出的頂端、該阻絕層6041及部分該第二表面鈍化層63。該球下金屬層46位于該晶種層44上。 應注意的是，該保護蓋34A可以這些保護蓋34B，34C、該保護結構M或該表面處理層14取代。該球下金屬層81覆蓋該導通柱604之前端、該阻絕層6041及部分該第一表面鈍化層606，且該焊球82位于該球下金屬層81上。該焊球82電性連接至該下基板68。該上半導體組件71位于該半導體組件83上，且具有位于該上半導體組件71的一表面的至少一上外部連接組件711。該保護蓋34A接觸該上外部連接組件711，且該上外部連接組件711的位置與該導通柱704對齊。在本實施例中，該上外部連接組件711位于該導通柱604之中心軸上。該封膠材料72包覆該下基板68、該半導體組件83及該上半導體組件71。較佳地，該半導體封裝結構8更包括一底膠701、一非導電高分子層702及數(shù)個焊球73。該底膠701位于該半導體組件83及該下基板68之間，以保護該焊球82。該非導電高分子層702位于該上半導體組件71及該半導體組件83之間。這些焊球73位于該下基板68的底面。 惟上述實施例僅為說明本發(fā)明的原理及其功效，而非用以限制本發(fā)明。因此，習于此技術的人士對上述實施例進行修改及變化仍不脫本發(fā)明的精神。本發(fā)明的權利范圍應如后述的申請專利范圍所列。
權利要求
1.一種半導體組件，包括一半導體基板，具有一第一表面及一第二表面； 一第二表面鈍化層，位于該半導體基板的第二表面； 一導通柱，位于該半導體基板內，并具有一頂面；一阻絕層，圍繞該導通柱，其中該導通柱及該阻絕層凸出于該第二表面鈍化層，且該導通柱的該頂面大致與該阻絕層的一阻絕層頂面共平面；及一導電組件，覆蓋該導通柱的該頂面及該阻絕層頂面。
2.如權利要求1的半導體組件，其中該導電組件為一保護蓋。
3.如權利要求2的半導體組件，其中該保護蓋包括一晶種層及一球下金屬層，該球下金屬層的一頂部寬于該球下金屬層的底部，且于該球下金屬層的一側壁及該第二表面鈍化層之間形成一介于70度至85度的夾角。
4.如權利要求1的半導體組件，更包括一第一表面鈍化層、一球下金屬層及一焊球，其中該第一表面鈍化層位于該半導體基板的第一表面，該導通柱的一前端凸出于該第一表面鈍化層，該球下金屬層覆蓋該導通柱之前端及部分該第一表面鈍化層，且該焊球位于該球下金屬層上。
5.如權利要求1的半導體組件，其中該導電組件為一重布層，且該半導體組件更包括 一介電層，位于該重布層及該第二表面鈍化層上，且具有一開口，以顯露部分該重布層；一第二晶種層，位于該開口內及部分該介電層上；及一球下金屬層，位于該晶種層上。
6.如權利要求5的半導體組件，更包括一個或多個布線層，位于該半導體基板的第一表面。
7.一種半導體組件，包括一半導體基板，具有一第一表面及一第二表面； 一第二表面鈍化層，位于該半導體基板的第二表面；一導通柱，位于該半導體基板內，且具有一凸出部，該凸出部凸出于該第二表面鈍化層，且具有一頂面及一側面，其中除了該凸出部的頂面及側面，該導通柱被一阻絕層圍繞； 及一保護蓋，直接形成于該導通柱的凸出部上，其中該保護蓋于該導通柱的凸出部的頂面及側面上的厚度大致均一，且該厚度至少約2 μ m。
8.如權利要求7的半導體組件，其中該保護蓋包括一第一金屬及一第二金屬，該第一金屬具有大致均一的厚度，且該第二金屬具有大致均一的厚度。
9.如權利要求8的半導體組件，其中該第一金屬為鎳，且該第二金屬為金、鈀/金合金或錫/銀合金。
10.一種半導體封裝結構，包括 一下基板；一半導體組件，位于該下基板上，且包括 一半導體基板，具有一第一表面及一第二表面； 一第二表面鈍化層，位于該半導體基板的該第二表面；一導通柱，位于該半導體基板內，并具有一頂面；一阻絕層，圍繞該導通柱，其中該導通柱及該阻絕層凸出于該第二表面鈍化層，且該導通柱的該頂面大致與該阻絕層的一阻絕層頂面共平面；及一導電組件，覆蓋該導通柱的該頂面及該阻絕層頂面；一上半導體組件，位于該半導體組件上，且具有至少一上外部連接組件，該至少一上外部連接組件位于該上半導體組件的一表面，其中該導電組件接觸該上外部連接組件，且該上外部連接組件的位置與該導通柱對齊；及一封膠材料，包覆該下基板、該半導體組件及該上半導體組件。
11.如權利要求10的半導體封裝結構，其中該導電組件為一保護蓋。
12.如權利要求11的半導體封裝結構，其中該保護蓋包括一晶種層及一球下金屬層， 該球下金屬層包括一銅層、一鎳層、一鈀層及一金層，該銅層位于該晶種層上，該鎳層位于該銅層上，該鈀層位于該鎳層上，該金層位于該鈀層上。
13.如權利要求11的半導體封裝結構，其中該保護蓋包括一晶種層及一球下金屬層， 該球下金屬層包括一銅層、一鎳層及一錫銀合金，該銅層位于該晶種層上，該鎳層位于該銅層上，該錫銀合金位于該鎳層上。
14.如權利要求11的半導體封裝結構，其中該保護蓋包括一晶種層及一球下金屬層， 該球下金屬層的一頂部寬于該球下金屬層的底部，且于該球下金屬層的一側壁及該第二表面鈍化層之間形成一介于70度至85度的夾角。
15.如權利要求11的半導體封裝結構，其中該保護蓋大致上為球體的形狀。
16.如權利要求10的半導體封裝結構，其中該導電組件為一重布層，且該半導體組件更包括一介電層，位于該重布層及該第二表面鈍化層上，且具有一開口，以顯露部分該重布層；一第二晶種層，位于該開口內及部分該介電層上；及一球下金屬層，位于該晶種層上。
全文摘要
本發(fā)明關于一種半導體組件及一種具有該半導體組件的半導體封裝結構。該半導體組件包括一導電組件。該導電組件位于一凸出的導通柱及阻絕層上，且覆蓋該阻絕層的一側壁。因此，該導電組件能保護該凸出的導通柱及阻絕層不受傷害。再者，該導電組件的尺寸較該導通柱大，因此易于進行一探針測試工藝。
文檔編號H01L23/31GK102176431SQ201110043258
公開日2011年9月7日 申請日期2011年2月15日 優(yōu)先權日2010年10月12日
發(fā)明者王盟仁, 鄭斌宏 申請人:日月光半導體制造股份有限公司