專利名稱：集成電路、電子器件及其esd保護的制作方法
技術領域：
本發(fā)明涉及集成電路、電子器件及其靜電放電(ESD )保護。
背景技術：
眾所周知針對靜電放電(ESD)事件在集成電路(IC)設計和制造領域內給IC封裝提供保護。ESD事件是由不同電勢的兩個體之間的電荷的轉移造成的出現的短、快速以及高振幅電流脈沖。對于模擬應用，特別是對于要求高標準的可靠性的模擬應用，需要ESD保護電路提供保護以防止顯著的ESD影響。此類應用的例子包括，例如，車載系統，例如防抱死制動系統(ABS)、安全氣囊系統、電子穩(wěn)定程序(ESP)系統等等。 對于需要高標準的可靠性的應用，已知受到ESD槍測試的電路，例如在國際電工委員會(IEC)61000-4-2內定義的，2005年5月30日發(fā)行的測試，以及在2008年7月7日公布的國際標準組織(ISO)的ISO 10605標準。在這樣的測試中，ESD脈沖由一種“槍”生成，并被應用于處于受測IC的插腳。所述ESD槍在通過330歐姆或2千歐姆的電阻器放電之前可充電至25千伏特，這取決于規(guī)范。因此，峰值電流可以達到90安培。在汽車電子領域，所謂的本地互連網絡(LIN)總線是一種由LIN協會指定的車輛總線標準。關于傾向于在LIN總線上操作的器件，上述確定的標準以及上述LIN —致性規(guī)范共同需要耦合于所述LIN總線的插腳以接近30的峰值電流經受+8千伏特和-8千伏特的槍測試。為了保護集成電路免受ESD事件的影響，所謂的可控硅整流器(SCR)電路被用于為很多應用程序提供足夠的保護以防止這種ESD事件。在這方面，SCR電路有所謂的“快速恢復”的特點，以及因此具有相關聯的在正向上呈S形的電流-電壓特性。因此，當施加在第一和第二端子的電壓為正，但卻低于預定觸發(fā)電壓時，所述SCR能夠在第一端子和第二端子之間提供開路。所述第一端子耦合于被保護的集成電路中的節(jié)點，以及所述第二端子通常是耦合于接地電勢。然而，當施加在所述第一和第二端子的所述電壓匹配或超過所述觸發(fā)電壓時，低電阻的電流路徑在所述第一和第二端子之間被提供，并且被保持直到施加在所述第一和第二端子的所述電壓降到預定值或快速恢復電壓值以下。所述快速恢復電壓值低于所述觸發(fā)電壓。上述描述的SCR電路不是雙向的并且只能處理有正極性的ESD事件。美國專利6，784，029描述了一種結構，該結構提供了支持雙向觸發(fā)和可調節(jié)觸發(fā)電壓的SCR。在這方面，η類型外延層在ρ類型襯底上形成。第一 P區(qū)域和第二 P區(qū)域形成于所述η類型外延層以及第一 ρ+區(qū)域形成于所述第一 P區(qū)域內以及第一 η+區(qū)域形成于所述第一 P區(qū)域內，所述第一 P+區(qū)域和所述第一 η+區(qū)域相對于彼此被橫向隔開。同樣地，第二 P+區(qū)域形成于所述第二 P區(qū)域內以及第二 η+區(qū)域形成于所述第二 P區(qū)域內，所述第二P+區(qū)域和所述第二 η+區(qū)域相對于彼此被橫向隔開。所述第一 P+區(qū)域和所述第一 η+區(qū)域耦合于第一公共接觸以及所述第二 P+區(qū)域和所述第二 η+區(qū)域耦合于第二公共接觸。在操作期間，所述結構的所述第一P區(qū)域、所述η類型外延層和所述第二P區(qū)域提供PNP晶體管。同樣地，所述結構的所述第二 η+區(qū)域、所述第二 ρ區(qū)域和所述η類型外延區(qū)域提供NPN晶體管，所述PNP晶體管耦合于所述NPN晶體管以形成晶閘管電路。通過使用有“浮動”基端(基極-發(fā)射極結有非常高的阻抗)的PNP晶體管，當上述的晶閘管電路有可調節(jié)的觸發(fā)電壓的時候，非常低的電容電流被允許使所述PNP晶體管的所述基極-發(fā)射極結正向偏置。因此，電磁干擾(EMI)事件的電流引起所述PNP晶體管切換到接通狀態(tài)并且在EMI事件期間驅動電流。此外，美國專利6，784，029的SCR電路通過觸發(fā)所述NPN晶體管被觸發(fā)。

發(fā)明內容
本發(fā)明提供了所附權利要求所述的電子器件和集成電路。本發(fā)明的具體實施例如從屬權利要求所述。根據下文中描述的實施例，本發(fā)明的這些或其它方面將會很明顯并且被闡述。·


參看附圖，僅僅通過舉例的方式，將描述本發(fā)明的進一步細節(jié)、方面和實施例。在附圖中，類似的符號被用于表示相同的或功能相似的元素。為了簡便以及清晰，附圖中的元素不一定按比例繪制。圖I示意性顯示了構成本發(fā)明的實施例的靜電放電(ESD)電路的例子的截面圖；圖2是圖I的所述ESD電路的模型的例子的電路圖；圖3示意性顯示了圖I的ESD電路的模型的截面圖，其中圖2的模型的電路圖被置加；圖4示意性顯示了圖I的ESD電路的例子的截面圖，包括關于第一操作狀態(tài)的電子和空穴遷移路徑；圖5示意性顯示了圖I的ESD電路的例子的截面圖，包括關于第二操作狀態(tài)的電子和空穴遷移路徑；以及圖6是關于低電流水平的圖I和圖2的示例ESD電路的電壓-電流特性的曲線圖。
具體實施例方式在對根據本發(fā)明的具體實施例進行詳細描述之前，正如附圖中所顯示的，應觀察到本發(fā)明所描述的各種裝置組件已在附圖中適當的位置通過常規(guī)的符號被表示，僅僅顯示了那些與對本發(fā)明的實施例的理解相關的具體細節(jié)，以便不會因為對于受益于這里的描述的本領域所屬技術人員來說很明顯的細節(jié)而模糊本公開。因此，應了解，為了簡便以及清晰，對在商業(yè)上可行的實施例中有用的或必需的共同和容易理解的元素可以不做描述，以便減少對各種實施例的觀看的阻礙?，F參照圖1，如圖所示的集成電路(IC)IOl的例子，例如，電子器件，包括靜電放電(ESD)保護電路100。所述ESD保護電路100耦合于外部端子，例如外部插腳102。所述ESD保護電路100還耦合于另一外部端子，例如另一外部插腳104。正如本領域所屬技術人員所了解，本發(fā)明的術語“插腳”的使用，以及在權利要求中的使用，是不受限定的，并且可能指任何替代形式的連接器。例如，在包括球柵陣列的IC封裝的情況下，所述連接器是焊料球等等的形式。為簡單起見，本發(fā)明所使用的術語“插腳”和及其復數形式是指IC能夠與IC封裝外的組件建立外部電連接的連接器。這種電連接可以是數據連接、電源連接、接地連接等等的形式。應了解這些術語的使用沒有限定，并且可以指任何合適的連接形式。轉向圖1，顯示的ESD電路100包括有原始表面107的ρ類型襯底106，例如硅襯底，在這個例子中，η類型埋層108形成在所述硅襯底上。此后，為了掩埋所述η類型層108，η類型外延層110生長于所述η類型層108上。然后，所述η類型外延層110被蝕刻以形成外圍溝槽，其中η類型材料在所述外圍溝槽中被沉積以形成橫向隔離區(qū)112。在這方面，橫向被定義為平行于所述襯底106的所述原始表面107的方向，即先于所述埋層108的形成。正如圖I的例子所示，通過從所述外延層110的頂部延伸到所述埋層108的相應橫向隔離區(qū)112，所述外延層110在兩側被提供。所述埋層108和所述橫向隔離區(qū)112將所述外延層110與所述襯底106的其它部分電隔離。在這個例子中，所述埋層108和所述橫向隔離區(qū)112將所述外延層與所述外延層的側面和底部的襯底的其它部分物理分離。雖然在圖I的截面圖中，只有兩個相對的側壁被顯示，明顯的是，從頂視圖中可以看到，所述橫向隔離 區(qū)可能完全包圍所述外延層。然后第一 ρ區(qū)域114在所述外延層110上形成，以及第二 P區(qū)域116在所述外延層110上形成。在這個例子中，所述第一 P區(qū)域114和所述第二 P區(qū)域116在所述外延層110的頂表面被提供，并且延伸至小于所述外延層厚度的深度。因此所述第一層114和所述第二層116通過所述外延層110與所述埋層108分離。所述第一 ρ區(qū)域114和第二 ρ區(qū)域116相對于彼此被橫向隔開。所述第一 ρ區(qū)域114和第二 ρ區(qū)域116之間的橫向間距D2規(guī)定了快速恢復電壓Vsb參數，該參數是當PNP晶體管200處于接通狀態(tài)以及位于低集電極-發(fā)射極電流時可獲得的PNP晶體管200的集電極和發(fā)射極之間的最大電壓，正如隨后將在本發(fā)明中被詳細解釋的。因此，所述快速恢復或鎖存電流還是可協調的。所述第一 P區(qū)域114和所述第二 ρ區(qū)域116被厚氧化層118所分離?；蛘撸梢栽谒龅谝?ρ區(qū)域114和所述第二 P區(qū)域116之間形成淺隔離溝槽。第一 η+區(qū)域120、第一 ρ+區(qū)域122以及第二 η+區(qū)域124分別形成于所述第一 P區(qū)域114內。所述第一 η+區(qū)域120和所述第二 η+區(qū)域124被配置在其間的所述第一 ρ+區(qū)域122分離。在這個例子中，所述第一 ρ+區(qū)域122橫向位于所述第一 η+區(qū)域120和所述第二 η+區(qū)域124之間。所述區(qū)域120、122、124位于所述第一 ρ區(qū)域114的頂表面并延伸至小于所述第一 P區(qū)域114的深度的深度。因此，所述區(qū)域120、122和124通過所述第一 P區(qū)域與所述外延層110分離。所述第一 η+區(qū)域120相對于所述第一 ρ+區(qū)域122被橫向隔開，以及所述第二 η+區(qū)域相對于所述第一 ρ+區(qū)域122被橫向隔開。所述第一 η+區(qū)域120、所述第一 ρ+區(qū)域122以及所述第二 η+區(qū)域124耦合于所述另一外部端子104，所述另一外部端子104構成耦合于例如接地電勢的參考電勢的第一共同接觸。同樣地，第三η+區(qū)域126和第二 ρ+區(qū)域128形成于所述第二 P區(qū)域116內，所述第三η+區(qū)域126和所述第二 ρ+區(qū)域128相對于彼此被橫向隔開。在這個例子中，所述第三η+區(qū)域126橫向位于鄰近所述第二 ρ+區(qū)域128。所述區(qū)域126、128位于所述第二 ρ區(qū)域116的頂表面并延伸至小于所述第二 ρ區(qū)域116的深度的深度。因此，所述區(qū)域126、128通過所述第二 P區(qū)域116與所述外延層110分離。所述第三η+區(qū)域126耦合于所述外部端子120、外部電阻130的第一端子以及所述第二 ρ+區(qū)域128。所述外部電阻130作為偏置元件。所述外部電阻130起到偏置所述埋層108的作用并且構成偏置元件，從而確保PNP晶體管(圖2中的200)的基極-發(fā)射極結的阻抗不是很高并且因此不會浮動。所述外部電阻130的第二端子耦合于所述橫向隔離區(qū)112。所述外部端子102構成第二公共接觸，并且耦合于要保護的電路插腳(未顯示)。轉向圖2和圖3，上述配置構成具有第一開關器件的電路結構，在這個例子中，第一開關器件就是上述提到的PNP雙極型晶體管200，它是通過所述第一 ρ區(qū)域114、所述η類型外延層110和所述第二 ρ區(qū)域116形成的。所述PNP晶體管200的發(fā)射極端子通過所述第二 P+區(qū)域128耦合于所述外部端子102。在這個例子中，所述PNP晶體管200的基極端子耦合于所述η類型埋層108并因此耦合于所述橫向隔離區(qū)112。因此，所述PNP晶體管200的所述基極端子通過所述外部電阻130耦合于所述外部端子102。在這個例子中，如上所述，所述PNP晶體管200的所述基極因此不會“浮動”，也就是說，它通過所述η類型埋層108、所述隔離區(qū)112以及所述外部電阻130電耦合于所述外部端子102。由于不浮動，所述PNP晶體管的所述基極端子，在使用時，在存在EMI事件但不存在ESD事件的情況下不導 電，并因此支持改善的EMC性能。所述第二 η+區(qū)域124、所述第一 ρ區(qū)域114以及所述η類型外延層110形成第二開關器件。在這個例子中，所述第二開關器件是第一 NPN雙極型晶體管204，所述晶體管的發(fā)射極端子耦合于所述另一外部端子104以及集電極端子耦合于所述η類型埋層108并因此耦合于所述橫向隔離區(qū)112。因此，所述第一 NPN雙極晶體管204的所述集電極端子通過所述外部電阻130被連接到所述外部端子104。所述第一 NPN晶體管204的基極端子通過由所述第一 P區(qū)域114提供的模型的所述第一 P+區(qū)域122以及第一內部電阻206和第二內部電阻208耦合于所述另一外部端子104。耦合于所述第一 NPN雙極型晶體管204的所述第一 PNP雙極晶體管200構成晶閘管電路。第三開關器件，在這個例子中是第二 NPN雙極型晶體管214，通過所述第一 η+區(qū)域120、所述第一 ρ區(qū)域114以及所述η類型外延層110的結被形成。因此，所述第二 NPN晶體管214的發(fā)射極端子耦合于所述另一外部端子104并因此耦合于上述提到的參考電勢。所述第NPN晶體管214的基極端子通過所述第二內部電阻208耦合于所述外部端子104。所述第二 NPN晶體管214的所述基極還通過所述第一電阻器206連接到所述第一雙極型NPN晶體管204的所述基極。所述第二 NPN晶體管214的集電極端子通過所述外部電阻130耦合于所述橫向隔離區(qū)112并因此耦合于所述外部端子102。因此，所述第二 NPN晶體管204耦合于所述晶閘管電路。所述第二 NPN晶體管214的基極-集電極二極管也示意性被顯不為具有與其相關聯的擊穿電壓的二極管212。在操作中，當施加于所述外部端子102和所述另一外部端子104之間的電壓為正(即V1(I2>V1(I4)并且小于所述ESD保護電路100的觸發(fā)電壓Vn時，所述第一 P區(qū)域114表現為所述PNP晶體管200的集電極，所述η類型外延層110表現為所述PNP晶體管200的基極以及所述第二 P區(qū)域116表現為所述PNP晶體管200的發(fā)射極。所述第二 ρ區(qū)域116和所述η類型外延層110之間的結因此變?yōu)檎蚱?，允許少量電流從所述第二 P區(qū)域116流過所述η類型外延區(qū)域110到所述第一 ρ區(qū)域114。因此，瞬變電流只在所述外部端子102和所述另一外部端子104之間流動并且取決于外部電阻130的值。在這方面，所述外部電阻130被選擇，以便所述外部電阻130的值足夠低以避免在EMI事件期間觸發(fā)所述電路，但當外部插腳102以及所述另一外部插腳104上的電壓的極性是負的時，所述外部電阻130的值足夠高以隔離所述橫向隔離區(qū)112和所述外部插腳102。當所述外部端子102和所述另一外部端子104上的電壓達到或超過觸發(fā)電壓Vn時，例如當ESD事件發(fā)生時，所述隔離區(qū)112和所述另一外部端子104上的電壓增加，因為所述隔離區(qū)112和所述埋層108電耦合(通過電阻器130)于所述外部端子102。因此，所述第一 P區(qū)域114以及所述η類型外延層110之間的結達到擊穿電壓，該擊穿電壓會導致ρη結114、110的所謂的雪崩擊穿。此外，由于所述ESD事件的存在，電流流過所述外部電阻130，導致所述PNP晶體管200的正向偏壓的基極-發(fā)射極的ρη結的電壓增加。因此，空穴400 (圖4)從所述第二 ρ+區(qū)域128被注入到所述第二 ρ區(qū)域116，并且大致地橫向掃過所述第一 P區(qū)域114以及通過所述第一 P+區(qū)域122流向另一外部端子104。因此，在所述 PNP晶體管200的集電極端子和發(fā)射極端子之間提供了電流路徑。取決于若干因素，例如由所述η類型外延層110以及所述第一 P區(qū)域114形成且由所述二極管212表示的ρη結的擊穿電壓(上述提到)的所選數值，達到由所述η類型外延層110和所述第一 ρ區(qū)域114形成的ρη結的擊穿電壓幾乎與空穴從所述第二 ρ區(qū)域116掃至所述第一 P區(qū)域114同時發(fā)生。在這方面，由所述η類型外延層110和所述第一 ρ區(qū)域114形成的ρη結的擊穿電壓可以通過在所述第一 ρ區(qū)域114和所述隔離區(qū)112之間改變距離D1 (圖I)而配置。此擊穿電壓對應于閾值電壓Vn，因此可獨立地配置晶閘管電路。一旦達到所述擊穿電壓，大致橫向電子電流404從所述第一 η+區(qū)域120流向所述隔離層112從而到達外部端子102。此外，由于上述提到的所述空穴電流流經第一 ρ區(qū)域114，由所述第一η+區(qū)域120和所述第一ρ區(qū)域114形成的所述ρη結之間的電壓降落漸增。當在該結的電壓降落足夠高時，即當流經所述第一 P區(qū)域114的空穴電流足夠高時，例如約O. 6V，所述ρη結變?yōu)檎蚱珘阂约八龅诙?NPN晶體管214接通并且垂直的電子電流402也從所述第一 η+區(qū)域120流向所述埋層108，即提供大致橫向和垂直的電流路徑。參照圖5，隨著所述ESD觸發(fā)電流增加，所述第一 P區(qū)域內的空穴電流400增加，使得由所述第一內部電阻206和所述第二內部電阻208引起的電壓降落在所述第一 ρ區(qū)域114和所述第二 η+區(qū)域124之間發(fā)展，即在所述第一 NPN晶體管204的基極和發(fā)射極之間發(fā)展。當空穴累計的數目達到觸發(fā)電流值時，所述第二 η+區(qū)域124和所述第一 P區(qū)域114之間的結變?yōu)檎蚱珘阂约八龅谝?NPN類型晶體管204被觸發(fā)并接通，導致垂直電子電流500從所述第一 η+區(qū)域120和所述第二 η+區(qū)域124流向所述埋層108以及所述外部端子 102。正如從圖5中可以看出，空穴400的電流與垂直電子流500在區(qū)域502內重疊，導致SCR電路操作或晶閘管功能。在這方面，所述PNP晶體管200的所述基極電耦合于所述第一 NPN類型晶體管204的所述集電極，所述第一 NPN晶體管204的所述基極電耦合于所述PNP晶體管200的所述集電極。眾所周知，關于SCR電路，所述第一 NPN晶體管204和所述PNP晶體管200的各自增益彼此混合，使大量電流從所述外部端子102被分流到所述另一外部端子104，即提供電流或導電路徑以響應與外部端子102相關聯的ESD事件。SCR控制上述提到的觸發(fā)電壓Vn以及所述快速恢復電壓Vsb，憑借所述第二 NPN晶體管214，所述觸發(fā)電壓是可調節(jié)的。此外，當流經所述外部端子102與所述另一外部端子104之間的電流降到所述鎖存器(或快速恢復)電流Isb以下時，所述SCR自我解鎖。轉向圖6，對于在所述外部端子102和所述另一外部端子104之間流動的高達500mA電流，所述ESD保護電路100在所謂的雙極區(qū)域內操作。然而，當ESD事件發(fā)生以及所述ESD電流超過500mA時，所述ESD 100進入SCR體制以及所述外部端子102以及所述另一外部端子104上的電壓下降到本例中的大約10V。因此，有可能提供一種電子器件、一種集成電路，以及其中的靜電放電保護電路，正如上述描述的，提供可協調的鎖存電流，例如所述鎖存電流可被設置為大于300mA的電流值、雙極性操作能力、可選擇的觸發(fā)電壓、以及可協調的快速恢復電壓。也有可能提供低芯片空間消耗，低靈敏度的電磁干擾和電流低于所述可協調的鎖存電流的自我鎖存的能力，以及有非常低的泄漏電流的外延層。當然，上述優(yōu)點是示范的，并且這些或其它優(yōu)點可以通過本發(fā)明獲得。此外，本領 域所屬技術人員將了解，并非上述陳述的所有優(yōu)點通過本發(fā)明描述的實施例必然被實現。在前面的說明中，參照本發(fā)明實施例的特定例子已經對本發(fā)明進行了描述。然而，很明顯，各種修改和變化或可在不脫離所附權利要求中所陳述的本發(fā)明的寬范圍精神及范圍的情況下被做出。特別是，按照設想上述的發(fā)明構思可以被半導體制造商應用于任何需要ESD保護的集成電路架構。而且，在說明書和權利要求書中的術語“前面”、“后面”、“頂部”、“底部”、“上面”、
“下面”等等，如果有的話，是用于描述性的目的并且不一定用于描述永久性的相對位置。應了解，術語的這種用法在適當的情況下是可以互換的，以便例如這里所描述的實施例能夠在這里所說明或描述的方向以外的其它方向進行操作。此外，所使用的術語“耦合于”和“耦合”，包括任何適當類型的連接。這里所討論的連接可以是任何類型的連接。該連接適于將信號從各節(jié)點、單元或設備傳輸或傳輸到各節(jié)點、單元或器件，例如通過中間設備。因此，除非暗示或說明，連接，例如，可能是直接連接或間接連接。連接可以被說明或描述，涉及到是單一連接、多個連接、單向連接、或雙向連接。然而，不同實施例可能改變連接的實現。例如，可以使用單獨單向連接而不是雙向連接，反之亦然。此外，多個連接可以被替換為連續(xù)地或以時間復用方式傳輸多個信號的單一連接。同樣地，攜帶多個信號的單一連接可以被分離成各種不同的攜帶這些信號的子集的連接。因此，存在傳輸信號的許多選項。又如，在一個實施例中，說明的例子可以被作為位于單一集成電路上的電路或在相同器件內的電路被實現。例如，集成電路要求其插腳的ESD保護?；蛘撸隼涌梢宰鳛槿魏螖盗康膯为毤呻娐坊蛞砸环N合適的方式彼此相聯接的單獨器件被實現。然而，其它修改、變化和替代也是可能的。說明書和附圖相應地被認為是說明性的而不是限制意義上的。在權利要求中，放置在括號之間的任何參考符號不得被解釋為限定權利要求。術語“包括”不排除權利要求中所列舉的元素或步驟以外的其他元素或步驟的存在。此外，本發(fā)明所用的“a”或“an”被定義為一個或多個。并且，在權利要求中的引入性術語，如“至少一個”以及“一個或多個”，不應被解釋為，不定冠詞“a”或“an”所引入的其它權利要求元素將包括這些引入的權利要求元素的任何特定權利要求限定為只包含一個這樣的元素的發(fā)明，即使同一權利要求中包括引入性短語“一個或多個”或“至少一個”以及不定冠詞，例 如“a”或“an”。使用定冠詞也是如此。除非另有說明，使用術語如“第一”以及“第二”是用于任意區(qū)分這些術語描述的元素的。因此，這些術語不一定表示時間或這些元素的其它優(yōu)先次序。某些特定手段在相互不同的權利要求中被列舉并不表示這些手段的組合不能被用于獲取優(yōu)勢。
權利要求
1.一種包括靜電放電ESD保護電路的集成電路，所述靜電放電ESD保護電路被配置用于向所述集成電路的外部端子提供ESD保護，所述ESD保護電路包括 晶閘管電路，包括可操作地耦合于所述外部端子的第一雙極型開關器件以及可操作地耦合于另一外部端子的第二雙極型開關器件，所述第一雙極型開關器件的集電極耦合于所述第二雙極型開關器件的基極，所述第一雙極型開關器件的基極耦合于所述第二雙極型開關器件的集電極；以及 第三雙極型開關器件，其具有的基極端子可操作地耦合于所述晶閘管電路，并且其具有閾值電壓，用于觸發(fā)所述晶閘管電路以提供從所述外部端子至所述另一外部端子的電流路徑，所述閾值電壓可獨立地配置所述晶閘管電路，其中 所述第一和第二開關器件，當使用時，展示雙向快速恢復特性和與其相關聯的快速恢復電壓。
2.根據權利要求I所述的電路，其中所述晶閘管電路是可控硅整流器。
3.根據權利要求I或權利要求2所述的電路，其中所述第一雙極型開關器件是PNP雙極型晶體管。
4.根據權利要求I或權利要求2或權利要求3所述的電路，其中所述第二雙極型開關器件是第一 PNP雙極型晶體管。
5.根據前述權利要求中任何一項所述的電路，其中所述第三雙極型開關器件是第二PNP雙極型晶體管。
6.根據前述權利要求中任何一項所述的電路，其中所述第三開關器件的基極也耦合于所述第一開關器件的所述集電極。
7.根據前述權利要求中任何一項所述的電路，其中所述第二雙極型開關器件的發(fā)射極耦合于所述第三雙極型開關器件的發(fā)射極。
8.根據前述權利要求中任何一項所述的電路，其中所述第一開關器件的發(fā)射極端子通過外部電阻耦合于所述外部端子。
9.根據前述權利要求中任何一項所述的電路，其中，當所述外部端子以及所述另一外部端子上的電壓超出觸發(fā)電壓時，所述第一雙極型開關器件在使用時提供從所述第一雙極型開關器件的所述集電極至所述發(fā)射極的第一電流路徑，以及所述第二雙極型開關器件提供第二大致橫向電流路徑以及第三大致垂直電流路徑。
10.根據權利要求9所述的電路，其中，當與靜電放電事件相關的電流超過預定的觸發(fā)電流值時，所述第一雙極型開關器件被配置以提供穿過所述第一電流路徑的第四大致垂直電流路徑，從而提供晶閘管功能作為響應。
11.根據前述權利要求中任何一項所述的電路，還包括半導體襯底以及被配置在鄰近所述半導體襯底的η類型材料的層。
12.根據權利要求11所述的電路，還包括 配置在所述η類型材料內的第一 P區(qū)域以及配置在所述η類型材料內的第二 P區(qū)域，所述第一和第二P區(qū)域相對于彼此被橫向間隔開； 配置在所述第一 P區(qū)域內的第一 η+區(qū)域和第二 η+區(qū)域之間的第一 P+區(qū)域，所述第一n+區(qū)域、所述第二 η+區(qū)域和所述第一 ρ+區(qū)域相對于彼此被橫向間隔開；以及 配置在所述第二 P區(qū)域內的第三η+區(qū)域和第二 ρ+區(qū)域，相對于彼此被橫向間隔開。
13.根據權利要求12所述的電路，其中所述外部端子可操作地耦合于所述第三η+區(qū)域以及所述第二 P+區(qū)域，所述外部端子構成第二公共接觸。
14.根據權利要求12或權利要求13所述的電路，其中所述另一外部端子可操作地耦合于所述第一 η+區(qū)域、所述第一 ρ+區(qū)域以及所述第二 η+區(qū)域，所述另一外部端子構成第一公共接觸。
15.根據權利要求12或權利要求13或權利要求14所述的電路，其中所述第一ρ區(qū)域和所述第二P區(qū)域之間的橫向距離定義了所述晶閘管電路的快速恢復電壓。
16.根據權利要求12所述的電路，還包括 橫向隔離層，與所述第一P區(qū)域相對而配置，所述第一P區(qū)域和所述橫向隔離層之間的橫向距離定義了所述晶閘管電路的觸發(fā)電壓。
17.根據權利要求11至16中的任何一項所述的電路，其中所述的η類型材料的層可操作地耦合于偏置元件。
18.一種電子器件，包括前述任何一項權利要求所述的集成電路。
19.一種向集成電路的外部端子提供靜電放電ESD保護的方法，所述方法包括 提供耦合在所述外部端子以及另一外部端子上的晶閘管電路，以提供從所述外部端子到所述另一外部端子的電流路徑以響應與所述外部端子相關聯的ESD事件； 第三雙極型開關器件，可操作地耦合于所述晶閘管電路，所述第三雙極型晶體管觸發(fā)所述晶閘管電路以響應所述ESD事件的電壓超過與所述第三雙極型開關器件相關聯的閾值電壓，從而提供了從所述外部端子到所述另一外部端子的所述電流路徑以便為所述ESD事件提供導電路徑；其中 所述閾值電壓可獨立地配置所述晶閘管電路；以及 所述晶閘管電路在使用時展示雙向快速恢復特性和與其相關聯的快速恢復電壓。
全文摘要
一種集成電路，包括靜電放電(ESD)保護電路(100)，被配置以向所述集成電路的外部端子(102)提供ESD保護。所述ESD保護電路(100)包括晶閘管電路(200、204)，其包括可操作地耦合于外部端子(102)的第一雙極型開關器件(200)以及可操作地耦合于另一外部端子(104)的第二雙極型開關器件(204)，所述第一雙極型開關器件(200)的集電極耦合于所述第二雙極型開關器件(204)的基極，所述第一雙極型開關器件(200)的基極耦合于所述第二雙極型開關器件(204)的集電極。第三雙極型開關器件(214)也被提供并且可操作地耦合于所述晶閘管電路(200、204)并且具有用于觸發(fā)所述晶閘管電路(200、204)的閾值電壓，所述閾值電壓可獨立地配置所述晶閘管電路(200、204)。所述第一和第二開關器件(200、204)被配置以便在使用時提供雙向快速恢復特性和與其相關聯的快速恢復電壓。
文檔編號H01L27/02GK102893398SQ201080066832
公開日2013年1月23日 申請日期2010年5月18日 優(yōu)先權日2010年5月18日
發(fā)明者帕特里斯·貝塞, 吉恩·菲利普·萊恩 申請人:飛思卡爾半導體公司