專利名稱：超高密度功率溝槽式金屬氧化物半導(dǎo)體場效應(yīng)晶體管的制作方法
超高密度功率溝槽式金屬氧化物半導(dǎo)體場效應(yīng)晶體管相關(guān)申請的交叉引用本申請要求由Robert Q. Xu等人于2009年10月20日提交的第61/253，464號，標(biāo)題為 “Super-High Density Power Trench MOSFET with Recessed Gated and TrenchEdge Termination”的美國臨時申請的優(yōu)先權(quán)，在此結(jié)合其內(nèi)容作為參考。
背景技術(shù)：
對于傳統(tǒng)的溝槽式金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)來說，可期望的是提高其溝槽組裝密度(packing density)。但是，隨著傳統(tǒng)溝槽式MOSFET的溝槽填料密度持續(xù)增長，制造這種傳統(tǒng)溝槽式MOSFET變得更加困難。例如，利用光刻法來印制非常狹窄的溝槽變得更加有挑戰(zhàn)性。而且，在裝配這種類型的傳統(tǒng)溝槽式MOSFET時，將材料插入非常狹窄的溝槽內(nèi)變得更加困難。此外，為了避免造成電短路，要使特定的電觸點恰當(dāng)排列變得更加成問題。

發(fā)明內(nèi)容
在一個實施例中，本方法可包括，在垂直金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)本體區(qū)中形成多個溝槽。此外，本方法可包括將源極區(qū)傾斜注入到該本體區(qū)。而且，在多個溝槽內(nèi)可生長電介質(zhì)材料。柵極多晶硅可被沉積在多個溝槽內(nèi)。此外，本方法可包括化學(xué)機械拋光柵極多晶硅。本方法還可包括在該多個溝槽內(nèi)回蝕(etch back)柵極多晶娃。在另一個實施例中，本方法可包括在裝置的外延區(qū)中形成邊緣終止溝槽(edgetermination trench)。電介質(zhì)材料可被沉積在該邊緣終止溝槽內(nèi)。此外，多晶娃可被沉積在邊緣終止溝槽中。此外，本方法可包括化學(xué)機械拋光多晶硅。而且，本方法可包括在該邊緣終止溝槽內(nèi)回蝕多晶硅。在又一個實施例中，該裝置可包括在垂直MOSFET的本體區(qū)內(nèi)的多個溝槽。多個溝槽可分別包括由電介質(zhì)材料包圍的柵極多晶硅。該電介質(zhì)材料的上表面被平坦化。此外，該裝置可包括源極接觸點和限定該多個溝槽的多個臺面(mesa)。這些臺面中的每一個臺面包括接觸源極接觸點的源極區(qū)。雖然在本發(fā)明內(nèi)容中已經(jīng)特別描述了依據(jù)本發(fā)明的特定實施例，但是注意，本發(fā)明和要求的主題并不以任何方式受到這些實施例的限制。


在附圖中通過舉例，但不構(gòu)成限制的方式，說明了本發(fā)明的實施例，并且其中相似的附圖編號指代類似的元件。圖I是依據(jù)本發(fā)明各種實施例的超高密度P-型溝道凹槽柵極功率溝槽式MOSFET的側(cè)截面視圖；圖2是依據(jù)本發(fā)明的各種實施例的超高密度N-型溝道凹槽柵極功率溝槽式MOSFET的側(cè)截面視圖；圖3示出了依據(jù)本發(fā)明的一個實施例的制造的超高密度P-型溝道凹槽柵極功率溝槽式MOSFET的一部分的側(cè)截面視圖；圖4示出了依據(jù)本發(fā)明的一個實施例的制造的超高密度N-型溝道凹槽柵極功率溝槽式MOSFET的一部分的側(cè)截面視圖；圖5是依據(jù)本發(fā)明的各種實施例的多個溝槽加傳統(tǒng)邊緣終止的側(cè)截面視圖；圖6是依據(jù)本發(fā)明的各種實施例的多個溝槽加溝槽式邊緣終止的側(cè)截面視圖；圖7是依據(jù)本發(fā)明的各種實施例的又另一個柵極拾取器(gate pickup)加傳統(tǒng)邊緣終止的沿主動溝槽中心(active trench center)的側(cè)截面視圖；
圖8是依據(jù)本發(fā)明的各種實施例的再另一個柵極拾取器加溝槽式邊緣終止的沿主動溝槽中心的側(cè)截面視圖；圖9是依據(jù)本發(fā)明的各種實施例的附加的柵極拾取器梳形物區(qū)以降低柵極電阻的沿一個臺面中心的側(cè)截面視圖；圖10是依據(jù)本發(fā)明的各種實施例的圖9的柵極拾取器梳形物區(qū)的沿溝槽中心的不同的側(cè)截面視圖；圖11是依據(jù)本發(fā)明的各種實施例，包括傳統(tǒng)的邊緣終止的方法的流程圖；圖12是依據(jù)本發(fā)明的各種實施例，包括傳統(tǒng)的邊緣終止的另一個方法的流程圖；圖13是依據(jù)本發(fā)明的各種實施例，包括傳統(tǒng)的邊緣終止的又另一個方法的流程圖；圖14是依據(jù)本發(fā)明的各種實施例，用于將溝槽式邊緣終止插入圖11至圖13的方法的流程圖；除非明確注明，在本說明書中涉及的附圖不應(yīng)被理解為是依比例描繪的。
具體實施例方式現(xiàn)在將具體地參考依據(jù)本發(fā)明的各種實施例，其示例在附圖中有所說明。雖然將結(jié)合各種的實施例來描述本發(fā)明，但是應(yīng)該理解到，這些各種的實施例并非意圖限制本發(fā)明。相反，本發(fā)明旨在覆蓋可被包括在如依據(jù)權(quán)利要求書所解釋的本發(fā)明范圍內(nèi)的備選、變形和等價物。而且，在以下對根據(jù)本發(fā)明的各種實施例的詳細(xì)說明中，闡述了許多特定的細(xì)節(jié)，以便提供對本發(fā)明的透徹理解。但是，對一個本領(lǐng)域普通技術(shù)人員顯而易見的是，沒有這些特定的細(xì)節(jié)也可以實現(xiàn)本發(fā)明。在其它情況下，為了不使得本發(fā)明實施例的方面不必要地含混，沒有詳細(xì)描述眾所周知的方法、過程、組件和裝置。圖I是依據(jù)本發(fā)明的各種實施例的P-型溝道凹槽柵極功率溝槽式金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)IOO的側(cè)截面視圖。在一個實施例中，所注意到的是，為了避免表面拓?fù)鋯栴}，該P-型溝道凹槽柵極功率溝槽式M0SFET100可通過利用多晶硅化學(xué)機械拋光(CMP)、多晶娃回蝕(etch back)和電介質(zhì)材料CMP平坦化工藝來制造。注意,通過應(yīng)用這些工藝，可應(yīng)用先進的光刻印刷(photolithographic printing)達(dá)到該P-型溝道功率溝槽式MOSFET 100的超高密度MOSFET柵極溝道寬度。在一個實施例中，超高密度溝槽式MOSFET可在20平方毫米(mm)內(nèi)包括至少十億(giga)(或I X IO9)個單元,但并不限于此。另外，歸因于P-型溝道功率溝槽式MOSFET 100的凹槽柵極114，其源極接觸點116可與頂部源極硅表面108自對準(zhǔn)。而且，歸因于該P-型溝道功率溝槽式MOSFET 100的組裝溝槽密度(packing trench density)非常高,其提供了一種方式，以通過控制在非常薄的娃臺面內(nèi)的本體摻雜，使得增強模式MOSFET裝置和耗盡模式MOSFET裝置都位于溝槽110之間。特別是在一個實施例內(nèi)，P-型溝道功率溝槽式MOSFET 100的結(jié)構(gòu)具有用于其主動區(qū)(active area)的凹槽式多晶娃柵極114。所指出的是,該凹槽式多晶娃柵極114可通過化學(xué)機械拋光其多晶硅，并然后執(zhí)行多晶硅回蝕來產(chǎn)生。通過利用對該多晶硅柵極114進行的化學(xué)機械拋光，加上凹槽式多晶硅回蝕，該垂直多晶硅柵極114的上部多晶硅表面更為平坦,并可更加精確地被控制。通過埋入式電介質(zhì)材料120，可使該超高密度溝槽式MOSFET 100的凹槽式多晶硅柵極114與源極116隔離，電介質(zhì)材料120諸如但不限于二氧化硅(Si02)、低溫氧化物(LT0)、次大氣壓化學(xué)氣相沉積(SACVD)氧化物等等。應(yīng)注意到的是，在一個實施例中，可通過利用電介質(zhì)材料化學(xué)機械拋光處理產(chǎn)生該埋入式電介質(zhì)材料隔離物120。此外，該埋入式電介質(zhì)材料隔離物120能夠使得頂部硅表面108成為源極，因此源極接觸點116可與該頂部硅表面108自對準(zhǔn)，并且與傳統(tǒng)溝槽式MOSFET相比，可將主動溝槽柵極(active trench gate) 114組裝得更加密集。 在圖I的一個實施例中，超高密度P-型溝道功率溝槽式MOSFET 100可包括電阻率非常低(P++型)的基板102，其具有在其上形成的P-型外延區(qū)或?qū)?04。另外，N型本體區(qū)或?qū)?06可被注入該P-型外延層104的上部。而且，該超高密度功率溝槽式MOSFET 100可包括P+型源極區(qū)或?qū)?08，其被注入該N型本體區(qū)106的上部。該功率溝槽式MOSFET100還可包括溝槽110，這些溝槽110位于該P+源極層108、N型體層106以及P型外延層104內(nèi)。此外，這些溝槽110可包括由電介質(zhì)材料112和電介質(zhì)材料120包圍的多晶硅柵極114。該功率溝槽式MOSFET 100還可包括源極金屬區(qū)或?qū)?16，其沉積在P+型源極層108上或上方。而且，該功率溝槽式MOSFET 100可包括漏極金屬或背墊金屬(back metal)118,其沉積在P++型基板102上或上方。應(yīng)當(dāng)注意到的是，該超高密度P-型溝道功率溝槽式MOSFET 100可能不包括通過圖I說明的全部元件。此外，該超高密度功率溝槽式MOSFET 100可被實現(xiàn)成包括未通過圖I示出的一個或更多個元件。所指出的是，該超高密度功率溝槽式MOSFET 100可以類似于在此所描述的任意的方式被利用或被實現(xiàn)，但并不限于這樣的方式。圖2是依據(jù)本發(fā)明的各種實施例的N-型溝道凹槽柵極功率溝槽式MOSFET 200的側(cè)截面視圖。在一個實施例中，為了避免表面拓?fù)鋯栴}，可通過應(yīng)用多晶硅CMP和電介質(zhì)材料CMP平坦化工藝來制造該N-型溝道凹槽柵極功率溝槽式MOSFET 200。應(yīng)當(dāng)注意到的是，通過應(yīng)用這些工藝，可使用先進的光刻印刷來達(dá)到該N-型溝道功率溝槽式MOSFET 200的超高密度MOSFET柵極溝道寬度。在一實施例中，超高密度溝槽式MOSFET可在20平方毫米內(nèi)包括至少十億(或I X IO9)個單元，但并不限于此。此外，歸因于該N-型溝道功率溝槽式MOSFET 200的凹槽柵極214，其源極接觸點216可與頂部源極硅表面208自對準(zhǔn)。而且，歸因于該N-型溝道功率溝槽式MOSFET 200的組裝溝槽密度非常高，其提供了一種方式，通過控制在非常薄的硅臺面內(nèi)的本體摻雜，使得增強模式MOSFET裝置和耗盡模式MOSFET裝置都位于溝槽210之間。具體地，在一實施例中，該N-型溝道功率溝槽式MOSFET 200的結(jié)構(gòu)具有用于其主動區(qū)的凹槽式多晶硅柵極214。應(yīng)當(dāng)注意到的是，該凹槽式多晶硅柵極214可通過化學(xué)機械拋光其多晶硅，并且然后執(zhí)行多晶硅回蝕來產(chǎn)生。通過利用對多晶硅柵極214進行的化學(xué)機械拋光，加上凹槽式多晶硅回蝕，該垂直多晶硅柵極214的上部多晶硅表面更為平坦，并可更為準(zhǔn)確地被控制。通過埋入式電介質(zhì)材料220可使該超高密度溝槽式MOSFET 200的凹槽式多晶硅柵極214與源極216隔離，這些電介質(zhì)材料220諸如但不限于二氧化硅(SiO2), LTO、SAV⑶氧化物等等。注意，在一個實施例中，可通過利用電介質(zhì)材料化學(xué)機械拋光處理產(chǎn)生該埋入式電介質(zhì)材料隔離物220。此外，該埋入式電介質(zhì)材料隔離物220使得頂部硅表面208成為源極，因此源極接觸點216可與該頂部硅表面208自對準(zhǔn)，并且與傳統(tǒng)溝槽式MOSFET相比，可將主動溝槽柵極214組裝得更加密集。在圖2的一個實施例中，超高密度N-型溝道功率溝槽式MOSFET 200可包括電阻率非常低(N++)的基板202，其具有在其上形成的N-型外延區(qū)或?qū)?04。此外，可將P型本體區(qū)或?qū)?06注入該N-型外延層204的上部。而且，該超高密度功率溝槽式MOSFET 200可包括N+源極區(qū)或?qū)?08，其被注入該P型外延層206的上部。該功率溝槽式MOSFET 200還可包括溝槽210，溝槽210位于N+型源極層208、P型本體層206以及N-型外延層204內(nèi)。另外，溝槽210可包括由電介質(zhì)材料212和電介質(zhì)材料220包圍的多晶硅柵極214。該功率溝槽式MOSFET 200還可包括源極金屬區(qū)或?qū)?16，其沉積在N+型源極層208上或上方。 而且，該功率溝槽式MOSFET 200可還包括漏極金屬或背墊金屬218，其沉積在所述N++型基板202上或上方。注意，該超高密度N-型溝道功率溝槽式MOSFET 200可不包括通過圖2示出的所有元件。而且，該超高密度功率溝槽式MOSFET 200可被實現(xiàn)成包括未通過圖2示出的一個或更多個元件。應(yīng)當(dāng)注意到的是，該超高密度功率溝槽式MOSFET 200可以類似于在此所描述的任意方式被利用或?qū)崿F(xiàn)，但并不限于這樣的方式。圖3示出了依據(jù)本發(fā)明的實施例的組裝式超高密度P-型溝道凹槽柵極功率溝槽式MOSFET 300的一部分的側(cè)截面視圖。所指出的是，該超高密度P-型溝道功率溝槽式MOSFET 300可以類似于在此參考圖I中的超高密度P-型溝道功率溝槽式MOSFET 100所描述的任意方式被組裝和工作，但并不限于這樣的方式。注意，通過利用先進的光刻技術(shù)和依據(jù)本發(fā)明的各種實施例的工藝，圖3中的超高密度P-型溝道功率溝槽式MOSFET 300可包括，但不限于，大于或等于在20平方毫米內(nèi)十億個單元的溝槽組裝密度，小于或等于0. 8微米(Pm)的單元節(jié)距以及大約I. 22 iim的溝槽深度。而且，位于該超高密度P-型溝道功率溝槽式MOSFET 300的多晶硅柵極114上方的電介質(zhì)材料120可具有大約0. 31 y m的深度，同時，其溝槽110中的一個可具有大約0.45 iim的寬度。另外，該超高密度P-型溝道功率溝槽式MOSFET 300的P+型源極層108可具有大約0. 08 y m的深度。在一個實施例中，以大約45度的傾斜度的斜角度源極注入(angle source implant)可具有在該超高密度P-型溝道功率溝槽式MOSFET 300的多晶硅柵極114上方的硅臺面的側(cè)壁上形成的自對準(zhǔn)源極。所指出的是，該超高密度功率溝槽式MOSFET 300可不包括通過圖3示出的所有元件。此外，該超高密度功率溝槽式MOSFET 300可被實現(xiàn)成包括未通過圖3示出的一個或更多個元件。所注意到的是，該超高密度功率溝槽式MOSFET 300可以類似于在此所描述的任意方式被利用或?qū)崿F(xiàn)，但并不限于這樣的方式。圖4說明了依據(jù)本發(fā)明的實施例的制造的超高密度厚底氧化物(thick bottomoxide，TBO)N-型溝道凹槽柵極功率溝槽式MOSFET 400的一部分的側(cè)截面圖。所注意到的是，該超高密度N-型溝道功率溝槽式MOSFET 400可以類似于在此參考在圖2中的超高密度N-型溝道功率溝槽式MOSFET 200所描述的任意方式來制造或起作用，但并不限于這樣的方式。注意，通過利用先進的光刻技術(shù)和依據(jù)本發(fā)明的各種實施例的工藝，在圖4中的超高密度N-型溝道功率溝槽式MOSFET 400可包括，但不限于，大于或等于在20平方毫米內(nèi)十億個單元的溝槽組裝密度、小于或等于0.8 iim的單元節(jié)距，以及大約I. IOiim的溝槽深度。此外，位于該超高密度N-型溝道功率溝槽式MOSFET 400的多晶硅柵極214上方的電介質(zhì)材料220可具有大約0. 22 y m的深度，同時，其溝槽210中的一個在該溝槽頂部附近可具有大約0. 57 ii m寬度。而且，該厚底氧化物(或電介質(zhì)材料)212可具有大約0. 15 y m的深度。注意，該超高密度功率溝槽式MOSFET 400可不包括通過圖4所示出的所有元件。而且，該超高密度功率溝槽式M0SFET400可被實現(xiàn)成包括未通過圖4示出的一個或更多個元件。所指出的是，該超高密度功率溝槽式MOSFET 400可以類似于在此所描述的任意方式 被利用或?qū)崿F(xiàn)，但并不限于這樣的方式。圖5是依據(jù)本發(fā)明的各種實施例的裝置500的側(cè)截面視圖。具體地，該裝置500包括常規(guī)邊緣終止516和超高密度P-型溝道凹槽柵極功率溝槽式MOSFET 100。在一個實施例中，為了避免表面拓補問題，該裝置500可通過利用多晶硅CMP、多晶硅回蝕，以及電介質(zhì)材料CMP平坦化工藝來制造。注意,該邊緣終止516的一部分可被制造在該P-型外延層104內(nèi)。例如，該邊緣終止516可包括溝槽504，該溝槽504位于該P-型外延層104內(nèi)。另夕卜，該溝槽504可包括由電介質(zhì)材料508包圍的晶片邊緣多晶娃(die edge polysilicon)502，這些電介質(zhì)材料諸如但不限于二氧化硅(Si02)、LT0、SACVD氧化物等等。而且，該邊緣終止516可包括P+型區(qū)506，其可被注入在溝槽504兩側(cè)的P-型外延層104中。注意，該電介質(zhì)材料508可在該源極接觸點116之下延伸。而且，為了降低在該區(qū)域內(nèi)的電場，該邊緣終止516可包括沉積在電介質(zhì)材料508上方的低溫氧化物(LTO)和硼磷硅玻璃(BPSG)層510。應(yīng)當(dāng)注意到的是該LTO和BPSG (LT0+BPSG)層510和電介質(zhì)材料508可在源極金屬116之下延伸。在該LT0+BPSG層510之上可形成裝置500的柵極金屬總線512。此外，在該LT0+BPSG層510、柵極金屬總線512以及源極金屬116之上可沉積有鈍化層(passivationlayer) 514。所指出的是，在一個實施例中，裝置500可被制造成包括連同邊緣終止(類似于邊緣終止516)的超高密度N-型溝道凹槽柵極功率溝槽式M0SFET200。例如，在該實施例中，在該裝置500內(nèi)示出的任意P型區(qū)或基板都可使用對應(yīng)的N型區(qū)或基板來實現(xiàn)。而且，在該裝置500內(nèi)所示出的任意N型區(qū)都可使用對應(yīng)的P型區(qū)實現(xiàn)。應(yīng)當(dāng)注意到的是,裝置500可不包括通過圖5示出的所有元件。此外,該裝置500可被實現(xiàn)成包括未通過圖5示出的一個或更多個元件。所指出的是，該裝置500可以類似于在此所描述的任意方式被利用或?qū)崿F(xiàn)，但并不限于這樣的方式。圖6是依據(jù)本發(fā)明的各種實施例的裝置600的側(cè)截面視圖。具體地，該裝置600包括溝槽邊緣終止608和超高密度P-型溝道凹槽柵極功率溝槽式MOSFET 100。在一個實施例中，為了避免表面拓補問題，可通過利用多晶硅CMP、多晶硅回蝕，以及電介質(zhì)材料CMP平坦化工藝來制造該裝置600。注意，該溝槽邊緣終止608的一部分可被制造在P-型外延層104內(nèi)。例如，該溝槽邊緣終止608可包括邊緣終止溝槽602，其位于該P-型外延層104內(nèi)。另外，該溝槽602可包括由電介質(zhì)材料604包圍的邊緣終止多晶硅606，這些電介質(zhì)材料諸如但不限于二氧化娃(SiO2)、LTO、SACVD氧化物等等。注意，該電介質(zhì)材料604可被制造成，在該邊緣終止溝槽602內(nèi)具有不同的厚度。例如，在一實施例中，在邊緣終止溝槽602內(nèi)側(cè)的電介質(zhì)材料604的厚度可通過對該裝置600設(shè)定的擊穿電壓(BVds)等級來限定。所指出的是，該電介質(zhì)材料604可在源極金屬116之下延伸。而且，為了降低在該區(qū)域中的電場，該溝槽邊緣終止608可包括沉積在該電介質(zhì)材料604上方的低溫氧化物(LTO)和硼磷硅玻璃(BPSG)層510。注意，該LT0+BPSG層510和電介質(zhì)材料604可在源極金屬116之下延伸。在該LT0+BPSG層510上方可形成該裝置600的柵極金屬總線512。此外，在該LT0+BPSG層510、柵極金屬總線512，以及源極金屬116的上方可沉積有鈍化層514。 在一個實施例中，溝槽邊緣終止608可與該超高密度P-溝道凹槽柵極功率溝槽式MOSFET 100分開地或一起被制造。在一實施例中，可使電介質(zhì)材料604在邊緣終止溝槽602內(nèi)沉積和/或生長。例如，如果可期望在該邊緣終止溝槽602內(nèi)的電介質(zhì)材料604較厚，則可通過利用掩模(mask)使電介質(zhì)材料604在邊緣終止溝槽602內(nèi)沉積。一旦該電介質(zhì)材料604已經(jīng)在該邊緣終止溝槽602內(nèi)沉積和/或生長，則可使邊緣終止多晶硅606在 該電介質(zhì)材料604上方沉積。此后，可利用多晶硅CMP處理以使邊緣終止多晶硅606平坦化。同樣地，該多晶硅CMP處理可返回基本平坦的硅表面，其能夠?qū)⑦吘壗K止處理插入到任意處理流程中，而不產(chǎn)生拓?fù)涓袘?yīng)處理(topography induced process)問題。另外,可在該邊緣終止多晶硅606上利用多晶硅回蝕處理。而且，可在該邊緣終止多晶硅606和N型本體層106上執(zhí)行電介質(zhì)材料604的沉積。在一個實施例中，在新沉積的電介質(zhì)材料604上可執(zhí)行電介質(zhì)材料CMP處理。所指出的是，可形成該溝槽邊緣終止608而在其表面上不產(chǎn)生任何新的拓?fù)?，并且也不會浪費大量的硅區(qū)域。在圖6內(nèi)，所注意到的是，在各種的實施例中，除制造該溝槽邊緣終止608以外，還可以為了其它目的利用邊緣終止溝槽602。例如，諸如，多晶硅二極管、多晶硅電阻器、多晶硅溫度傳感器等等的功能廣泛多樣的多晶硅結(jié)構(gòu)可被制造在該邊緣終止溝槽602內(nèi)。所指出的是，一種或更多種功能的多晶硅結(jié)構(gòu)可以廣泛多樣的方式被制造在該邊緣終止溝槽602內(nèi)。例如，該一種或更多種功能的多晶硅結(jié)構(gòu)可以在由Chen等人在2009年6月9日公布的第7，544, 545號標(biāo)題為“Trench Polysilicon Diode”的美國專利中所描述的任意方式被制造在該邊緣終止溝槽602內(nèi)，在此結(jié)合該專利作為參考。在一個實施例中，圖6中的超高密度P-型溝道凹槽柵極功率溝槽式MOSFET 100和在邊緣終止溝槽602內(nèi)的該一種或更多種功能的多晶硅結(jié)構(gòu)可一起或基本同時被制造，這能夠降低制造成本。在某實施例中，圖6的超高密度P-型溝道凹槽柵極功率溝槽式MOSFET 100可與在該邊緣終止溝槽602內(nèi)的一種或更多種功能的多晶硅結(jié)構(gòu)分開地制造。應(yīng)當(dāng)注意到的是，在一個實施例中，裝置600可被制造成包括連同類似于溝槽邊緣終止608的溝槽邊緣終止的超高密度N-型溝道凹槽柵極功率溝槽式MOSFET 200。例如，在該實施例中，在裝置600內(nèi)示出的任意P型區(qū)或基板都可使用對應(yīng)的N型區(qū)或基板來實現(xiàn)。而且，在該裝置600內(nèi)示出的任意N型區(qū)都可使用對應(yīng)的P型區(qū)來實現(xiàn)。所指出的是,該裝置600可不包括通過圖6示出的所有元件。此外,該裝置600可被實現(xiàn)成包括未通過圖6示出的一個或更多個元件。應(yīng)當(dāng)注意到的是，該裝置600可以類似于在此所描述的任意方式被利用或?qū)崿F(xiàn)，但并不限于這樣的方式。
圖7是依據(jù)本發(fā)明的各種實施例的裝置700的側(cè)截面視圖。具體地，該裝置700包括連同與超高密度P-型溝道凹槽柵極功率溝槽式MOSFET 100 (未示出)相關(guān)聯(lián)的柵極拾取器(gate pickup)的常規(guī)邊緣終止516。在一個實施例中，為了避免表面拓補問題，該裝置700可通過利用多晶硅CMP、多晶硅回蝕，以及電介質(zhì)材料CMP平坦化工藝來制造。在一實施例中，該裝置700示出了如何可將柵極多晶硅114耦接到柵極金屬總線512上。例如，可將一個或更多個多晶硅柵極114制造成在源極金屬116和柵極金屬總線512之下延伸。穿過該低溫氧化物(LTO)和硼磷硅玻璃(BPSG)層510，以及電介質(zhì)材料508和120的組合，可形成孔或通路702。在一實施例中，當(dāng)利用金屬以形成柵極金屬總線512時，該柵極金屬總線512的金屬可填滿通路702，并從而與柵極多晶硅114接觸。應(yīng)當(dāng)注意到的是，該邊緣終止516的一部分可被組裝在P-型外延層104 。例如，該邊緣終止516可包括位于P-型外延層104內(nèi)的溝槽504。此外，溝槽504可包括由電介質(zhì)材料508包圍的晶片邊緣多晶硅502，這些電介質(zhì)材料諸如但不限于二氧化硅(Si02)、LTO、SACVD氧化物等等。此外，邊緣終止516可包括P+型區(qū)506，其可被注入在溝槽504兩側(cè)的P-型外延層104中。所指出的是，電介質(zhì)材料508可在源極金屬116之下延伸。而且，為了降低在該區(qū)域中的電場，該邊緣終止516可包括沉積在電介質(zhì)材料508上方的LT0+BPSG層510。應(yīng)當(dāng)注意到的是，該LT0+BPSG層510和電介質(zhì)材料508可在源極金屬116之下延伸。在該LT0+BPSG層512上方可形成該裝置700的柵極接觸點512。在該LT0+BPSG層510、柵極金屬總線512，以及源極金屬116的上方可沉積有鈍化層514。圖7中，在一個實施例中，裝置700可被制造成與所示出的不同。例如，在該實施例中，在裝置700內(nèi)所示出的任意P型區(qū)或基板可使用對應(yīng)的N型區(qū)或基板來實現(xiàn)。而且，在裝置700中示出的任意N型區(qū)可使用對應(yīng)的P型區(qū)來實現(xiàn)。注意，裝置700可不包括通過圖7說明的所有元件。而且，該裝置700可被實現(xiàn)成包括未通過圖7示出的一個或更多個元件。應(yīng)當(dāng)注意到的是，裝置700可以類似于在此所描述的任意方式被利用或?qū)崿F(xiàn)，但并不限于這樣的方式。圖8是依據(jù)本發(fā)明的各種實施例的裝置800的側(cè)截面視圖。具體地，該裝置800包括連同與超高密度P-溝道凹槽柵極功率溝槽式MOSFET 100 (未示出)相關(guān)聯(lián)的柵極拾取器的溝槽邊緣終止808。所指出的是，該溝槽邊緣終止808可以類似于在此參考圖6的溝槽邊緣終止608所描述的任意方式被制造并起作用，但并不限于這樣的方式。在一個實施例中，為了避免表面拓?fù)鋯栴}，裝置800可通過利用多晶硅CMP、多晶硅回蝕，以及電介質(zhì)材料CMP平坦化工藝來組裝。注意，該溝槽邊緣終止808可以類似于在此所描述的溝槽邊緣終止的任意方式被實現(xiàn)和起作用，但并不限于這樣的方式。在一實施例中，裝置800示出了如何可將柵極多晶硅114耦接到柵極金屬總線512。例如，可將一個或更多個多晶硅柵極114被制造成在源極金屬116和柵極金屬總線512之下延伸。穿過低溫氧化物(LTO)和硼磷硅玻璃(BPSG)層510，以及電介質(zhì)材料804和120的組合，可形成孔或通路702。在一個實施例，當(dāng)利用金屬以形成柵極金屬總線512時，該柵極金屬總線512的金屬可填滿該通路702，并從而與柵極多晶硅114相接觸。所指出的是，可將溝槽邊緣終止808的一部分制造在P-型外延層104內(nèi)。例如，溝槽邊緣終止808可包括在P-型外延層104內(nèi)形成的溝槽802。而且,該溝槽802可包括由電介質(zhì)材料804包圍的邊緣終止多晶硅806，這些電介質(zhì)材料諸如但不限于二氧化硅(SiO2)、LTO、SACVD氧化物等等。注意，可將電介質(zhì)材料804制造成，在該邊緣終止溝槽802內(nèi)具有一種或更多不同的厚度。例如，在一實施例中，該邊緣終止溝槽802內(nèi)的電介質(zhì)材料804的厚度可通過該裝置800的擊穿電壓(BVds)等級來限定。注意，電介質(zhì)材料804可在源極金屬116之下延伸。而且，為了降低在該區(qū)域中的電場，溝槽邊緣終止808可包括沉積在該電介質(zhì)材料804上方的LT0+B0SG層510。注意，該LT0+BPSG層510和電介質(zhì)材料804可在源極金屬116之下延伸。在該LT0+BPSG層510上方可形成裝置800的柵極金屬512。此夕卜，在該LT0+BPSG層510、柵極金屬總線512，以及源極金屬116上方可沉積有鈍化層514。圖8中，在一個實施例中，裝置800可被制造成與所示出的不同。例如，在該實施例中，在裝置800內(nèi)所示出的任意P型區(qū)或基板可使用對應(yīng)的N型區(qū)或基板來實現(xiàn)。另外，在裝置800內(nèi)所示出的任意N型區(qū)可使用對應(yīng)的P型區(qū)來實現(xiàn)。所示出的是，裝置800可不包括通過圖8示出的所有元件。而且，該裝置800可被實現(xiàn)成包括未通過圖8示出的一個或更多個元件。注意，該裝置800可以類似于在此所描述的任意方式被利用或?qū)崿F(xiàn)，但并不限于這樣的方式。 圖9是依據(jù)本發(fā)明的各種實施例的裝置900的側(cè)截面視圖。具體地，該裝置900包括與超高密度P-型溝道凹槽柵極功率溝槽式MOSFET 100 (未示出)相關(guān)聯(lián)的柵極梳形物(gate finger)。注意，當(dāng)晶片變大時,可期望在晶片內(nèi)包括一個或更多個多晶娃柵極梳形物906，以避免在晶片內(nèi)的柵極充電延遲問題。在一實施例中，為了避免表面拓?fù)鋯栴}，裝置900可通過利用多晶硅CMP、多晶硅回蝕，以及電介質(zhì)材料CMP平坦化工藝來制造。在一個實施例中，該裝置900示出了如何可將多晶硅柵極梳形物906耦接到柵極金屬912。例如，柵極梳形物溝槽(gate finger trench) 902可被制造在N型本體106和P-型外延層104內(nèi)。此外，柵極梳形物溝槽902可包括由電介質(zhì)材料904包圍的多晶硅柵極梳形物906，這些電介質(zhì)材料904諸如但不限于二氧化硅(Si02)、LT0、SACVD氧化物等等。注意，該電介質(zhì)材料904可在柵極金屬912以及源極金屬914和916之下延伸。而且，為了降低在該區(qū)域中的電場，可在電介質(zhì)材料904上方沉積有LT0+BPSG層910。注意，該LT0+BPSG層910和電介質(zhì)材料904可在柵極金屬912以及源極金屬914和916之下延伸。在該LT0+BPSG層910之上可形成該裝置900的柵極金屬912。另外，在該LT0+BPSG層910、柵極金屬912，以及源極金屬914和916之上可沉積有鈍化層918。穿過該LT0+BPSG層910和電介質(zhì)材料904可形成孔或通路908。在一個實施例中，當(dāng)利用金屬以形成柵極金屬912時，該柵極金屬912的金屬可填滿通路908，并從而與多晶硅柵極梳形物906相接觸。注意，P+型源極區(qū)920已經(jīng)被注入在源極金屬914和916之下的N型本體層106中。圖9中，在一個實施例中，可將裝置900制造成與所示出的不同。例如，在該實施例中，在裝置900內(nèi)所示出的任意P型區(qū)或基板可使用對應(yīng)N型區(qū)或基板來實現(xiàn)。此外，在裝置900之內(nèi)所示出的任意N型區(qū)可使用對應(yīng)的P型區(qū)來實現(xiàn)。注意，該裝置900可不包括通過圖9所示出的所有元件，而且，該裝置900可被實現(xiàn)成包括未通過圖9示出的一個或更多個元件。應(yīng)當(dāng)注意到的是，該裝置900可以類似于在此所描述的任意方式被利用或?qū)崿F(xiàn)，但并不限于這樣的方式。圖10是依據(jù)本發(fā)明的各種實施例的圖9的裝置900的不同側(cè)截面視圖。具體地，圖10是裝置900的多晶硅柵極梳形物906的縱向的側(cè)截面視圖。在一個實施例中，為了避免表面拓補問題，可通過利用多晶硅CMP、多晶硅回蝕，以及電介質(zhì)材料CMP平坦化工藝來制造圖10中的裝置900。在一實施例中，裝置900示出了如何可將多晶硅柵極梳形物906耦接到柵極金屬912上。例如，柵極梳形物溝槽902可在N本體106 (未示出)和P-外延層104內(nèi)制造。柵極梳形物溝槽902可包括由電介質(zhì)材料904包圍的多晶硅柵極梳形物906，這些電介質(zhì)材料諸如但不限于二氧化硅(Si02)、LTO、SACVD氧化物等等。注意，電介質(zhì)材料904可在柵極金屬912以及源極金屬1002和1004之下延伸。而且，為了降低在該區(qū)域中的電場，在電介質(zhì)材料904之上可沉積有LT0+BPSG層910。注意，該LT0+BPSG層910可在柵極金屬912以及該源極金屬1002和1004中每一個的一部分之下延伸。在該LT0+BPSG層910之上可形成該裝置900的柵極金屬912。而且，在該LT0+BPSG層910、柵極金屬912和源極金屬1002和1004之上可沉積有鈍化層918。穿過該LT0+BPSG層910以及電介質(zhì)材料904可形成孔或通路908。在一個實施例中，當(dāng)利用金屬以形成柵極金屬912時，該柵極金屬912中的金屬可填滿該通路908，并從而與多晶硅柵極梳形物906相接觸。圖10中，在一個實施例中，可將裝置900制造成與所示出的不同。例如，在該實施 例中，在裝置900內(nèi)示出的任意P型區(qū)或基板可使用對應(yīng)的N型區(qū)或基板來實現(xiàn)。另外，在裝置900內(nèi)所示出的任意N型區(qū)可使用對應(yīng)的P型區(qū)來實現(xiàn)。應(yīng)當(dāng)注意到的是,裝置900可不包括通過圖10示出的所有元件。此外,裝置900可被實現(xiàn)成包括未通過圖10示出的一個或更多個元件。注意，該裝置900可以類似于在此所描述的任意方式被利用或?qū)崿F(xiàn)，但并不限于這樣的方式。注意，圖11至圖14中的每一個圖是依據(jù)本發(fā)明的各種實施例的方法的流程圖。雖然在每一個流程圖中都揭示了特定的操作，但是這些操作都是示例性的。這些方法中的每一個都可不包括通過它們相應(yīng)的附圖所說明的所有操作。而且，每一個方法可包括各種其它的操作，和/或所示出操作的變型。同樣地，可改變每一個流程圖中的操作順序。應(yīng)當(dāng)理解的是在每一個流程圖中，并非所有操作都執(zhí)行。在各種的實施例中，可通過軟件、固件、硬件或其任意組合來控制或管理每一種方法中這些操作的一個或更多個操作，但不限于這樣的方式。每一個方法可包括對本發(fā)明實施例的處理，其可通過在計算機或運算裝置可讀和可執(zhí)行指令(或代碼)控制下的處理器和電組件來控制或管理。該計算機或運算裝置可讀和可執(zhí)行指令(或代碼)可駐留在例如數(shù)據(jù)存儲特征中，諸如，計算機或運算裝置可用的易失性存儲器(volatile memory)、計算機或運算裝置可用的非易失性存儲器(non-volatiIememory),和/或計算機或運算裝置可用的海量數(shù)據(jù)存儲器(mass data storage)。然而，該計算機或運算裝置可讀和可執(zhí)行指令(或代碼)可以駐留在任意類型的計算機或運算裝置可讀介質(zhì)或存儲器中。圖11是依據(jù)本發(fā)明的各種實施例的用于制造超高密度溝槽式MOSFET的方法1100的流程圖。例如，該方法1100可包括在基板上形成外延區(qū)。此外，可在該外延區(qū)中注入本體區(qū)。在該本體區(qū)和外延區(qū)中可形成溝槽，其成為垂直MOSFET的一部分。而且，在這些溝槽內(nèi)可使柵極氧化物生長并可使柵極多晶硅沉積?？稍跂艠O多晶硅上進行化學(xué)機械拋光(CMP)，并回蝕該柵極多晶硅。將一個或更多個源極區(qū)注入該本體區(qū)中。在該柵極多晶硅上以及該一個或更多個溝槽內(nèi)可生長或沉積有電介質(zhì)材料。CMP該電介質(zhì)材料。LTO和BPSG電介質(zhì)可沉積在其頂部表面上。蝕刻源極和柵極接觸點?？尚纬汕安拷饘賹?front metallayer)和鈍化層。可形成晶圓背部接地(wafer back grounding)以及金屬化。照這樣的方式，可依據(jù)本發(fā)明的各種實施例來制造超高密度溝槽式MOSFET。在圖11的操作1102處，可在基板(例如，102或202)上形成外延區(qū)(例如，104和204)。所指出的是，該操作1102可以廣泛不同的方式執(zhí)行。例如，該操作1102可以類似于在此所描述的任意方式執(zhí)行，但并不限于這樣的方式。在操作1104處，可將本體區(qū)(例如，106或206)注入外延區(qū)。應(yīng)當(dāng)注意到的是，該操作1104可以廣泛不同的方式實現(xiàn)。例如，該操作1104可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在圖11中的操作1106處，可在本體區(qū)和外延區(qū)中形成或蝕刻出溝槽(例如，110或210)，其成為垂直MOSFET (例如，100或200)的一部分。注意，該操作1106可以廣泛不同的方式實現(xiàn)。例如，該操作1106可以類似于在此所描述的任意方式來實現(xiàn)，但并不限于這樣的方式。 在圖11中的操作1108處，在溝槽內(nèi)可使柵極氧化物(例如，112或212)生長并且可使柵極多晶硅(例如，114或214)沉積。應(yīng)當(dāng)注意到的是，操作1108可以廣泛不同的方式實現(xiàn)。例如，該操作1108可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在圖11中的操作1110處，CMP柵極多晶硅，以便使其基本上平坦化。注意，該操作1110可以廣泛不同的方式實現(xiàn)。例如，該操作1110可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在操作1112處，回蝕該柵極多晶硅。應(yīng)當(dāng)注意到的是，該操作1112可以廣泛不同的方式實現(xiàn)。例如，該操作1112可以類似于在此所描述的任意方式實現(xiàn)，但是并不限于這樣的方式。在操作1114處，可將一個或更多個源極區(qū)(例如，108或208)注入到本體區(qū)中。所指出的是，該操作1114可以廣泛不同的方式實現(xiàn)。例如，該操作1114可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在圖11的操作1116處，在柵極多晶硅上以及在一個或更多個溝槽內(nèi)可生長或沉積有電介質(zhì)材料(例如，120或220)。所指出的是，該操作1116可以廣泛不同的方式實現(xiàn)。例如，該操作1116可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在操作1118處，CMP柵極絕緣電介質(zhì)材料，以便使其基本上平坦化。注意，該操作1118可以廣泛不同的方式實現(xiàn)。例如，該操作1118可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在圖11的操作1120處，可使LTO和BPSG電介質(zhì)沉積在其頂部表面上。注意，該操作1120可以廣泛不同的方式實現(xiàn)。例如，該操作1120可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在操作1122處，蝕刻出(或形成)源極和柵極接觸點。應(yīng)當(dāng)注意到的是，該操作1122可以廣泛不同的方式實現(xiàn)。例如，該操作1122可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在圖11中的操作1124處，可形成前部金屬層(例如，116、216、512或912)和鈍化層(例如，514或918)。所指出的是，該操作1124可以廣泛不同的方式實現(xiàn)。例如，該操作1124可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。
在圖11中的操作1126處，可形成晶圓背部接地以及金屬化(例如，118)。注意，該操作1126可以廣泛不同的方式實現(xiàn)。例如，該操作1126可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。一旦完成操作1126，則可停止或退出處理1100?？梢赃@樣的方式，依據(jù)本發(fā)明的不同實施例來制造超高密度溝槽式MOSFET。圖12是依據(jù)本發(fā)明的不同實施例，用于制造超高密度溝槽式MOSFET的方法1200的流程圖。例如，方法1200可包括在基板上形成外延區(qū)。此外，在該外延區(qū)中可形成或蝕刻出溝槽，其成為垂直MOSFET的一部分?？稍谶@些溝槽內(nèi)使柵極氧化物生長，并且使柵極多晶硅沉積。而且，可在該柵極多晶硅上進行化學(xué)機械拋光。將本體區(qū)注入外延區(qū)。此外，本方法1200可包括回蝕該柵極多晶硅?？蓪⒁粋€或更多個源極區(qū)注入到該本體區(qū)中?？稍谠摉艠O多晶硅上以及在該一個或更多個溝槽內(nèi)生長或沉積有電介質(zhì)材料。而且，可在該電介質(zhì)材料上進行化學(xué)機械拋光。LTO和BPSG電介質(zhì)可沉積在其頂部表面上。而且，本方法1200可包括蝕刻源極和柵極接觸點?？尚纬汕安拷饘賹雍外g化層。可形成晶圓背部接地和金屬化。以這種方式，可依據(jù)本發(fā)明的不同實施例來制造超高密度溝槽M0SFET。
在圖12中的操作1202中，可在基板(例如，102或202)上形成外延區(qū)(例如，104或204)。所指出的是，該操作1202可以廣泛不同的方式執(zhí)行。例如，操作1202可以類似于在此所描述的任意方式執(zhí)行，但并不限于這樣的方式。在操作1204處，可在該外延區(qū)中形成或蝕刻出溝槽(例如，110或210)，其作為垂直MOSFET (例如，100或200)的一部分。應(yīng)當(dāng)注意到的是，該操作1204可以廣泛不同的方式實現(xiàn)。例如，該操作1204可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在圖12中的操作1206處，可在該溝槽中使柵極氧化物(例如，112或212)生長并可使柵極多晶硅(例如，114或214)沉積。注意，該操作1206可以廣泛不同的方式實現(xiàn)。例如，該操作1206可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在圖12中的操作1208處，CMP柵極多晶硅，以便使其基本上平坦化。所指出的是，該操作1208可以廣泛不同的方式實現(xiàn)。例如，該操作1208可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在操作1210處，可將本體區(qū)(例如，106或206)注入到外延區(qū)中。應(yīng)當(dāng)注意到的是，該操作1210可以廣泛不同的方式實現(xiàn)。例如，該操作1210可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在操作1212處，回蝕柵極多晶硅。應(yīng)當(dāng)注意到的是，該操作1212可以廣泛不同的方式實現(xiàn)。例如，該操作1212可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在操作1214處，可將一個或更多個源極區(qū)(例如，108或208)注入到本體區(qū)中。所指出的是，該操作1214可以廣泛不同的方式實現(xiàn)。例如，該操作1214可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在圖12中的操作1216處，可在柵極多晶硅上以及在一個或更多個溝槽內(nèi)使電介質(zhì)材料(例如，120或220)生長或沉積。所指出的是，該操作1216可以廣泛不同的方式實現(xiàn)。例如，該操作1216可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在操作1218處，CMP所述柵極絕緣電介質(zhì)材料，以便使其基本上平坦化。注意，該操作1218可以廣泛不同的方式實現(xiàn)。例如，該操作1218可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在圖12中的操作1220處，可使LTO和BPSG電介質(zhì)沉積在其頂部表面上。注意，該操作1220可以廣泛不同的方式實現(xiàn)。例如，該操作1220可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在操作1222處，蝕刻出(或形成)源極和柵極接觸點。應(yīng)當(dāng)注意到的是，該操作1222可以廣泛不同的方式實現(xiàn)。例如，該操作1222可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在圖12中的操作1224處，可形成前部金屬層(例如，116或216或512或912)和鈍化層(例如，514或918)。所指出的是，該操作1224可以廣泛不同的方式實現(xiàn)。例如，該操作1224可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在操作1226處，可形成晶圓背部接地和金屬化(例如，118)。注意，該操作1226可 以廣泛不同的方式實現(xiàn)。例如，該操作1226可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。一旦完成操作1226，可結(jié)束或退出處理1200。以這種形式，可依據(jù)本發(fā)明的不同實施例制造超高密度溝槽式M0SFET。圖13是依據(jù)用于制造超高密度溝槽式MOSFET的本發(fā)明的不同實施例的方法1300的流程圖。例如，方法1300可包括在基板上形成外延區(qū)，此外，可在該外延區(qū)中形成或蝕刻出溝槽，其成為垂直MOSFET的一部分。在這些溝槽內(nèi)可使柵極氧化物生長，并可使柵極多晶硅沉積。而且，在該柵極多晶硅上可進行化學(xué)機械拋光。此外，該方法1300可包括回蝕該柵極多晶硅?？蓪⒁粋€或更多個源極區(qū)注入未來本體區(qū)。在該柵極多晶硅上以及在一個或更多個溝槽內(nèi)可使電介質(zhì)材料生長或沉積。而且，在該電介質(zhì)材料上可進行化學(xué)機械拋光。可將本體區(qū)注入外延區(qū)?？蓪TO和BPSG電介質(zhì)沉積在其頂部表面上。而且，該方法1300可包括蝕刻出源極和柵極接觸點。可形成前部金屬層和鈍化層?？尚纬蓤A晶背部接地和金屬化。以這種方式，可依據(jù)本發(fā)明的不同實施例制造超高密度溝槽式M0SFET。在圖13的操作1302處，可在基板(例如，102或202)上形成外延區(qū)(例如，104和204)。所指出的是，該操作1302可以廣泛不同的方式實現(xiàn)，例如，該操作1302可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在操作1304處，可在該外延區(qū)中形成或蝕刻出溝槽(例如，110或210)，其作為垂直MOSFET (例如，100或200)的一部分。注意，該操作1304可以廣泛不同的方式實現(xiàn)。例如，該操作1304可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在圖13中的操作1306處，在這些溝槽中可生長柵極氧化物(例如，122或212)并可沉積柵極多晶硅(例如，114或214)。所注意到的是，該操作1306可以廣泛不同的方式實現(xiàn)，例如，該操作1306可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在操作1308處，CMP柵極多晶硅，以便使其基本上平坦化。注意，該操作1308可以廣泛不同的方式實現(xiàn)，例如，該操作1308可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在圖13的操作1310處，回蝕柵極多晶硅。所注意到的是，該操作1310可以廣泛不同的方式實現(xiàn)。例如，該操作1310可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。
在操作1312處，可將一個或更多個源極區(qū)(例如，108或208)注入未來本體區(qū)。所指出的是，該操作1312可以廣泛不同的方式實現(xiàn)，例如，該操作1312可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在圖13中的操作1314處，可使電介質(zhì)材料(例如120或220)生長或沉積在柵極多晶硅上以及一個或更多個溝槽內(nèi)。所指出的是，該操作1314可以廣泛不同的方式實現(xiàn)，例如，該操作1314可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在操作1316處，CMP柵極絕緣電介質(zhì)材料，以便使其基本上平坦化。注意，該操作1316可以廣泛不同的方式實現(xiàn)。例如，該操作1316可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在圖13中的操作1318處，可將本體區(qū)(例如，106或206)注入到外延區(qū)中。所注
意到的是，該操作1318可以廣泛不同的方式實現(xiàn)，例如，該操作1318可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在操作1320處，可使LTO和BPSG電介質(zhì)沉積在其頂部表面上。注意，該操作1320可以廣泛不同的方式實現(xiàn)。例如，該操作1320可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在操作1322處，蝕刻(或形成)源極和柵極接觸點。應(yīng)當(dāng)注意到的是，該操作1322可以廣泛不同的方式實現(xiàn)。例如，該操作1322可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在圖13中的操作1324處，可形成前部金屬層(例如，116或216或512或912)和鈍化層(例如，514或918)。所指出的是，該操作1324可以廣泛不同的方式實現(xiàn)。例如，該操作1324可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在操作1326處，可形成圓晶背部接地和金屬化(例如，118)。注意，該操作1326可以廣泛不同的方式實現(xiàn)，例如，該操作1326可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。一旦完成該操作1326,則可結(jié)束或退出該處理1300。以這樣的方式，可依據(jù)本發(fā)明的不同實施例制造超高密度溝槽式M0SFET。圖14是依據(jù)本發(fā)明的不同實施例，用于作為制造超高密度溝槽式MOSFET的一部分實現(xiàn)溝槽邊緣終止的方法1400的流程圖。例如，該方法1400可包括在基板上形成外延區(qū)。而且，可在該外延區(qū)中形成或蝕刻出邊緣終止溝槽，其作為垂直MOSFET的一部分。而且，可使電介質(zhì)材料在該邊緣終止溝槽內(nèi)生長或沉積。此外，可將多晶硅沉積在邊緣終止溝槽內(nèi)。而且，可在該多晶硅上進行化學(xué)機械拋光，并且回蝕該多晶硅。此后，可將該處理1400并入方法1100 (圖11)或方法1200 (圖12)或方法1300 (圖13)。例如，在不同實施例中，該處理1400可繼續(xù)進行圖11中的操作1104至1126，或者圖12中的操作1204至1226，或者圖13中的操作1304至1326。以這種方式，依據(jù)本發(fā)明的不同實施例的溝槽邊緣終止可作為制造超高密度溝槽式MOSFET的一部分被實現(xiàn)。在圖14中的操作1402處，可在基板(例如，102或202)上形成外延區(qū)(例如，104或204)。所指出的是，該操作1402可以廣泛不同的方式實現(xiàn)。例如，該操作1402可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在操作1404處，可在該外延區(qū)中形成或蝕刻邊緣終止溝槽(例如，802)，其成為垂直MOSFET (例如，100或200)的一部分。注意，該操作1404可以廣泛不同的方式實現(xiàn)，例如，該操作1404可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在圖14中的操作1406處，可使電介質(zhì)材料(例如，804)在該邊緣終止溝槽內(nèi)生長或沉積。所指出的是，該操作1406可以廣泛不同的方式實現(xiàn)。例如，該操作1406可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在操作1408處，可使多晶硅(例如，806)沉積在該邊緣終止溝槽內(nèi)。應(yīng)當(dāng)注意到的是，該操作1408可以廣泛不同的方式實現(xiàn)。例如，該操作1408可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在圖14中的操作1410處，CMP多晶硅并回蝕該多晶硅。注意，該操作1410可以廣泛不同的方式實現(xiàn)。例如，該操作1410可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。在操作1412處，該處理1400可繼續(xù)進行圖11中的操作1104至1126，或圖12中的操作1204至1226，或圖13中的操作1304至1326。所指出的是，該操作1412可以廣泛 不同的方式實現(xiàn)。例如，該操作1412可以類似于在此所描述的任意方式實現(xiàn)，但并不限于這樣的方式。以這種方式，依據(jù)本發(fā)明的不同實施例的溝槽邊緣終止可作為制造超高密度溝槽式MOSFET的一部分實現(xiàn)。前面已經(jīng)以說明和描述的目的呈現(xiàn)出對依據(jù)本發(fā)明的不同特定實施例的描述。這既不意圖具有窮舉性，也不意圖將本發(fā)明限制在所揭示出的這種精確的形式下，并且按照以上所教導(dǎo)的，還可能存在許多的修改和變型。本發(fā)明將依據(jù)權(quán)利要求書及其等價物來解釋。在此所描述的所有元件、部件和步驟都是被優(yōu)選地包括在內(nèi)的。應(yīng)該理解，這些元件、部件和步驟可由其它元件、部件和步驟來替換，或者全部被刪除，正如對于那些本領(lǐng)域技術(shù)人員將顯而易見的。概念本文至少已經(jīng)揭示了以下的概念概念I(lǐng). 一種方法,包括在垂直金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的本體區(qū)中形成多個溝槽；將源極區(qū)成角度地注入所述本體區(qū)中；使電介質(zhì)材料在所述多個溝槽內(nèi)生長；使柵極多晶硅在所述多個溝槽內(nèi)沉積；化學(xué)機械拋光所述柵極多晶硅；以及回蝕在所述多個溝槽內(nèi)的所述柵極多晶硅。概念2.概念I(lǐng)中的方法，進一步包括使電介質(zhì)材料沉積在回蝕的柵極多晶硅上；以及化學(xué)機械拋光所述電介質(zhì)材料。概念3.概念2中的方法，進一步包括將在所述電介質(zhì)材料上的源極接觸點和所述源極區(qū)自對準(zhǔn)。概念4.概念3中的方法，其中，所述源極接觸點與所述源極區(qū)中的至少一個相接觸。概念5.概念I(lǐng)中的方法，進一步包括在基板上形成外延區(qū)。概念6.概念5中的方法，其中，所述外延區(qū)為P-且所述基板為P++。
概念7.概念5中的方法，其中，所述外延區(qū)為N-并且所述基板為N++。概念8. —種方法,包括在裝置的外延區(qū)中形成邊緣終止溝槽；將電介質(zhì)材料沉積在所述邊緣終止溝槽內(nèi)；將多晶硅沉積在所述邊緣終止溝槽內(nèi)；化學(xué)機械拋光所述多晶硅；以及回蝕在所述邊緣終止溝槽內(nèi)的所述多晶硅。概念9.概念8中的方法，進一步包括
將電介質(zhì)材料沉積在回蝕的多晶硅上；以及化學(xué)機械拋光所述電介質(zhì)材料。概念10.概念9中的方法，進一步包括將低溫氧化物(LTO)和硼磷硅玻璃(BPSG)沉積在所述電介質(zhì)材料上。概念11.概念8中的方法，進一步包括在所述外延區(qū)內(nèi)形成本體區(qū)，其中，所述邊緣終止溝槽圍繞所述本體區(qū)。概念12.概念8中的方法，其中，所述形成進一步包括在垂直金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的本體區(qū)中形成多個柵極溝槽。概念13.概念12中的方法，其中，所述沉積多晶硅進一步包括使多晶硅沉積在所述柵極溝槽內(nèi)。概念14.概念13中的方法，其中，所述化學(xué)機械拋光進一步包括化學(xué)機械拋光在所述柵極溝槽內(nèi)的所述多晶硅。概念15.概念14中的方法，其中，所述回蝕進一步包括回蝕在所述柵極溝槽內(nèi)的所述多晶娃。概念16 —種裝置，包括在垂直金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的本體區(qū)內(nèi)的多個溝槽，其中，所述多個溝槽的每個包括由電介質(zhì)材料包圍的柵極多晶硅，其中，使所述電介質(zhì)材料的上表面平坦化；源極接觸點；以及多個臺面，這些臺面限定所述多個溝槽，所述多個臺面中的每一個包括與所述源極接觸點相接觸的源極區(qū)。概念17.概念16中的裝置，其中，所述多個溝槽的密度為在20平方毫米內(nèi)具有至少十億個單元。概念18.概念16中的裝置，其中，所述多個溝槽中的每一個具有0. 8微米或更低的單元節(jié)距，以及大約I微米的深度。概念19.概念16中的裝置，進一步包括在所述本體區(qū)內(nèi)的邊緣終止溝槽，其中，所述終止溝槽包括由電介質(zhì)材料包圍的終止多晶硅，其中，所述電介質(zhì)材料的所述上表面被平坦化。概念20.概念16中的裝置，其中，所述邊緣終止溝槽比所述垂直MOSFET的柵極接觸點更寬。
權(quán)利要求
1.一種方法，包括 在垂直金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的本體區(qū)中形成多個溝槽； 將源極區(qū)成角度地注入所述本體區(qū)中； 使電介質(zhì)材料在所述多個溝槽內(nèi)生長； 使柵極多晶硅在所述多個溝槽內(nèi)沉積； 化學(xué)機械拋光所述柵極多晶硅；以及 回蝕在所述多個溝槽內(nèi)的所述柵極多晶硅。
2.如權(quán)利要求I所述的方法，進一步包括 使電介質(zhì)材料沉積在所述回蝕的柵極多晶硅上；以及 化學(xué)機械拋光所述電介質(zhì)材料。
3.如權(quán)利要求2所述的方法，進一步包括 使所述電介質(zhì)材料上的所述源極接觸點和所述源極區(qū)自對準(zhǔn)。
4.如權(quán)利要求3所述的方法，其中，所述源極接觸點與所述源極區(qū)中的至少一個相接觸。
5.如權(quán)利要求I所述的方法，進一步包括 在基板上形成外延區(qū)。
6.如權(quán)利要求5所述的方法，其中，所述外延區(qū)為P-型，并且所述基板為P++型。
7.如權(quán)利要求5所述的方法，其中，所述外延區(qū)為N-型，并且所述基板為N++型。
8.一種方法，包括 在裝置的外延區(qū)中形成邊緣終止溝槽； 使電介質(zhì)材料沉積在所述邊緣終止溝槽內(nèi)； 使多晶硅沉積在所述邊緣終止溝槽內(nèi)； 化學(xué)機械拋光所述多晶硅；以及 回蝕在所述邊緣終止溝槽內(nèi)的所述多晶硅。
9.如權(quán)利要求8所述的方法，進一步包括 使電介質(zhì)材料沉積在所述回蝕的多晶硅上；以及 化學(xué)機械拋光所述電介質(zhì)材料。
10.如權(quán)利要求9所述的方法，進一步包括 使低溫氧化物(LTO)和硼磷硅玻璃(BPSG)沉積在所述電介質(zhì)材料上。
11.如權(quán)利要求8所述的方法，進一步包括 在所述外延區(qū)內(nèi)形成本體區(qū)，其中，所述邊緣終止溝槽圍繞所述本體區(qū)。
12.如權(quán)利要求8所述的方法，其中，所述形成進一步包括在垂直金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的本體區(qū)中形成多個柵極溝槽。
13.如權(quán)利要求12所述的方法，其中，所述使多晶硅沉積進一步包括使多晶硅沉積在所述柵極溝槽內(nèi)。
14.如權(quán)利要求13所述的方法，其中，所述化學(xué)機械拋光進一步包括化學(xué)機械拋光在所述柵極溝槽內(nèi)的所述多晶硅。
15.如權(quán)利要求14所述的方法，其中，所述回蝕進一步包括回蝕在所述柵極溝槽內(nèi)的所述多晶娃。
16.一種裝置,包括 在垂直金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的本體區(qū)內(nèi)的多個溝槽，其中，所述多個溝槽分別包括由電介質(zhì)材料包圍的柵極多晶硅，其中，使所述電介質(zhì)材料的上表面平坦化； 源極接觸點；以及 多個臺面，這些臺面限定所述多個溝槽，所述多個臺面中的每一個包括與所述源極接觸點相接觸的源極區(qū)。
17.如權(quán)利要求16所述的裝置，其中，所述多個溝槽具有在20平方毫米內(nèi)至少十億個單元的密度。
18.如權(quán)利要求16所述的裝置，其中，所述多個溝槽中的每一個具有0.8微米或更低的單元節(jié)距，以及大約I微米的深度。
19.如權(quán)利要求16所述的裝置，進一步包括 在所述本體區(qū)內(nèi)的邊緣終止溝槽，其中，所述終止溝槽包括由電介質(zhì)材料包圍的終止多晶硅，其中，使所述電介質(zhì)材料的上表面平坦化。
20.如權(quán)利要求16所述的裝置，其中，所述邊緣終止溝槽比所述垂直MOSFET的柵極接觸點更寬。
全文摘要
一種方法，在一個實施例中，可包括在垂直金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的本體區(qū)中形成多個溝槽。另外，該方法可包括成角度地將源極區(qū)注入該本體區(qū)。而且，電介質(zhì)材料可在該多個溝槽內(nèi)生長。柵極多晶硅可在該多個溝槽內(nèi)沉積。此外，該方法可包括化學(xué)機械拋光該柵極多晶硅。該方法還可包括回蝕在該多個溝槽內(nèi)的柵極多晶硅。
文檔編號H01L29/78GK102770947SQ201080055099
公開日2012年11月7日 申請日期2010年10月20日 優(yōu)先權(quán)日2009年10月20日
發(fā)明者K.特里爾, K.里克滕伯格, K-I.陳, Q.陳, R.Q.許, S.史 申請人:維西埃-硅化物公司