專利名稱：無需離子注入來制造垂直結(jié)型場效應(yīng)晶體管和雙極結(jié)型晶體管的方法以及由該方法制造 ...的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及其制造方法。
背景技術(shù)：
場效應(yīng)晶體管(FET)是一種常用于弱信號放大(例如用于放大無線信號)的晶體管類型。這種器件能夠放大模擬或數(shù)字信號。這種器件也能夠切換直流或者起到振蕩器的作用。在FET中，電流流經(jīng)被稱為溝道的半導(dǎo)體路徑。溝道的一端是被稱為源極的電極。溝道的另一端是被稱為漏極的電極。溝道的物理直徑是固定的，但是通過在被稱為柵極的控制電極上施加電壓，可以改變溝道的有效電學(xué)直徑。在任何給定的時刻，F(xiàn)ET的導(dǎo)電性取決于溝道的電學(xué)直徑。柵極電壓的很小改變能夠引起從源極到漏極的電流的很大變化從而使信號放大。FET的柵極可以是金屬-半導(dǎo)體肖特基勢壘(MESFET)、p_n結(jié)(JFET)或金屬-氧化物-半導(dǎo)體柵極(MOSFET)。p-n結(jié)FET (JFET)具有η型半導(dǎo)體溝道(N-charmel)或者P型半導(dǎo)體溝道(P-charmel)材料以及溝道上的半導(dǎo)體類型相反的半導(dǎo)體材料柵極。金屬-半導(dǎo)體-場效應(yīng)晶體管(MESFET)具有N型或P型半導(dǎo)體材料的溝道以及該溝道上的肖特基金屬柵極。雙極結(jié)型晶體管(BJT)是具有兩個背對背PN結(jié)的半導(dǎo)體器件。BJT具有稱為基極 (B)的薄且典型高摻雜的中心區(qū)，該基極具有與周圍材料相反極性的多數(shù)電荷載流子。該器件的兩個外部區(qū)被稱為發(fā)射極(E)和集電極(C)。在適當?shù)臈l件下，發(fā)射極將多數(shù)電荷載流子注入到基極區(qū)。由于基極較薄，因此這些電荷載流子大部分將會最終到達集電極。發(fā)射極典型地被高度摻雜以減小阻抗，集電極被典型地高摻雜以減小集電極-基極結(jié)的結(jié)電容。典型地，采用離子注入技術(shù)來制作半導(dǎo)體器件比如FET和PiN和JBS 二極管。然而，離子注入需要在高溫后退火，這會導(dǎo)致制造器件的時間增長并且對器件造成損傷。因此，需要一種不包括離子注入的制造半導(dǎo)體器件(比如FET和BJT)的改進方法。

發(fā)明內(nèi)容
本發(fā)明提供了一種制作半導(dǎo)體器件的方法，該方法包括以下步驟在η型源極層上形成第一蝕刻掩模，其中，所述η型源極層位于η型隔離層上，其中，所述η型隔離層位于ρ型埋入柵極層上，其中，所述ρ型埋入柵極層位于η型漂移層上， 其中，所述η型漂移層位于η型緩沖層上，并且其中，所述η型緩沖層位于η型基板上；
使用所述第一蝕刻掩模選擇性地蝕刻穿所述源極層和隔離層并蝕刻到所述埋入柵極層中以形成具有上表面和側(cè)壁的凸起的源極區(qū)，并露出與凸起區(qū)鄰近的埋入柵極層；在所述半導(dǎo)體器件的外周部中露出的埋入柵極層上放置第二蝕刻掩模；使用第一蝕刻掩模和第二蝕刻掩模選擇性地蝕刻穿所述埋入柵極層以露出與所述凸起區(qū)鄰近的η型漂移層，由此在所述半導(dǎo)體器件的外周部中形成具有上表面和側(cè)壁的 P型材料區(qū)，其中，所述凸起區(qū)中的P型材料與所述半導(dǎo)體器件的外周部中的P型材料區(qū)相接觸；去除第一蝕刻掩模和第二蝕刻掩模；在所述凸起區(qū)的所述上表面和所述側(cè)壁上、在所述漂移層的與所述凸起區(qū)鄰近的露出表面上以及在所述半導(dǎo)體器件的外周部中的所述P型材料區(qū)上外延生長η型溝道層；選擇性地刻蝕所述η型溝道層以露出所述凸起區(qū)的上表面上的源極層、與所述凸起區(qū)鄰近的所述漂移層以及所述半導(dǎo)體器件的外周部中的P型材料區(qū)的上表面；在所述凸起區(qū)的上表面上、在所述凸起區(qū)的側(cè)壁上的所述η型溝道層上、在所述漂移層的露出表面上以及在所述半導(dǎo)體器件的外周部中的P型材料區(qū)上外延生長P型柵極層；用第一平坦化材料來填充所蝕刻的特征(feature)；蝕刻第一平坦化材料以從所述凸起區(qū)的上表面上去除外延生長的ρ型柵極層；去除第一平坦化材料；在所述凸起區(qū)的側(cè)壁上沉積氧化物層；在所述凸起區(qū)的上表面上、在與所述凸起區(qū)鄰近的外延生長的ρ型柵極層上以及在所述半導(dǎo)體器件的外周區(qū)中的外延生長的P型柵極層上形成歐姆接觸；在所述基板上與所述緩沖層相對地形成歐姆接觸；在外延生長的ρ型柵極層上的所述歐姆接觸材料上以及在所述凸起區(qū)的上表面上的歐姆接觸材料上沉積蝕刻掩模材料，使得不掩蓋所述凸起區(qū)的側(cè)壁上的柵極層和外延生長溝道；用第二平坦化材料來填充所蝕刻的特征；蝕刻第二平坦化材料以從所述凸起區(qū)的側(cè)壁的上部去除外延生長的ρ型柵極層和η型溝道層；去除第二平坦化材料和所述蝕刻掩模材料；用第三平坦化材料來填充所蝕刻的特征；蝕刻第三平坦化材料以露出所述凸起區(qū)的上表面上的歐姆接觸材料；選擇性地蝕刻穿所述半導(dǎo)體器件的外周部中的第三平坦化材料以露出外延生長的P型柵極層上的歐姆接觸材料；在所述凸起區(qū)的上表面上的所述歐姆接觸上形成金屬接觸；在所述半導(dǎo)體器件的外周部中的外延生長的ρ型柵極層上的所述歐姆接觸上形成金屬接觸；以及在所述基板層上的所述歐姆接觸上形成金屬接觸。本發(fā)明還提供了一種通過以上方法制造出的半導(dǎo)體器件。本發(fā)明還提供了一種包含一個或多更個上述半導(dǎo)體器件的電路。
本文對本發(fā)明教導(dǎo)的這些以及其他特征進行闡述。


本領(lǐng)域技術(shù)人員將會理解以下描述的附圖僅用于解釋目的。附圖不會以任何方式對本發(fā)明的范圍進行限定。圖1A-1Q描述了根據(jù)本發(fā)明各種實施方式制造垂直結(jié)型場效應(yīng)晶體管的方法。
具體實施例方式為了解釋本說明書，本文中使用的“或”意思是“和/或”除非另有說明或者使用 “和/或”明顯不合適。本文中使用的“一個”意思是“一個或多個”除非另有說明或者使用“一個或多個”明顯不合適。使用的“包含”和“包括”可以互換并且不作為限制。此外， 對一個或者多個實施方式的說明中使用的詞語“包含”(comprising)，本領(lǐng)域技術(shù)人員應(yīng)當理解，在某些特定的情況下，該一個或者多個實施方式能夠可替換地使用“基本上由...組成”和/或“由...組成”。還應(yīng)當理解在一些實施方式中只要目前的教導(dǎo)仍然是可操作的， 步驟的順序或者執(zhí)行某種操作的順序是無關(guān)緊要的。此外，在一些實施方式中兩個或者更多步驟或操作可同時進行。本文描述了制造半導(dǎo)體器件，例如垂直結(jié)型場效應(yīng)晶體管(VJFET)或者雙極結(jié)型晶體管(BJT)的方法。該方法不需要離子注入。該器件可以由寬帶隙半導(dǎo)體材料例如碳化硅(SiC)制成。因此該器件可用于高溫操作。圖1A-1P描述了根據(jù)本發(fā)明的多種實施方式的制造垂直結(jié)場效應(yīng)晶體管的方法。 如圖IA所示，N+源極層10位于N—隔離層12上，N—隔離層位于P+埋入柵極層14上，P+埋入柵極層位于N—漂移層16上，N—漂移層16位于N+緩沖層18上，N+緩沖層18位于N+基板 20上。N+源極層10可具有0. 5 μ m的厚度和大于1 X IO1Vcm3的摻雜濃度。N—隔離層12可具有大于0. 5 μ m的厚度和1 X IO1Vcm3到1 X IO1Vcm3的摻雜濃度。P+埋入柵極層14可具有大于1 μ m的厚度和1 X IO1Vcm3的摻雜濃度。N_漂移層16可具有大于0. 5 μ m的厚度和 1 X IO1Vcm3到5 X IO1Vcm3的摻雜濃度。N+緩沖層18可具有0. 5 μ m的厚度和1 X IO1Vcm3 的摻雜濃度。N+基板20可具有大于5X1018/cm3的摻雜濃度。各個半導(dǎo)體層12、12、14、16、 18和20可由寬帶隙半導(dǎo)體材料，比如碳化硅(SiC)制成。如圖IB所示，然后可以在N+源極層10上放置第一蝕刻掩模22。蝕刻掩模22可包括Ni或另一金屬?？蛇x地，如圖IC所示，可以將外延再生長掩模層21沉積在N+源極層10上并且將蝕刻掩模22放置在外延再生長層21上。外延再生長掩模層21可以是C或TaC。外延再生長掩模層可具有0. 5 μ m或更大的厚度。如圖ID所示，可刻蝕穿外延再生長層21 (如果存在)、下面的N+源極層10和N_隔離層12，并且可部分蝕刻P+埋入柵極層14。無需移除第一蝕刻掩模22，然后可以在器件的外周區(qū)中的P+埋入柵極層14的露出部分上構(gòu)圖第二蝕刻掩模23。第二蝕刻掩模23可以是光刻膠材料。然后可以利用第一蝕刻掩模22和第二蝕刻掩模23選擇性地蝕刻P+埋入柵極層14以露出下面的N_漂移層，如圖IE所示，因此在器件外周部內(nèi)形成ρ型材料區(qū)15。圖IF 示出了圖IE中的立體圖，圖IE示出了在器件外周部中的ρ型材料區(qū)15。如圖IG所示，然后可以在凸起區(qū)的上表面和側(cè)壁上以及在溝槽的底表面上外延生長(也就是再生長)N型溝道層24。如圖IH所示，然后可以利用蝕刻(例如無圖形刻蝕(blanket))來從溝槽的底表面和從凸起區(qū)的上表面上去除N型溝道層M，而留下凸起區(qū)的側(cè)壁上的N型溝道層M。然后可以生長硅化物氧化層(未示出)以消除蝕刻損傷。如圖II所示，然后可以在凸起區(qū)的側(cè)壁上的N型溝道層對上、在凸起區(qū)的上表面上、在溝槽的底表面上、在器件的場區(qū)中的P+埋入柵極層材料15上外延生長(也就是再生長)均勻的P+層沈。P+緩沖層18可具有0. 2 μ m的厚度和大于1 X IO1Vcm3的摻雜濃度。如圖IJ所示，然后可以執(zhí)行溝槽填充步驟。溝槽填充材料觀可以是光刻膠或氧化物。然后可以平坦化溝槽填充材料的上表面。如圖IK所示，然后可以蝕刻溝槽填充材料觀(例如，通過無圖案蝕刻)來從凸起區(qū)的上表面上去除P+再生長層26。在蝕刻期間，位于溝槽的溝槽底表面上的P+再生長層受到了溝槽填充材料觀的保護。然后可以執(zhí)行臺面蝕刻或臺面邊緣終端處理(未示出)。如圖IL所示，然后可以去除溝槽填充材料觀。然后可以在器件的前表面上沉積氧化物層四，并且從水平表面去除氧化物層，留下溝槽的側(cè)壁上以及器件場區(qū)中的P+材料15 的側(cè)壁上的氧化物層四。如圖IL所示，然后在凸起區(qū)的上表面上、在器件場區(qū)中的P+材料上的P+再生長層的上表面上，以及在基板20上與緩沖層18相對地形成歐姆接觸30。歐姆接觸30可通過在半導(dǎo)體材料的下方層上沉積硅化物層，然后退火以使硅化物層與下方的半導(dǎo)體材料反應(yīng)而形成?？梢圆捎米詫使杌锾幚?也就是自對準硅化物處理)來形成凸起區(qū)上表面上的歐姆接觸30、外延生長ρ型柵極層沈的與凸起區(qū)鄰近的歐姆接觸30以及在器件周邊區(qū)域中的ρ型半導(dǎo)體材料15上的外延生長ρ型柵極層30上的歐姆接觸30。如圖IM所示，然后可以在凸起區(qū)的上表面上和溝槽的底表面上形成蝕刻掩模34。 蝕刻掩模；34可通過自對準處理形成。如圖IM所示，可以在基板20上的歐姆接觸30上形成背側(cè)金屬層32。如圖IN所示，然后用溝槽填充材料36填充溝槽。溝槽填充材料36可以是光刻膠。如圖10所示，然后可以蝕刻溝槽填充材料36以從凸起區(qū)的側(cè)壁的上部去除P+柵極層沈和N型溝道層M，使得N+源極層10不與凸起區(qū)的側(cè)壁上的N型溝道層M接觸。如圖IP所示，隨后可以去除剩下的溝槽填充材料36。然后可以用溝槽填充材料 38來填充這些溝槽。溝槽填充材料38可以是氧化物。然后可以執(zhí)行鈍化步驟。如圖IQ所示，然后可以回蝕溝槽填充材料38以將源極歐姆接觸30暴露在外。如圖IQ所示，可以在器件外周部中選擇性地蝕刻溝槽填充材料30以露出柵極歐姆接觸30。 然后在源極上和柵極歐姆接觸上分別形成源極最終金屬層40和柵極最終金屬層42。本文所描述的器件可以是增強型器件或者耗盡型器件。本文所描述的器件可以是結(jié)型場效應(yīng)晶體管(JFET)或雙極結(jié)型晶體管(BJT)。對于BJT來說，圖1A-1Q中描述的器件的N型溝道層可以用ρ型層來替代。所有溝道區(qū)、漂移區(qū)、源極/發(fā)射極、漏極/集電極和柵極區(qū)都可由外延生長形成。 因此，本發(fā)明中的方法不需要進行離子注入。本文所描述的半導(dǎo)體器件可以用于各種器件，包括但不限于PFC模塊、DC/DC或 DC/AC轉(zhuǎn)換器或馬達驅(qū)動中的電源開關(guān)。用于制造本發(fā)明器件的半導(dǎo)體材料可以是寬帶隙半導(dǎo)體材料(也就是&>2^的半導(dǎo)體材料)。寬帶隙半導(dǎo)體材料的示例性非限定性的離子包括碳化硅(SiC)和第III族的氮化物化合物(例如氮化鎵GaN)。本發(fā)明的器件層可通過使用已知方法，采用施主或受體材料對層進行摻雜形成。 用于SiC的示例性施主材料包括氮和磷。優(yōu)選氮作為用于SiC的施主材料。用于對SiC進行摻雜的示例性受體材料包括硼和鋁。優(yōu)選鋁作為用于SiC的受體材料。然而，以上的材料僅僅是示例性的，可以采用任何一種可摻雜進碳化硅的受體和施主材料。這里描述的各種層的摻雜濃度和厚度可以改變以產(chǎn)生用于特殊應(yīng)用的具有期望特性的器件。類似地，器件的各種特征的尺寸也可以改變以產(chǎn)生用于特殊應(yīng)用的具有期望特性的器件。半導(dǎo)體材料層可以通過在合適的基板上外延生長來形成。在外延生長期間，可對層進行摻雜。雖然為了例示的目的，前述的說明利用一些實施方式教導(dǎo)了本發(fā)明的原則，但是通過閱讀本發(fā)明，在不脫離本發(fā)明實質(zhì)范圍的情況下，本領(lǐng)域技術(shù)人員能夠知曉各種形式和細節(jié)的變化。
權(quán)利要求
1. 一種制作半導(dǎo)體器件的方法，該方法包括以下步驟在η型源極層上形成第一蝕刻掩模，其中，所述η型源極層位于η型隔離層上，其中，所述η型隔離層位于ρ型埋入柵極層上，其中，所述ρ型埋入柵極層位于η型漂移層上，其中， 所述η型漂移層位于η型緩沖層上，并且其中，所述η型緩沖層位于η型基板上；使用第一蝕刻掩模選擇性地蝕刻穿所述源極層和所述隔離層并蝕刻到所述埋入柵極層中以形成具有上表面和側(cè)壁的凸起的源極區(qū)，并露出與凸起區(qū)鄰近的埋入柵極層； 在所述半導(dǎo)體器件的外周部中露出的埋入柵極層上放置第二蝕刻掩模； 使用第一蝕刻掩模和第二蝕刻掩模選擇性地蝕刻穿所述埋入柵極層以露出與所述凸起區(qū)鄰近的η型漂移層，由此在所述半導(dǎo)體器件的所述外周部中形成具有上表面和側(cè)壁的 P型材料區(qū)，其中，所述凸起源極區(qū)中的P型材料與所述半導(dǎo)體器件的所述外周部中的P型材料區(qū)相接觸；去除第一蝕刻掩模和第二蝕刻掩模；在所述凸起區(qū)的所述上表面和所述側(cè)壁上、在所述漂移層的與所述凸起區(qū)鄰近的露出表面上以及在所述半導(dǎo)體器件的所述外周部中的所述ρ型材料區(qū)上外延生長η型溝道層； 選擇性地刻蝕所述η型溝道層以露出所述凸起區(qū)的所述上表面上的所述源極層、與所述凸起區(qū)鄰近的所述漂移層以及所述半導(dǎo)體器件的所述外周部中的所述P型材料區(qū)的所述上表面；在所述凸起區(qū)的所述上表面上、在所述凸起區(qū)的所述側(cè)壁上的所述η型溝道層上、在所述漂移層的露出表面上以及在所述半導(dǎo)體器件的所述外周部中的所述P型材料區(qū)上外延生長P型柵極層；用第一平坦化材料來填充所蝕刻的特征；蝕刻第一平坦化材料以從所述凸起區(qū)的所述上表面上去除外延生長的P型柵極層；去除第一平坦化材料；在所述凸起區(qū)的所述側(cè)壁上沉積氧化物層；在所述凸起區(qū)的所述上表面上、在與所述凸起區(qū)鄰近的外延生長的P型柵極層上以及在所述半導(dǎo)體器件的所述外周區(qū)中的外延生長的P型柵極層上形成歐姆接觸； 在所述基板上與所述緩沖層相對地形成歐姆接觸；在外延生長的P型柵極層上的所述歐姆接觸材料上以及在所述凸起區(qū)的所述上表面上的歐姆接觸材料上沉積蝕刻掩模材料，使得不掩蓋所述凸起區(qū)的所述側(cè)壁上的柵極層和外延生長溝道；用第二平坦化材料來填充所蝕刻的特征；蝕刻第二平坦化材料以從所述凸起區(qū)的所述側(cè)壁的上部去除外延生長的P型柵極層和η型溝道層；去除第二平坦化材料和所述蝕刻掩模材料； 用第三平坦化材料來填充所蝕刻的特征；蝕刻第三平坦化材料以露出所述凸起區(qū)的所述上表面上的歐姆接觸材料； 選擇性地蝕刻穿所述半導(dǎo)體器件的所述外周部中的第三平坦化材料以露出外延生長的P型柵極層上的歐姆接觸材料；在所述凸起區(qū)的所述上表面上的所述歐姆接觸上形成金屬接觸；在所述半導(dǎo)體器件的所述外周部中的外延生長的P型柵極層上的所述歐姆接觸上形成金屬接觸；以及在所述基板層上的所述歐姆接觸上形成金屬接觸。
2.根據(jù)權(quán)利要求1所述的方法，其中，所述源極層、所述隔離層、所述埋入柵極層、所述漂移層、所述緩沖層、所述基板、所述外延生長的溝道層和所述外延生長的柵極層的半導(dǎo)體材料是寬帶隙半導(dǎo)體材料。
3.根據(jù)權(quán)利要求2所述的方法，其中，所述源極層、所述隔離層、所述埋入柵極層、所述漂移層、所述緩沖層、所述基板、所述外延生長的溝道層和所述外延生長的柵極層的半導(dǎo)體材料是SiC。
4.根據(jù)權(quán)利要求1所述的方法，其中，外延再生長材料層位于所述源極層上，其中，第一蝕刻掩模位于所述外延再生長材料層上，并且其中，選擇性地蝕刻穿所述源極層和所述隔離層的步驟還包括選擇性地蝕刻穿所述外延再生長材料層。
5.根據(jù)權(quán)利要求4所述的方法，其中，所述外延再生長材料層具有至少0.5 μ m的厚度。
6.根據(jù)權(quán)利要求4所述的方法，其中，所述外延再生長材料包括C或TaC。
7.根據(jù)權(quán)利要求1所述的方法，其中，所述半導(dǎo)體器件的所述外周部中的所述P型材料區(qū)具有0. 4至0. 6μπι的厚度。
8.根據(jù)權(quán)利要求1所述的方法，其中，形成歐姆接觸的步驟包括在半導(dǎo)體材料層上沉積硅化物材料并且退火以使所述硅化物材料與所述半導(dǎo)體材料發(fā)生反應(yīng)。
9.根據(jù)權(quán)利要求6所述的方法，其中，所述凸起區(qū)的所述上表面上、與所述凸起區(qū)鄰近的外延生長的P型柵極層上以及所述半導(dǎo)體器件的所述外周區(qū)中的外延生長的P型柵極層上的所述歐姆接觸是利用自對準硅化物處理而形成的。
10.根據(jù)權(quán)利要求1所述的方法，該方法還包括以下步驟在所述源極層上形成第一蝕刻掩模之前，在所述基板上外延生長所述緩沖層；在所述緩沖層上外延生長所述漂移層；在所述漂移層上外延生長所述埋入柵極層；在所述埋入柵極層上外延生長所述隔離層；和在所述隔離層上外延生長所述源極層。
11.一種通過權(quán)利要求1的方法制造出的半導(dǎo)體器件。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件，其中，所述源極層具有0.4到0. 6 μ m的厚度和大于1 X IO1Vcm3的摻雜濃度，所述隔離層具有大于0. 5 μ m的厚度和1 X IO1Vcm3至 1 X IO1Vcm3的摻雜濃度，所述埋入柵極層具有大于1 μ m的厚度和大于1 X IO1Vcm3的摻雜濃度，所述漂移層具有大于0. 5 μ m的厚度和1 X IO1Vcm3至5 X IO1Vcm3的摻雜濃度，所述緩沖層具有0. 4至0. 6 μ m的厚度和大于1 X IO1Vcm3的摻雜濃度，外延生長的ρ型柵極層具有大于0. 2 μ m的厚度和大于1 X IO1Vcm3的摻雜濃度，并且所述源極層具有大于5 X IO1Vcm3 的摻雜濃度。
13.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件，其中，所述源極層、所述隔離層、所述埋入柵極層、所述漂移層、所述緩沖層、所述基板、所述外延生長的溝道層和所述外延生長的柵極層的半導(dǎo)體材料是寬帶隙半導(dǎo)體材料。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其中，所述源極層、所述隔離層、所述埋入柵極層、所述漂移層、所述緩沖層、所述基板、所述外延生長的溝道層和所述外延生長的柵極層的半導(dǎo)體材料是SiC。
15.一種包括一個或更多個如權(quán)利要求11所述的半導(dǎo)體器件的電路。
全文摘要
本發(fā)明描述了制造例如垂直結(jié)型場效應(yīng)晶體管(VJFET)或雙極結(jié)型晶體管(BJT)的方法。該方法不需要離子注入。VJFET器件具有外延再生長的n型溝道層和外延再生長的p型柵極層以及外延生長的埋入柵極層。本發(fā)明還描述了通過該方法制造出的器件。
文檔編號H01L29/732GK102549752SQ201080036573
公開日2012年7月4日 申請日期2010年6月18日 優(yōu)先權(quán)日2009年6月19日
發(fā)明者成林 申請人:Ssscip有限公司