專利名稱：多層堆疊的存儲器及其制造方法
多層堆疊的存儲器及其制造方法技術(shù)領(lǐng)域
本發(fā)明屬于半導(dǎo)體技術(shù)領(lǐng)域，涉及一種存儲器，尤其涉及一種多層堆疊的存儲器； 同時，本發(fā)明還涉及上述多層堆疊的存儲器的制造方法。
背景技術(shù)：
信息技術(shù)是當今國民經(jīng)濟的支柱產(chǎn)業(yè)，半導(dǎo)體技術(shù)又是信息技術(shù)的基石，而半導(dǎo) 體存儲器又是半導(dǎo)體系統(tǒng)的核心部件。近半個世紀以來，半導(dǎo)體存儲器的發(fā)展日新月異， 先后涌現(xiàn)出了各種類型的存儲器件。當前，應(yīng)用最廣的存儲器件有如下幾種動態(tài)存儲器 (DRAM)、靜態(tài)存儲器(SRAM)、磁盤、閃存(FLASH)等。這些存儲器都有各自的特點和長處，在 各個領(lǐng)域發(fā)揮著不可替代的作用。此外，新興的存儲技術(shù)還在不斷的涌現(xiàn)，現(xiàn)在炙手可熱的 相變存儲器(PCRAM)、電阻存儲器(RRAM)和磁阻存儲器(MRAM)等電阻轉(zhuǎn)換的存儲器就是其 中的優(yōu)秀代表。
盡管隨著半導(dǎo)體技術(shù)的發(fā)展，存儲器技術(shù)也得到了長足的進步，諸如功耗、密度和 速度等方面的性能越來越強，然而，即便如此，當前也沒有一種通用的存儲器在各個方面都 具有突出的性能能夠滿足所有的存儲功能。因此，在一個電子系統(tǒng)中往往就會同時采用多 塊存儲芯片以獲得較好的綜合性能，例如在包括個人電腦和智能手機在內(nèi)的電子產(chǎn)品中， 都是采用DRAM+大容量存儲器(FLASH或者磁盤)等混合模式進行數(shù)據(jù)存儲，這種混合模式 的目的就是充分綜合FLASH的非易失性和DRAM的高速和無限的擦寫次數(shù)，最終實現(xiàn)電子系 統(tǒng)性能的優(yōu)化。然而，通過采用多種存儲芯片的系統(tǒng)的性能還是無法達到最佳的狀態(tài)，成本 也相對較高。目前并沒有一種統(tǒng)一的存儲模式能夠替代上述的混合模式，如果能有一種高 性能的統(tǒng)一的模式，那么存儲器的性能將進一步提升，電子系統(tǒng)的結(jié)構(gòu)也將進一步簡化，成 本也將進一步降低。發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種多層堆疊的存儲器，可提升存儲器的性 能。
此外，本發(fā)明還提供一種多層堆疊的存儲器的制造方法。
為解決上述技術(shù)問題，本發(fā)明采用如下技術(shù)方案
—種多層堆疊的存儲器，存儲器芯片中包含選通單元、外圍電路和至少兩層的存 儲單元層，且存儲器芯片內(nèi)包含至少兩種類型的存儲器單元。在數(shù)據(jù)存儲過程中，通過外圍 電路判斷所需處理的數(shù)據(jù)類型，隨后發(fā)送指令選擇特定類型的存儲器，使各種存儲器單元 之間取長補短，實現(xiàn)存儲器各方面性能的優(yōu)化，在實際的應(yīng)用中，一塊存儲芯片能夠代替多 塊存儲芯片，達到降低成本和提升性能的目的。
作為本發(fā)明的一種優(yōu)選方案，存儲器芯片具有多層存儲層以及與之對應(yīng)的選通管。
作為本發(fā)明的一種優(yōu)選方案，存儲器中包含至少兩種類型的存儲器單元。
作為本發(fā)明的一種優(yōu)選方案，在數(shù)據(jù)存儲過程中對于不同類型的數(shù)據(jù)采用不同類 型的存儲單元進行數(shù)據(jù)存儲和處理，數(shù)據(jù)類型的判斷和處理是通過外圍電路中所包含控制 模塊實現(xiàn)，控制模塊能夠判定所需處理數(shù)據(jù)的類型，隨后發(fā)送指令選擇特定的存儲器單元 進行數(shù)據(jù)存儲。所述外圍電路判斷所需處理的數(shù)據(jù)類型的流程包括如下步驟之一判斷數(shù) 據(jù)存儲是否需要高速存儲；若是，則選擇高速存儲類型的存儲單元；判斷數(shù)據(jù)操作是否頻 繁，若是，則選擇高疲勞類型的存儲單元；判斷數(shù)據(jù)是否長期存儲，若是選擇高數(shù)據(jù)保持能 力類型的存儲模塊；否則選擇低數(shù)據(jù)保持能力類型的存儲模塊。
作為本發(fā)明的一種優(yōu)選方案，多層存儲單元之間共享外圍電路。
作為本發(fā)明的一種優(yōu)選方案，多種類型的存儲器單元各自的特點在該多層堆疊存 儲器中得到發(fā)揮和利用，最終擁有比單一存儲芯片強大的性能，在實際應(yīng)用中一塊芯片能 夠替代多塊存儲芯片，實現(xiàn)統(tǒng)一存儲模式。
作為本發(fā)明的一種優(yōu)選方案，存儲器單元為易失性存儲器，或為非易失性存儲器。 各層包含的存儲器單元的優(yōu)選是相變存儲器，或是電阻隨機存儲器，或是磁阻存儲器，或是 動態(tài)隨機存儲器，或是靜態(tài)隨機存儲器，或是閃存，或是鐵電存儲器。
一種制造包含多種類型存儲器單元的多層堆疊存儲器的方法，其特征是包含如下 步驟
A、在圓晶甲上制造第一類型存儲器單元，并使圓晶甲具有平坦的表面，圓晶甲上 還帶有外圍電路和與存儲單元對應(yīng)的選通單元，其中外圍電路包含讀、寫、擦驅(qū)動電路和數(shù) 據(jù)判斷電路及指令發(fā)送電路；
B、在圓晶乙上制造第二類型的存儲器和配套的選通單元，對圓晶乙表面進行平坦 化；
C、利用低溫圓晶鍵合工藝將上述分立制造的兩存儲器圓晶鍵合到一起，并使各層 電學(xué)連通；
D、在400度的以下的溫度下退火，剝離圓晶乙的多余部分圓晶，被剝離下來的圓 晶可以回收重復(fù)利用，剝離后對得到的多層堆疊圓晶進行平坦化工藝；
E、重復(fù)B到D兩步，進行多層的存儲器堆疊工藝，直到獲得足夠多的存儲器層數(shù)， 多層堆疊完畢后，在特定的層中帶有外圍電路，各層之間的存儲單元可以共享外圍電路，重 復(fù)過程中，不必全都采用第二類型存儲單元，可以是其他類型的存儲單元；
F、引線和封裝。
作為本發(fā)明的一種優(yōu)選方案，在存儲芯片使用過程中，通過外圍電路首先判斷所 需處理數(shù)據(jù)的類型，隨后通過外圍電路的指令選擇特定的存儲單元進行相關(guān)的操作。
作為本發(fā)明的一種優(yōu)選方案，多層堆疊的存儲器中含有多層結(jié)構(gòu)以及多種類型的 存儲器；該方法是將分立制造的存儲器圓晶通過鍵合組合在一起。
作為本發(fā)明的一種優(yōu)選方案，步驟C和D)所采用的低溫圓晶鍵合的最高工藝溫度 低于400度。
一種制造包含多種類型存儲器單元的多層堆疊存儲器的方法，包含如下的步驟
A、首先在圓晶甲上制造最高工藝溫度較高的存儲器陣列和外圍電路；
B、利用圓晶鍵合工藝，將半導(dǎo)體薄層鍵合到平坦化后的上述圓晶甲上，半導(dǎo)體薄 層上包含已經(jīng)過高溫雜質(zhì)激活處理的摻雜層；
C、采用半導(dǎo)體工藝，在上述的半導(dǎo)體薄層上制造選通管陣列，制造與之對應(yīng)的第 二層存儲器陣列和字/位線；
D、填充介質(zhì)，并進行平坦化工藝；
E、重復(fù)步驟B-D，制造得到多層堆疊的存儲器芯片，重復(fù)過程中，不必全都采用步 驟C采用的存儲單元，可以是其他類型的存儲單元；
作為本發(fā)明的一種優(yōu)選方案，上述的步驟中，先制造最高工藝溫度較高的存儲陣 列，后制造最高工藝溫度較低的存儲器陣列，使得后續(xù)的工藝溫度不影響已制造的存儲器 件的性能。
作為本發(fā)明的一種優(yōu)選方案，多層堆疊的存儲器中含有多層結(jié)構(gòu)以及多種類型的 存儲器。
本發(fā)明的有益效果在于本發(fā)明提出的多層堆疊存儲器能夠綜合各類存儲器的優(yōu) 點，采用一塊存儲芯片就能夠達到或者超過多塊芯片混合模式的效果，從而實現(xiàn)統(tǒng)一模式 的存儲。根據(jù)實際的需求，在應(yīng)用中充分地發(fā)揮各類存儲器的優(yōu)勢，使多層堆疊的存儲器具 備優(yōu)越的綜合性能，此外，多層堆疊的存儲器在密度上將實現(xiàn)數(shù)倍的增長。最終存儲器不僅 在性能上得到大幅的提升，還使存儲器單位密度成本得到顯著的下降，減少了電子系統(tǒng)中 采用存儲器的種類，在成本和性能上都具有明顯的優(yōu)勢。
在本存儲器芯片中不僅包含多層半導(dǎo)體存儲器的堆疊結(jié)構(gòu)，還包含多種類型的存 儲器單元，即在一塊芯片內(nèi)就包含了多種存儲芯片，實現(xiàn)準“統(tǒng)一”模式。在數(shù)據(jù)處理過程 中，通過所需要處理數(shù)據(jù)類型的判斷，選擇特定的存儲單元進行數(shù)據(jù)存儲，充分發(fā)揮存儲器 內(nèi)部各種存儲器芯片的優(yōu)點，達到最大的效果。此外，多層堆疊的存儲器顯然在密度上具有 巨大的優(yōu)勢(多層結(jié)構(gòu)將成倍地提升器件的密度)，因為免除了超長的連線，立體堆疊的存 儲器在速度、功耗等方面的性能上也將得到大幅的提升。
該存儲器不僅具有多層的結(jié)構(gòu)(因此在密度上具備優(yōu)勢)，同時在單一的存儲芯 片中具備多種存儲單元，從而實現(xiàn)了準“統(tǒng)一”模式存儲，可以替代現(xiàn)有的“混合”模式。在 實際的應(yīng)用中，通過芯片內(nèi)的外圍電路對所需處理的數(shù)據(jù)類型進行判斷和選擇，發(fā)送指令， 選擇合適的存儲單元類型進行數(shù)據(jù)存儲和處理；通過多層、多層存儲單元的集成，實現(xiàn)多層 堆疊的存儲芯片內(nèi)所含的各種存儲單元之間取長補短，使存儲器具備強大的綜合性能。
例如在某一電子系統(tǒng)中，有些數(shù)據(jù)需要經(jīng)常性地被讀取，那么這些數(shù)據(jù)就需要被 存放在讀取速度快、功耗低以及疲勞特性好的存儲單元中；而有些大容量的數(shù)據(jù)不需要經(jīng) 常讀取，那么就可以存入大容量的非易失性存儲器中，而這些存儲器往往在速度和功耗上 不具備優(yōu)勢?？傊?，可以根據(jù)數(shù)據(jù)類型分類，將不同類型的數(shù)據(jù)存入不同的存儲單元內(nèi)。在 現(xiàn)有的電子系統(tǒng)中，上述過程的實現(xiàn)是通過多種不同類型存儲單元的混合模式實現(xiàn)的，而 采用本發(fā)明，用一塊芯片就能夠?qū)崿F(xiàn)混合模式的多塊芯片的綜合作用，并且大幅提升密度。


圖IA為具有多層立體堆疊存儲器的結(jié)構(gòu)示意圖，以1層MARAM、2層RRAM和1層 PCRAM為例進行說明(圖所示僅是局部示意，并沒有繪制外圍電路、選通管等，也非等比例 繪制)。
圖IB為圖IA中涉及到的三種不同存儲器的單元示意圖。
圖1C-1F為制造該結(jié)構(gòu)的工藝流程圖。
圖2A-C為具有判斷功能的模塊在數(shù)據(jù)處理時進行判斷的示意圖。
具體實施方式
下面結(jié)合附圖詳細說明本發(fā)明的優(yōu)選實施例。
實施例一
圖IA所示的具有多層堆疊結(jié)構(gòu)的電阻轉(zhuǎn)換存儲器的結(jié)構(gòu)示意圖，以此更好的說 明，但并不代表本發(fā)明就是如圖IA所示的此種結(jié)構(gòu)，現(xiàn)在可以改變存儲器的層數(shù)、種類、尺 寸、排布和結(jié)構(gòu)，這些都不是限制本發(fā)明的要素。
從圖IA可以看到器件具有多層的堆疊結(jié)構(gòu)，包含一層MRAM層101，兩層RRAM層 102和一層PCRAM層103。上述的各層不僅包含電阻存儲單元，還包含與之對應(yīng)的選通單 元(雖然沒有在圖上繪出，但是并不代表沒有)。此外，在101層上不僅包含磁阻存儲單元 和選通單元，一般還包含有外圍電路，外圍電路為各層所共享，起到對上述四層存儲器的選 通、操作作用，還具有對數(shù)據(jù)的判斷、安排作用。
圖IB所示分別是MRAM、RRAM和PCRAM三種存儲器單元的結(jié)構(gòu)示意圖。
MRAM的上磁鐵電極層15、絕緣體層14以及下磁鐵電極層13構(gòu)成一個簡單的存 儲單元，一般情況下，下磁鐵電極層13的磁化方向固定，而通過控制上磁鐵電極層中流過 電流的方向，改變上磁鐵電極層的磁化方向，進而改變整個器件單元的電阻即如果上磁鐵 電極層與下層同向，器件的電阻就會減少，就為邏輯“0”狀態(tài)；如果上磁鐵電極層與下層反 向，器件的電阻就會增大，就為邏輯“1”狀態(tài)。顯然在圖IA中，101層內(nèi)，有兩個MRAM單元 的狀態(tài)為“1”，有一個單元的狀態(tài)為“0”(舉例說明)。MRAM的特點是具有極快的速度，缺 點是密度較低，成本較高，適合作為小容量的快速存儲器。
RRAM的結(jié)構(gòu)由上下電極04和26)和金屬氧化物25構(gòu)成，上下電極一般為貴金 屬，通過具有強關(guān)聯(lián)效應(yīng)的金屬氧化物25在施加電信號產(chǎn)生的電阻轉(zhuǎn)換來進行數(shù)據(jù)存儲， 例如高阻為邏輯“1”，低阻為邏輯“0”。RRAM的結(jié)構(gòu)、制造工藝簡單，成本低，但是可擦寫次 數(shù)很差，不太適合經(jīng)常被用于頻繁操作的產(chǎn)品中使用，卻適合大容量的數(shù)據(jù)存儲。
PCRAM的結(jié)構(gòu)與RRAM大體相似，也是由電極對和存儲單元構(gòu)成，因為PCRAM的功耗 隨著單元的尺寸的縮小而不斷地降低，因此在多數(shù)情況下，除了上下電極33、36，往往還會 有側(cè)墻34來限制相變材料35的體積，從而使相變材料35與下電極33的接觸面積大大變 小，獲得更好的性能，同時限制在加熱過程中相變材料的擴散。PCRAM的結(jié)構(gòu)和制造工藝也 很簡單，成本也較低，數(shù)據(jù)保持能力和疲勞特性具佳，然對高溫工藝的容忍性較低。
綜上所述，上述三種存儲器在各方面各有千秋，能夠形成很好的互補，如果能夠集 成在一起，將大大提升存儲芯片的綜合性能。
事實上，不僅局限于上述的三種存儲器，對于其他類型的存儲器也是如此，在此不 過是為了闡述方便清楚，以上述三種存儲器為例說明。在實際的應(yīng)用中，同樣可以將DRAM 或SRAM等存儲器與FLASH等存儲器集成，形成上述的多層堆疊結(jié)構(gòu)，這顯然也在本發(fā)明的 保護范圍之內(nèi)，在此不再贅述。
請參閱圖IA-圖1F，本發(fā)明揭示了一種多層堆疊的電阻轉(zhuǎn)換存儲器的制造方法， 包括如下步驟
步驟1首先在硅基底11上制造外圍電路(圖IC未顯示)和MRAM單元陣列， MRAM單元16的結(jié)構(gòu)如圖IB所示。其中外圍電路不僅包含讀、寫、擦電路，還包含判斷和發(fā) 送指令電路部分，MRAM陣列由MRAM存儲單元和MOSFET選通管構(gòu)成，MOSFET選通管也沒有 在圖中畫出。制造完成后實現(xiàn)平坦化，如圖IC所示。
步驟2通過半導(dǎo)體工藝，在上述101層上方形成一層硅層(單晶或者多晶)，作 為制造選通管的基礎(chǔ)，在硅基底21上摻雜后形成PN結(jié)或者肖特基勢壘(需加金屬層)，PN 結(jié)或者肖特基勢壘將在后續(xù)的步驟中用來制造選通單元，如圖ID所示。
步驟3在對應(yīng)的選通單元上方制造RRAM單元，具備三明治結(jié)構(gòu)，單元結(jié)構(gòu)如圖 IB所示，各單元之間由介質(zhì)材料12進行電學(xué)隔離。
步驟4重復(fù)步驟2和3，形成第二層RRAM層，如圖IE所示。
步驟5在硅基底丙上摻雜后形成PN結(jié)或者肖特基勢壘，PN結(jié)或者肖特基勢壘 將在后續(xù)的步驟中用來制造選通單元。
步驟6通過鍵合法將硅基底丙的表層帶有PN結(jié)或者肖特基勢壘的表層硅轉(zhuǎn)移 到上述在步驟4得到的存儲器陣列上(如圖IF所示)，去除多余的硅基底(可采用剝離或 者減薄法。
步驟7在上述鍵合得到硅基底上通過半導(dǎo)體工藝制造選通單元和對應(yīng)的相變存 儲陣列，相變存儲單元具備側(cè)墻結(jié)構(gòu)。
步驟8通過封裝就得到含有一層MRAM、多層RRAM和一層相變存儲器的多層堆疊 存儲器，如圖IA所示。顯然，上述工藝步驟中采用的存儲器的類型和堆疊的層數(shù)都可以根 據(jù)實際的需要進行改變，在這里是一個簡要的舉例說明。
步驟9在得到的多層堆疊的存儲器中，MRAM的速度快，然而密度低；RRAM的特 點是結(jié)構(gòu)簡單，因為采用金屬氧化物作為存儲介質(zhì)材料，因此對工藝溫度的容忍性較強，即 可以容忍更高的工藝溫度。而相對來說，較高的工藝溫度對于相變存儲器可能造成破壞，因 此，相應(yīng)的高溫制造工藝放置在工藝前端
步驟10實際應(yīng)用。相變存儲器在可靠性和可擦寫次數(shù)上相比RRAM具有較大的 優(yōu)勢，可以很大程度上彌補高密度、低成本RRAM器件性能的不足，同時彌補MRAM的密度劣 勢，最終，得到的多層堆疊的存儲器不僅具有超高的密度，還具有較好的綜合性能和較低的 成本。因此，在實際操作過程中，外圍電路可以對數(shù)據(jù)進行判斷是否需要高速器件，如果是， 采用MRRAM，如果不是，則采用RRAM器件進行數(shù)據(jù)存儲。具體判斷流程可以為所述外圍電 路首先判斷數(shù)據(jù)存儲是否需要高速存儲；若是，則選擇高速存儲類型的存儲單元；否則，判 斷數(shù)據(jù)操作是否頻繁，若是，則選擇高疲勞類型的存儲單元；否則，判斷數(shù)據(jù)是否長期存儲， 若是選擇高數(shù)據(jù)保持能力類型的存儲模塊；否則選擇低數(shù)據(jù)保持能力類型的存儲模塊。
綜上所述，本發(fā)明提出的多層堆疊存儲器能夠綜合各類存儲器的優(yōu)點，采用一塊 存儲芯片就能夠達到或者超過多塊芯片混合模式的效果，從而實現(xiàn)統(tǒng)一模式的存儲。根據(jù) 實際的需求，在應(yīng)用中充分地發(fā)揮各類存儲器的優(yōu)勢，使多層堆疊的存儲器具備優(yōu)越的綜 合性能，此外，多層堆疊的存儲器在密度上將實現(xiàn)數(shù)倍的增長。最終存儲器不僅在性能上得 到大幅的提升，還使存儲器單位密度成本得到顯著的下降，減少了電子系統(tǒng)中采用存儲器 的種類，在成本和性能上都具有明顯的優(yōu)勢。
實施例二
本實施例中，本發(fā)明多層堆疊電阻轉(zhuǎn)換存儲器的制造方法包括如下步驟
步驟1在圓晶甲上制造外圍電路和兩層DRAM存儲層，這兩層DRAM單元將作為 高速的存儲器使用。
步驟2通過在圓晶甲上采用低溫工藝制造多晶硅，通過半導(dǎo)體工藝制造多晶硅 二極管和與之對應(yīng)的相變存儲器陣列，經(jīng)介質(zhì)材料的填充和平坦化制造得到多晶硅二極管 選通的相變存儲層，所述的多晶硅二極管可以是PN 二極管，也可以是肖特基二極管。
步驟3繼續(xù)在上述得到的多層存儲器的圓晶上沉積多晶硅，制造后續(xù)的存儲層， 直到達到所要的層數(shù)。
步驟4引線封裝。
步驟5實際應(yīng)用。DRAM相比于相變存儲器的優(yōu)勢在于其速度和近乎無限的可擦 寫次數(shù)，而相變存儲器的優(yōu)勢在于其高密度和非易失性，在同一圓晶上將DRAM和相變存儲 器集成，將在同一存儲芯片內(nèi)擁有DRAM高速和近乎無限的可擦寫次數(shù)的同時，還具備高密 度和非易失性的特點，在消費電子中將有重要的應(yīng)用價值。同時，DRAM和相變存儲器的疊 加將在同一芯片的面積上獲得更大的密度。在實際應(yīng)用中，可以首先通過外圍電路進行判 斷所需處理的數(shù)據(jù)是否是需要頻繁操作，如果是，選用DRAM部分進行存儲，如果不是則選 用相變存儲器。
實施例三
本發(fā)明揭示了一種多層堆疊的電阻轉(zhuǎn)換存儲器的制造方法，包括如下步驟
步驟1首先在硅基底甲上制造外圍電路和RRAM陣列，其中外圍電路不僅包含 讀、寫、擦電路，還包含判斷和發(fā)送指令電路部分，RRAM陣列由RRAM存儲單元和選通管構(gòu) 成。制造完成后實現(xiàn)平坦化。
步驟2在硅基底乙上摻雜后形成PN結(jié)或者肖特基勢壘，PN結(jié)或者肖特基勢壘 將在后續(xù)的步驟中用來制造選通單元。
步驟3通過鍵合法將硅基底乙的表層帶有PN結(jié)或者肖特基勢壘的表層硅轉(zhuǎn)移 到上述在硅基底甲得到的陣列上，去除多余的硅基底(可采用剝離或者減薄法。
步驟4平坦化后，在上述鍵合得到硅基底上通過半導(dǎo)體工藝制造選通單元和對 應(yīng)的RRAM陣列。
步驟5重復(fù)步驟2到步驟4，直到獲得足夠多的RRAM存儲層。
步驟6在硅基底丙上摻雜后形成PN結(jié)或者肖特基勢壘，PN結(jié)或者肖特基勢壘 將在后續(xù)的步驟中用來制造選通單元。
步驟7通過鍵合法將硅基底丙的表層帶有PN結(jié)或者肖特基勢壘的表層硅轉(zhuǎn)移 到上述在步驟5得到的陣列上，去除多余的硅基底(可采用剝離或者減薄法。在上述鍵合 得到硅基底上通過半導(dǎo)體工藝制造選通單元和對應(yīng)的相變存儲陣列。
步驟8重復(fù)步驟6到步驟7，直到獲得足夠多的PCRAM存儲層。
步驟9通過封裝就得到含有多層RRAM和多層相變存儲器的多層堆疊存儲器。顯 然，上述工藝步驟中采用的存儲器的類型和堆疊的層數(shù)都可以根據(jù)實際的需要進行變化。
步驟9實際應(yīng)用過程中，外圍電路可以判斷數(shù)據(jù)類型來選擇選用PCRAM還是 RRAM進行數(shù)據(jù)存儲，判斷的標準可以由用戶自己來設(shè)定。如，所述外圍電路判斷所需處理的 數(shù)據(jù)類型的流程包括如下步驟之一判斷數(shù)據(jù)存儲是否需要高速存儲；若是，則選擇高速存儲類型的存儲單元；判斷數(shù)據(jù)操作是否頻繁，若是，則選擇高疲勞類型的存儲單元；判斷 數(shù)據(jù)是否長期存儲，若是選擇高數(shù)據(jù)保持能力類型的存儲模塊；否則選擇低數(shù)據(jù)保持能力 類型的存儲模塊。
在應(yīng)用中，外圍電路根據(jù)類似于圖2A-C中的數(shù)據(jù)判斷過程，選擇合適類型的存儲 單元進行數(shù)據(jù)的存儲和處理。
如，首先判斷數(shù)據(jù)存儲是否需要高速存儲；若是，則選擇高速存儲類型的存儲單 元；否則，判斷數(shù)據(jù)讀取是否頻繁，若是，則選擇高疲勞類型的存儲單元；否則，選擇高數(shù)據(jù) 操持類型的存儲模塊。
顯然，在實際應(yīng)用中，存儲器芯片擁有不同數(shù)量和種類的存儲芯片類型，在簡單的 電子系統(tǒng)中，也許只需要一個判斷(例如是否高速、是否頻繁，如2B和2C所示)就可以選 擇數(shù)據(jù)類型；而在復(fù)雜的電子系統(tǒng)中，就可能存在兩種以上的存儲芯片，則相應(yīng)的判斷就顯得復(fù)雜一些。
雖然在此演示了集中判斷的方法，但是需要指出，這可以根據(jù)實際的需要進行調(diào) 整，甚至可以在存儲芯片中留下一個選項供用戶來自行設(shè)定判斷的標準，在此都不是限定 本發(fā)明的特征。
這里本發(fā)明的描述和應(yīng)用是說明性的，并非想將本發(fā)明的范圍限制在上述實施例 中。這里所披露的實施例的變形和改變是可能的，對于那些本領(lǐng)域的普通技術(shù)人員來說實 施例的替換和等效的各種部件是公知的。本領(lǐng)域技術(shù)人員應(yīng)該清楚的是，在不脫離本發(fā)明 的精神或本質(zhì)特征的情況下，本發(fā)明可以以其它形式、結(jié)構(gòu)、布置、比例，以及用其它組件、 材料和部件來實現(xiàn)。在不脫離本發(fā)明范圍和精神的情況下，可以對這里所披露的實施例進 行其它變形和改變。
權(quán)利要求
1.一種多層堆疊的存儲器，其特征在于存儲器芯片包括外圍電路和至少兩層存儲單 元層以及與之對應(yīng)的選通單元，所述存儲器芯片內(nèi)包含至少兩種類型的存儲器單元；在數(shù)據(jù)存儲過程中，所述外圍電路判斷所需處理的數(shù)據(jù)類型，隨后根據(jù)判斷結(jié)果發(fā)送 指令選擇特定類型的存儲器進行數(shù)據(jù)存儲。
2.根據(jù)權(quán)利要求1所述的多層堆疊的存儲器，其特征在于在數(shù)據(jù)存儲過程中對于不同類型的數(shù)據(jù)采用不同類型的存儲單元進行數(shù)據(jù)存儲或處理。
3.根據(jù)權(quán)利要求1所述的多層堆疊的存儲器，其特征在于所述外圍電路中包含控制模塊，控制模塊能夠判定所需處理數(shù)據(jù)的類型，隨后根據(jù)判 斷結(jié)果發(fā)送指令，選擇相應(yīng)的存儲器單元進行數(shù)據(jù)存儲。
4.根據(jù)權(quán)利要求1至3之一所述的多層堆疊的存儲器，其特征在于 所述外圍電路判斷所需處理的數(shù)據(jù)類型的流程包括如下步驟之一判斷數(shù)據(jù)存儲是否需要高速存儲；若是，則選擇高速存儲類型的存儲單元； 判斷數(shù)據(jù)操作是否頻繁，若是，則選擇高疲勞類型的存儲單元； 判斷數(shù)據(jù)是否長期存儲，若是選擇高數(shù)據(jù)保持能力類型的存儲模塊；否則選擇低數(shù)據(jù) 保持能力類型的存儲模塊。
5.根據(jù)權(quán)利要求1至3之一所述的多層堆疊的存儲器，其特征在于 多層存儲單元之間共享外圍電路。
6.根據(jù)權(quán)利要求1至3之一所述的多層堆疊的存儲器，其特征在于 所述存儲器單元為易失性存儲器，或為非易失性存儲器。
7.根據(jù)權(quán)利要求1至3之一所述的多層堆疊的存儲器，其特征在于各層包含的存儲器單元的類型為相變存儲器，或是電阻隨機存儲器，或是磁阻存儲器， 或是動態(tài)隨機存儲器，或是靜態(tài)隨機存儲器，或是閃存，或是鐵電存儲器。
8.—種制造多層堆疊存儲器的方法，其特征在于，該方法包含如下步驟A、在第一圓晶上制造第一類型存儲器單元，并使第一圓晶具有平坦的表面，第一圓晶 上還帶有外圍電路和與存儲單元對應(yīng)的選通單元，其中外圍電路包含讀、寫、擦驅(qū)動電路和 數(shù)據(jù)判斷電路及指令發(fā)送電路；B、在第二圓晶上制造設(shè)定類型的存儲器和配套的選通單元，對第二圓晶表面進行平坦化；C、利用低溫圓晶鍵合工藝將上述分立制造的兩存儲器圓晶鍵合到一起，并使各層電學(xué) 連通；D、在400度的以下的溫度下退火，剝離第二圓晶的多余部分圓晶，剝離后對得到的多 層堆疊圓晶進行平坦化工藝；E、重復(fù)B到D兩步，進行多層的存儲器堆疊工藝，直到獲得設(shè)定多的存儲器層數(shù)，多層 堆疊完畢后，在特定的層中帶有外圍電路，各層之間的存儲單元共享外圍電路；重復(fù)過程 中，步驟B中存儲器的類型相同或不同；F、引線和封裝。
9.根據(jù)權(quán)利要求8所述的制造多層堆疊存儲器的方法，其特征在于在存儲芯片使用過程中，通過外圍電路首先判斷所需處理的數(shù)據(jù)類型，隨后根據(jù)判斷結(jié)果，通過外圍電路的指令選擇特定的存儲單元進行相關(guān)的操作。
10.根據(jù)權(quán)利要求8所述的制造多層堆疊存儲器的方法，其特征在于 多層堆疊的存儲器中含有多層結(jié)構(gòu)以及多種類型的存儲器。
11.根據(jù)權(quán)利要求8所述的制造多層堆疊存儲器的方法，其特征在于 將存儲器圓晶分立制造，隨后通過鍵合方法組合在一起，形成多層結(jié)構(gòu)。
12.根據(jù)權(quán)利要求8所述的制造多層堆疊存儲器的方法，其特征在于 步驟C、步驟D所采用的低溫圓晶鍵合的工藝溫度低于400度。
13.—種制造多層堆疊存儲器的方法，其特征在于，所述方法包含如下的步驟51、首先在第一圓晶上制造最高工藝溫度較高的存儲器陣列和外圍電路；52、利用圓晶鍵合工藝，將半導(dǎo)體薄層鍵合到平坦化后的上述第一圓晶上，半導(dǎo)體薄層 上包含已經(jīng)過高溫雜質(zhì)激活處理的摻雜層；53、采用半導(dǎo)體工藝，在上述的半導(dǎo)體薄層上制造選通管陣列，制造與之對應(yīng)的第二層 存儲器陣列和字/位線；54、填充介質(zhì)，并進行平坦化工藝；55、重復(fù)步驟S2-S4，制造得到多層堆疊的存儲器芯片，重復(fù)過程中制造的存儲器與S3 步驟的存儲器類型相同或不同。
14.根據(jù)權(quán)利要求13所述的制造多層堆疊存儲器的方法，其特征在于上述的步驟中，先制造最高工藝溫度較高的存儲陣列，后制造最高工藝溫度較低的存 儲器陣列。
15.根據(jù)權(quán)利要求13所述的制造多層堆疊存儲器的方法，其特征在于 多層堆疊的存儲器中含有多層結(jié)構(gòu)以及多種類型的存儲器。
16.根據(jù)權(quán)利要求13所述的制造多層堆疊存儲器的方法，其特征在于通過鍵合方法轉(zhuǎn)移到第一圓晶上的表層半導(dǎo)體含有摻雜層，并且雜質(zhì)已經(jīng)經(jīng)過高溫的 激活處理。
全文摘要
本發(fā)明揭示了一種多層堆疊的存儲器及其制造方法，存儲器芯片中包含選通單元、外圍電路和至少兩層的存儲單元層，且存儲器芯片內(nèi)包含至少兩種類型的存儲器單元。在數(shù)據(jù)存儲過程中，通過外圍電路判斷所需處理的數(shù)據(jù)類型，隨后發(fā)送指令選擇特定類型的存儲器，使各種存儲器單元之間取長補短，實現(xiàn)存儲器各方面性能的優(yōu)化，在實際的應(yīng)用中，一塊存儲芯片能夠代替多塊存儲芯片，達到降低成本和提升性能的目的。
文檔編號H01L27/115GK102034804SQ201010512040
公開日2011年4月27日 申請日期2010年10月19日 優(yōu)先權(quán)日2010年10月19日
發(fā)明者劉旭焱, 劉波, 宋志棠, 封松林, 張挺 申請人:中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所