專利名稱：絕緣體上硅互補(bǔ)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路制造領(lǐng)域，特別是涉及一種絕緣體上硅互補(bǔ)金屬氧化物半導(dǎo) 體場(chǎng)效應(yīng)晶體管。
背景技術(shù)：
金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)集成電路以平面工藝為基礎(chǔ)，把多個(gè) MOSFET制作在一個(gè)芯片上，并通過互連線將這些MOSFET連接在一起來執(zhí)行電路功能?；パa(bǔ) 金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(CMOS)集成電路的特點(diǎn)就是把NMOS和PMOS制作在同一 芯片上。CMOS反相器是CMOS集成電路最基本的邏輯元件之一，CMOS反相器被廣泛地用于 集成電路設(shè)計(jì)。隨著集成電路集成度的提高，電子產(chǎn)品越來越向高密度以及高性能發(fā)展，因此，在 很多新的集成電路應(yīng)用中，希望開發(fā)出體積更小且性能更佳的CMOS反相器。為此，本申請(qǐng) 人將組成CMOS器件(例如CMOS反相器)的NMOS和PNMOS按照絕緣體上硅(SOI)形式從 傳統(tǒng)的并排布置的一維結(jié)構(gòu)改進(jìn)為交叉布置的二維結(jié)構(gòu)，其中，NMOS的有源區(qū)和PNMOS的 有源區(qū)中，柵極區(qū)是共用的；從而減小了器件結(jié)構(gòu)，并改進(jìn)了器件性能。具體請(qǐng)參考圖1至圖3，其中，圖1示出了現(xiàn)有的CMOS器件的版圖結(jié)構(gòu)的示意圖， 圖2示出了圖1所示的CMOS器件沿虛線A的截面圖，圖3示出了圖1所示的CMOS器件沿 虛線B的截面圖。結(jié)合圖1至圖3可以看出，圖1所示的CMOS結(jié)構(gòu)包括圖2所示的第一 MOS(例如 PM0S)晶體管，以及圖2所示的第二 MOS(例如NM0S)晶體管；其中，圖2所示的PMOS晶體 管與圖3所示的NMOS晶體管共用柵極區(qū)1 ；并且，在圖1所示的平面上，圍繞所述柵極區(qū)1 依次布置有PMOS的源極區(qū)2、NM0S的源極區(qū)3、PM0S的漏極區(qū)4、以及NMOS的漏極區(qū)5。并 且，源極區(qū)2和漏極區(qū)4被摻雜為p+，源極區(qū)3和漏極區(qū)5被摻雜為n+，有源區(qū)1被摻雜為 P-以作為第一 MOS晶體管和第二 MOS晶體管兩者的共同的柵極區(qū)。詳細(xì)的，圖2所示MOS晶體管結(jié)構(gòu)是一種絕緣體上硅(SOI)的結(jié)構(gòu)；其中，第一MOS 晶體管布置在襯底20上的底部絕緣體30上，并且源極區(qū)2上布置了源極電極，漏極區(qū)4上 布置了源極電極，柵極區(qū)1上布置了柵極電極。圖3所示的第二 MOS晶體管的結(jié)構(gòu)與圖2 的第一 MOS晶體管類似，第二 MOS晶體管布置在襯底20上的底部絕緣體30上，并且源極區(qū) 3上布置了源極電極，漏極區(qū)5上布置了漏極電極，柵極區(qū)1上布置了柵極電極。當(dāng)施加到柵極電極上的輸入電壓為OV(輸入為低電平)時(shí)，由于第一 MOS晶體管 是PMOS晶體管，因此可以通過柵極區(qū)1的空穴導(dǎo)電，而第二 MOS晶體管為NMOS晶體管，所 以NMOS未導(dǎo)通。當(dāng)施加到柵極電極上的輸入電壓為大于柵極的閾值電壓(輸入為高電平) 時(shí)，第一 MOS晶體管(PM0S晶體管)未導(dǎo)通，而第二 MOS晶體管(NM0S晶體管)導(dǎo)通。圖4示出了圖1所示的CMOS反相器的電流示意圖。CMOS反相器的電流包括三個(gè) 路徑沿A方向的從上到下的電流Ids-p、沿B方向的水平方向上的電流Ids-n、以及從PMOS 的源極區(qū)2 (ρ+)至柵極區(qū)1 (底部ρ-)再到NMOS的漏極區(qū)5 (η+)的旁路電流If?？梢岳斫獾氖?，設(shè)計(jì)人員希望最大程度的減小該旁路電流If，因?yàn)樵撆月冯娏鱅f會(huì)影響器件性能并 增大電路功耗。

發(fā)明內(nèi)容
本發(fā)明提供一種絕緣體上硅互補(bǔ)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，以減小旁路電 流If，進(jìn)而降低數(shù)字邏輯電路的功耗。為解決上述技術(shù)問題，本發(fā)明提供一種絕緣體上硅互補(bǔ)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng) 晶體管，包括第一導(dǎo)電類型的第一金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，以及第二導(dǎo)電類型的 第二金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管；第一金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管與第二金屬氧 化物半導(dǎo)體場(chǎng)效應(yīng)晶體管共用柵極區(qū)，并且圍繞柵極區(qū)依次布置有第一金屬氧化物半導(dǎo)體 場(chǎng)效應(yīng)晶體管的源極區(qū)、第二金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的源極區(qū)、第一金屬氧化物 半導(dǎo)體場(chǎng)效應(yīng)晶體管的漏極區(qū)、以及第二金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的漏極區(qū)，還包 括第一補(bǔ)償區(qū)和第二補(bǔ)償區(qū)，所述第一補(bǔ)償區(qū)設(shè)置于第二金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管 的源極區(qū)與柵極區(qū)之間，所述第二補(bǔ)償區(qū)設(shè)置于第二金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的漏 極區(qū)與柵極區(qū)之間，第一補(bǔ)償區(qū)和第二補(bǔ)償區(qū)與柵極區(qū)的導(dǎo)電類型相同，并且，第一補(bǔ)償區(qū) 和第二補(bǔ)償區(qū)的摻雜濃度大于柵極區(qū)的摻雜濃度。在所述絕緣體上硅互補(bǔ)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管中，所述第一金屬氧化物 半導(dǎo)體場(chǎng)效應(yīng)晶體管為P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，所述第二金屬氧化物半導(dǎo)體 場(chǎng)效應(yīng)晶體管為N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。在所述絕緣體上硅互補(bǔ)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管中，所述柵極區(qū)摻雜有P 型雜質(zhì)離子。所述第一補(bǔ)償區(qū)和第二補(bǔ)償區(qū)摻入了硼離子。所述第二金屬氧化物半導(dǎo)體場(chǎng) 效應(yīng)晶體管的源極區(qū)和漏極區(qū)摻入了砷離子。在所述絕緣體上硅互補(bǔ)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管中，所述第一補(bǔ)償區(qū)和第 二補(bǔ)償區(qū)是利用傾斜離子注入工藝形成的。所述傾斜離子注入工藝的注入能量為IOKeV 20KeV。所述傾斜離子注入工藝的注入劑量為IX IO13Am2NgXlO1Vcn^所述傾斜離子注 入工藝的注入角度為20度 40度。由于采用了以上技術(shù)方案，與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)本發(fā)明在第二金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的源極區(qū)與柵極區(qū)之間設(shè)置第一 補(bǔ)償區(qū)，并在第二金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的漏極區(qū)與柵極區(qū)之間設(shè)置第二補(bǔ)償 區(qū)，所述第一補(bǔ)償區(qū)和第二補(bǔ)償區(qū)與柵極區(qū)的導(dǎo)電類型相同，并且，所述第一補(bǔ)償區(qū)和第二 補(bǔ)償區(qū)摻雜濃度大于柵極區(qū)的摻雜濃度，以增加p-n結(jié)的正向開啟電壓Vf，從而降低旁路電 流If，進(jìn)而降低數(shù)字邏輯電路的功耗，提高器件的性能。此外，本發(fā)明利用傾斜離子注入工 藝形成所述第一補(bǔ)償區(qū)和第二補(bǔ)償區(qū)，該傾斜離子注入工藝簡(jiǎn)單方便。


圖1示出了現(xiàn)有的CMOS器件的版圖結(jié)構(gòu)的示意圖。圖2示出了圖1所示的CMOS器件沿虛線A的截面圖。圖3示出了圖1所示的CMOS器件沿虛線B的截面圖。圖4示出了圖1所示的CMOS反相器的電流示意圖。
圖5示出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的CMOS器件的版圖結(jié)構(gòu)的示意圖。圖6示出了圖5所示的CMOS器件沿虛線A’的截面圖。圖7示出了圖5所示的CMOS器件沿虛線B’的截面圖。
具體實(shí)施例方式在背景技術(shù)中已經(jīng)提及，CMOS反相器的電流包括三個(gè)路徑沿A方向的從上到下 的電流Ids-p、沿B方向的水平方向上的電流Ids-n、以及從PMOS的源極區(qū)(ρ+)至柵極區(qū) (底部P-)再到NMOS的漏極區(qū)(η+)的旁路電流If。該旁路電流If會(huì)影響器件性能并增大 電路功耗。即使施加的電壓Vdd低于ρ-η結(jié)的正向開啟電壓VF，該旁路電流If仍然是不利 的。其中，該p-n結(jié)的正向開啟電壓^是指偏置p-n結(jié)的載流子(carrier)開始大規(guī)模注入 (injection)的電壓，所述p_n結(jié)的正向開啟電壓Vf接近于內(nèi)建電壓(built-in voltage) Vbi，其中，該內(nèi)建電壓Vbi等于Vfn與Vfp之差(這是由于ρ區(qū)和η區(qū)的費(fèi)米能級(jí)不同)?？梢岳斫獾氖牵讦?η結(jié)兩邊的摻雜濃度越高，ρ-η結(jié)的正向開啟電壓Vf越高， 相應(yīng)的，旁路電流If越低。對(duì)于通常的η+ρ-結(jié)而言，其ρ-η結(jié)的正向開啟電壓Vf大約為 0. 75V ；而對(duì)于η+ρ+結(jié)而言，其ρ-η結(jié)的正向開啟電壓Vf可高達(dá)0. 85V。并且，該ρ-η結(jié)的 正向開啟電壓Vf隨著溫度的升高而降低，例如，當(dāng)溫度升高到300Κ至400Κ之間時(shí)，其大約 可降低0.25V或更多。這意味著，旁路電流If將隨著溫度的升高而急劇增加。因此，盡可 能的減小該旁路電流If，是十分必要的。本發(fā)明的核心思想在于，提供一種絕緣體上硅互補(bǔ)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體 管，本發(fā)明增加了第一補(bǔ)償區(qū)和第二補(bǔ)償區(qū)，所述第一補(bǔ)償區(qū)設(shè)置于第二金屬氧化物半導(dǎo) 體場(chǎng)效應(yīng)晶體管的源極區(qū)與柵極區(qū)之間，所述第二補(bǔ)償區(qū)設(shè)置于第二金屬氧化物半導(dǎo)體場(chǎng) 效應(yīng)晶體管的漏極區(qū)與柵極區(qū)之間，所述第一補(bǔ)償區(qū)和第二補(bǔ)償區(qū)與柵極區(qū)的導(dǎo)電類型相 同，并且，所述第一補(bǔ)償區(qū)和第二補(bǔ)償區(qū)的摻雜濃度大于所述柵極區(qū)的摻雜濃度，以增加 Ρ-η結(jié)的正向開啟電壓Vf，從而降低旁路電流If，進(jìn)而降低數(shù)字邏輯電路的功耗，提高器件 的性能。下面參照附圖5至圖7來描述本發(fā)明的優(yōu)選實(shí)施例。其中，圖5示出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的CMOS器件的版圖結(jié)構(gòu)的示意圖，圖6 示出了圖5所示的CMOS器件沿虛線A’的截面圖，圖7示出了圖5所示的CMOS器件沿虛線 B’的截面圖。結(jié)合圖5至圖7可以看出，圖5所示的CMOS結(jié)構(gòu)包括圖6所示的第一 MOS晶體管， 以及圖7所示的第二 MOS晶體管；在本實(shí)施例中，第一 MOS晶體管為PMOS晶體管，第二 MOS 晶體管為匪OS晶體管。其中，圖6所示的PMOS晶體管與圖7所示的NMOS晶體管共用柵極區(qū)10 ；并且，在 圖5所示的平面上，圍繞所述柵極區(qū)10依次布置有PMOS的源極區(qū)20、NMOS的源極區(qū)30、 PMOS的漏極區(qū)40、以及NMOS的漏極區(qū)50。此外，該絕緣體上硅互補(bǔ)金屬氧化物半導(dǎo)體場(chǎng)效 應(yīng)晶體管還包括第一補(bǔ)償區(qū)60和第二補(bǔ)償區(qū)70，所述第一補(bǔ)償區(qū)60設(shè)置于NMOS晶體管 的源極區(qū)30與柵極區(qū)10之間，所述第二補(bǔ)償區(qū)70設(shè)置于NMOS晶體管的漏極區(qū)50與柵極 區(qū)10之間，所述第一補(bǔ)償區(qū)60和第二補(bǔ)償區(qū)70與柵極區(qū)10的導(dǎo)電類型相同，并且，第一 補(bǔ)償區(qū)60和第二補(bǔ)償區(qū)70的摻雜濃度大于柵極區(qū)10的摻雜濃度。
詳細(xì)的，有源區(qū)20、10、40組成了第一 MOS晶體管的有源區(qū)，而有源區(qū)30、10、50組 成了第二 MOS晶體管的有源區(qū)。并且，在本實(shí)施例中，有源區(qū)20、40被摻雜為ρ+以分別作 為第一 MOS晶體管的源極區(qū)和漏極區(qū)，有源區(qū)30、50被摻雜為η+以分別作為第二 MOS晶體 管的源極區(qū)和漏極區(qū)，并且有源區(qū)10被摻雜為ρ-以作為第一 MOS晶體管和第二 MOS晶體 管兩者的共同的柵極區(qū)。所述第一補(bǔ)償區(qū)60和第二補(bǔ)償區(qū)70被摻雜為ρ型。與現(xiàn)有技術(shù)相比，由于所述第一補(bǔ)償區(qū)60和第二補(bǔ)償區(qū)70的摻雜濃度高于柵極 區(qū)10的摻雜濃度，并且，第一補(bǔ)償區(qū)60和第二補(bǔ)償區(qū)70的摻雜濃度低于第二 MOS晶體管 的源/漏極區(qū)的摻雜濃度，即第一補(bǔ)償區(qū)60和第二補(bǔ)償區(qū)70被摻雜為ρ型，因此，ρ-η結(jié) 的正向開啟電壓Vf是依賴于ρ型摻雜區(qū)和η+型摻雜區(qū)的摻雜濃度，而不是依賴于P-型摻 雜區(qū)和η+型摻雜區(qū)。經(jīng)本申請(qǐng)的發(fā)明人長(zhǎng)期實(shí)驗(yàn)證明，采用本發(fā)明所提供的結(jié)構(gòu)，所述ρ-η 結(jié)的正向開啟電壓Vf可增加IOOmV左右，從而大大的降低旁路電流If，進(jìn)而降低數(shù)字邏輯 電路的功耗。進(jìn)一步的，請(qǐng)參見圖6，所示MOS晶體管結(jié)構(gòu)是一種絕緣體上硅(SOI)的結(jié)構(gòu)；其 中，第一 MOS晶體管布置在襯底200上的底部絕緣體300上，并且源極區(qū)20上布置了源極 電極220，漏極區(qū)40上布置了源極電極240，柵極區(qū)10上布置了柵極氧化層，而在柵極氧化 層上布置了柵極電極210?，F(xiàn)在參見圖7，所示MOS晶體管的結(jié)構(gòu)是一種絕緣體上硅的結(jié)構(gòu)；更具體地說，第 二 MOS晶體管布置在襯底200上的底部絕緣體300上，并且源極區(qū)30上布置了源極電極 230，漏極區(qū)50上布置了漏極電極250，柵極區(qū)10上布置了柵極氧化層，而在柵極氧化層上 布置了柵極電極210。并且，第一補(bǔ)償區(qū)60設(shè)置于第二 MOS晶體管的源極區(qū)30與柵極區(qū) 10之間，第二補(bǔ)償區(qū)70設(shè)置于第二 MOS晶體管的漏極區(qū)50與柵極區(qū)10之間。在本實(shí)施例 中，所述第一補(bǔ)償區(qū)60和第二補(bǔ)償區(qū)70位于所述柵極電極210的正下方。在本實(shí)施例中，第一補(bǔ)償區(qū)60和第二補(bǔ)償區(qū)70摻入了 ρ型的硼離子，第二 MOS晶 體管的源極區(qū)30和漏極區(qū)50摻入了 η型的砷離子。當(dāng)然，所述第一補(bǔ)償區(qū)60和第二補(bǔ)償 區(qū)70也可摻入其它ρ型雜質(zhì)離子。具體的說，該第一補(bǔ)償區(qū)60和第二補(bǔ)償區(qū)70是同時(shí)形成的，可利用補(bǔ)償摻雜 (Dual Counter Doping，DCD)工藝形成第一補(bǔ)償區(qū)60和第二補(bǔ)償區(qū)70。優(yōu)選的，可利用傾 斜離子注入形成第一補(bǔ)償區(qū)60和第二補(bǔ)償區(qū)70，該傾斜離子注入簡(jiǎn)單易行，只需通過一步 傾斜離子注入工藝，即可使硼離子在水平方向上快速的擴(kuò)散，從而在η+型摻雜區(qū)和ρ-型摻 雜區(qū)之間形成中等摻雜濃度的P型摻雜區(qū)，進(jìn)而使Ρ-η結(jié)的正向開啟電壓Vf由ρ型摻雜區(qū) 和η+型摻雜區(qū)的摻雜濃度所決定，以增加Ρ-η結(jié)的正向開啟電壓VF，降低旁路電流If。在本實(shí)施例中，形成所述第二 MOS晶體管的源極區(qū)30和漏極區(qū)50時(shí)，所采用的注 入劑量可以在ι χ IO1Vcm2至9 X IO1Vcm2之間。優(yōu)選的，所述傾斜離子注入工藝的注入能量 低于所述砷離子的注入能量，以確保所述傾斜離子注入工藝不會(huì)影響源極區(qū)和漏極區(qū)的形 成。較佳的，所述傾斜離子注入工藝的注入劑量可以在lX1013/Cm2至9X1013/Cm2之間。在本實(shí)施例中，所述第一補(bǔ)償區(qū)60和第二補(bǔ)償區(qū)70的摻雜濃度不宜過高，以防止 由于過高的摻雜濃度而導(dǎo)致出現(xiàn)帶間隧穿現(xiàn)象(BTBT)。較佳的，所述傾斜離子注入工藝的 注入能量?jī)?yōu)選在IOKeV至20KeV之間。在本實(shí)施例中，所述傾斜離子注入工藝的注入角度可以在20度40度之間。較佳
6的，所述傾斜離子注入工藝的注入角度為30度。當(dāng)然，上述數(shù)值并不用于限定本發(fā)明，本領(lǐng)域技術(shù)人員還可根據(jù)實(shí)際的器件要求， 相應(yīng)的調(diào)整所述傾斜離子注入工藝的注入能量、注入劑量和注入角度。需要說明的是，盡管在實(shí)施例中，為了形成第一補(bǔ)償區(qū)60和第二補(bǔ)償區(qū)70，需要 進(jìn)行額外的硼離子注入工藝，這將導(dǎo)致閾值電壓Vt輕微的升高；然而，這并不會(huì)影響CMOS 反相器的正常運(yùn)作，但卻可以非常有效的減小漏電流，進(jìn)而降低數(shù)字邏輯電路的功耗。顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精 神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍 之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
權(quán)利要求
1.一種絕緣體上硅互補(bǔ)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，包括第一導(dǎo)電類型的第一 金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，以及第二導(dǎo)電類型的第二金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體 管；第一金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管與第二金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管共用柵極 區(qū)(10)，并且圍繞柵極區(qū)(10)依次布置有第一金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的源極區(qū) (20)、第二金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的源極區(qū)(30)、第一金屬氧化物半導(dǎo)體場(chǎng)效應(yīng) 晶體管的漏極區(qū)(40)、以及第二金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的漏極區(qū)(50)，其特征在 于，還包括第一補(bǔ)償區(qū)(60)和第二補(bǔ)償區(qū)(70)，所述第一補(bǔ)償區(qū)(60)設(shè)置于第二金屬氧化 物半導(dǎo)體場(chǎng)效應(yīng)晶體管的源極區(qū)(30)與柵極區(qū)(10)之間，所述第二補(bǔ)償區(qū)(70)設(shè)置于第 二金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的漏極區(qū)(50)與柵極區(qū)(10)之間，第一補(bǔ)償區(qū)(60)和 第二補(bǔ)償區(qū)(70)與柵極區(qū)(10)的導(dǎo)電類型相同，并且，所述第一補(bǔ)償區(qū)(60)和第二補(bǔ)償 區(qū)(70)的摻雜濃度大于柵極區(qū)(10)的摻雜濃度。
2.如權(quán)利要求1所述的絕緣體上硅互補(bǔ)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，其特征在 于，所述第一金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管為P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，所 述第二金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管為N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。
3.如權(quán)利要求2所述的絕緣體上硅互補(bǔ)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，其特征在 于，所述柵極區(qū)(10)摻雜有P型雜質(zhì)離子。
4.如權(quán)利要求3所述的絕緣體上硅互補(bǔ)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，其特征在 于，所述第一補(bǔ)償區(qū)(60)和第二補(bǔ)償區(qū)(70)摻入了硼離子。
5.如權(quán)利要求4所述的絕緣體上硅互補(bǔ)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，其特征在 于，所述第二金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的源極區(qū)(30)和漏極區(qū)(50)摻入了砷離子。
6.如權(quán)利要求1或5所述的絕緣體上硅互補(bǔ)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，其特征 在于，所述第一補(bǔ)償區(qū)(60)和第二補(bǔ)償區(qū)(70)是利用傾斜離子注入工藝形成的。
7.如權(quán)利要求6所述的絕緣體上硅互補(bǔ)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，其特征在 于，所述傾斜離子注入工藝的注入能量為IOKeV 20KeV。
8.如權(quán)利要求6所述的絕緣體上硅互補(bǔ)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，其特征在 于，所述傾斜離子注入工藝的注入劑量為IX 1013/Cm2 9X 1013/Cm2。
9.如權(quán)利要求6所述的絕緣體上硅互補(bǔ)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，其特征在 于，所述傾斜離子注入工藝的注入角度為20度 40度。
全文摘要
本發(fā)明公開了一種絕緣體上硅互補(bǔ)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，其包括第一補(bǔ)償區(qū)和第二補(bǔ)償區(qū)，所述第一補(bǔ)償區(qū)設(shè)置于第二金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的源極區(qū)與柵極區(qū)之間，所述第二補(bǔ)償區(qū)設(shè)置于第二金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的漏極區(qū)與柵極區(qū)之間，第一補(bǔ)償區(qū)和第二補(bǔ)償區(qū)與柵極區(qū)的導(dǎo)電類型相同，并且，所述第一補(bǔ)償區(qū)和第二補(bǔ)償區(qū)的摻雜濃度大于柵極區(qū)的摻雜濃度。本發(fā)明可降低旁路電流，提高器件的性能。
文檔編號(hào)H01L29/06GK102005454SQ201010504649
公開日2011年4月6日 申請(qǐng)日期2010年10月12日 優(yōu)先權(quán)日2010年10月12日
發(fā)明者彭樹根, 肖軍, 高明輝 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司