專利名稱：一種制作柵極的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件的制作技術(shù)，特別涉及一種制作柵極的方法。
背景技術(shù)：
在半導(dǎo)體器件的制作過程中，包括柵極的制作，圖1為現(xiàn)有技術(shù)半導(dǎo)體器件的柵極制作方法流程圖，結(jié)合圖加 圖加所示的現(xiàn)有技術(shù)制作半導(dǎo)體器件的柵極過程剖面示意圖，進行詳細(xì)說明步驟101、如圖加所示，在硅襯底101上依次生成柵氧化層102和多晶硅層103 ；在本步驟之前，首先在硅襯底101內(nèi)通過雙阱工藝形成P阱和N阱(在圖中未示出)，然后在硅襯底101上形成淺槽隔離(在圖中未示出)，隔離P阱和N阱，后續(xù)再分別在 P阱和N阱上方的硅襯底101上制作柵極；在本步驟中，采用熱氧化方法生長得到柵氧化層102，厚度為20埃 50埃；采用化學(xué)氣相沉積方法沉積多晶硅層103，厚度為5000埃左右；步驟102、如圖2b所示，在多晶硅層103上沉積硬掩膜層104 ；在本步驟中，硬掩膜層104為氮氧化硅(SION)層或者抗反射層，沉積的厚度為500 埃 800埃；步驟103、如圖2c所示，在硬掩膜層104上涂覆光刻膠層105，然后按照柵極圖形對光刻膠層105進行曝光和顯影后，得到具有柵極圖形的光刻膠層105 ；在本步驟中，光刻膠層105的厚度可以為幾十埃 幾百埃；步驟104、如圖2d所示，以具有柵極圖形的光刻膠層105為掩膜，依次刻蝕硬掩膜層104、多晶硅層103及柵氧化層102，形成柵極106 ； 在本步驟中，刻蝕采用的是各向異性刻蝕方法，也就是等離子體物理刻蝕方法，刻蝕形成的柵極106的特征尺寸與光刻膠層105上形成的柵極圖形的特征尺寸相同；在本步驟中，刻蝕過程中會將柵極圖形的光刻膠層105都刻蝕掉；步驟105、如圖2e所示，濕法去除剩余的硬掩膜層104。在上述過程中，硬掩膜層105用于一方面，在刻蝕過程中作為多晶硅層104表面的保護，防止還未刻蝕到硅襯底101時，光刻膠層106就已經(jīng)消耗完后，損傷多晶硅層103表面；另一方面，可以使得涂覆光刻膠層105比較薄，不容易在光刻過程中倒塌；再一方面，還可以在光刻光刻膠層105過程中的曝光工藝時抗反射。采用現(xiàn)有技術(shù)的方法雖然可以得到柵極，但是由于光刻工藝的限制，所形成的柵極特征尺寸無法更小，也就是得到的柵極特性尺寸大于等于10納米。但是，隨著半導(dǎo)體器件越來越集成，需要其中的柵極特征尺寸也越來越小，常常小于10納米，采用現(xiàn)有的光刻工藝無法得到特征尺寸更小的柵極。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種制作柵極的方法，該方法制作的柵極特征尺寸能夠縮
為達到上述目的，本發(fā)明實施的技術(shù)方案具體是這樣實現(xiàn)的一種制作柵極的方法，該方法包括提供一半導(dǎo)體襯底，依次沉積柵氧化層和多晶硅層；在多晶硅層上依次沉積第一硬掩膜層和第二硬掩膜層后，在第二硬掩膜層表面涂覆光刻膠層；對光刻膠層進行光刻，得到具有柵極圖形的光刻膠層；以具有柵極圖形的光刻膠層為掩膜，采用各向異性刻蝕第二硬掩膜層，得到具有柵極圖形的第二硬掩膜層；以具有柵極圖形的第二硬掩膜層為掩膜，采用各向同性刻蝕第一硬掩膜層，得到具有特征尺寸縮小的柵極圖形的第一硬掩膜層，去除剩余的第二硬掩膜層，所述特征尺寸縮小為比第二硬掩膜層具有的柵極圖形的特征尺寸??；以具有特征尺寸縮小的柵極圖形的第一硬掩膜層為掩膜，采用各向異性依次刻蝕多晶硅層和柵氧化層，得到柵極后，去除剩余的第一硬掩膜層。所述第一硬掩膜層為氮化硅層，厚度為500 800埃。所述第二硬掩膜層由依次沉積的非定形碳層和氮氧化硅層組成，所述非定形碳的沉積厚度為400埃 780埃，所述氮氧化硅層的沉積厚度為100 20埃。所述第一硬掩膜層具有的特征尺寸縮小的柵極圖形的特征尺寸小于10納米。所述各向同性刻蝕方法在反應(yīng)腔中進行，反應(yīng)腔的壓力為5-20千帕斯特，源電極電壓為200-500伏，偏置電壓bias為50-200伏，四氟化碳?xì)怏w的含量為50-300標(biāo)準(zhǔn)立方厘米每分鐘SCCM。所述去除剩余的第二硬掩膜層采用干法刻蝕。由上述技術(shù)方案可見，本發(fā)明在制作柵極時，在多晶硅層與光刻膠層之間依次沉積第一硬掩膜層和第二硬掩膜層，首先，對第二硬掩膜層以具有柵極圖形的柵極為掩膜，采用各向異性刻蝕后，形成具有柵極圖形的第二硬掩膜層；然后，在以該具有柵極圖形的第二硬掩膜層為掩膜，采用各向同性刻蝕，從而在第一硬掩膜層得到特征尺寸變小的柵極圖形， 以具有特征尺寸變小的柵極圖形的第一硬掩膜層為掩膜，刻蝕多晶硅層和柵氧化層，得到特征尺寸變小的柵極，該特征尺寸變小指的是比光刻在光刻膠層的柵極特征尺寸縮小。這樣，本發(fā)明就可以基于兩層硬掩膜層及利用各向同性刻蝕工藝使得所制作的柵極特征尺寸縮小到10納米以內(nèi)，以適應(yīng)越來越集成的半導(dǎo)體器件的制作要求。


圖1為現(xiàn)有技術(shù)半導(dǎo)體器件的柵極制作方法流程圖；圖加 圖2e為現(xiàn)有技術(shù)制作半導(dǎo)體器件的柵極過程剖面示意圖；圖3為本發(fā)明半導(dǎo)體器件的柵極制作方法流程圖；圖如 圖4i為本發(fā)明制作半導(dǎo)體器件的柵極過程剖面示意圖。
具體實施例方式為使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下參照附圖并舉實施例，對本發(fā)明作進一步詳細(xì)說明。從現(xiàn)有技術(shù)在半導(dǎo)體器件上制作柵極的過程可以看出，在光刻膠層采用光刻工藝形成的柵極圖形的特征尺寸，決定了最終所形成柵極的特征尺寸。也就是說，所形成柵極的特征尺寸等于在光刻膠層所形成柵極圖形的特征尺寸。由于光刻工藝的限制(比如其中的曝光工藝限制)，在光刻膠層所形成柵極圖形的特征尺寸無法進一步縮小，一般會大于等于 10納米，所以所形成的柵極特征尺寸也無法進一步縮小，無法達到越來越集成的半導(dǎo)體器件所需要的柵極特征尺寸。因此，為了使得在半導(dǎo)體器件所形成柵極的特征尺寸越來越小，本發(fā)明在制作柵極時，在多晶硅層與光刻膠層之間依次沉積第一硬掩膜層和第二硬掩膜層，首先，對第二硬掩膜層以具有柵極圖形的柵極為掩膜，采用各向異性刻蝕后，形成具有柵極圖形的第二硬掩膜層；然后，再以該具有柵極圖形的第二硬掩膜層為掩膜，采用各向同性刻蝕，從而在第一硬掩膜層得到特征尺寸變小的柵極圖形，以具有特征尺寸變小的柵極圖形的第一硬掩膜層為掩膜，刻蝕多晶硅層和柵氧化層，得到特征尺寸變小的柵極，該特征尺寸變小指的是比光刻在光刻膠層的柵極特征尺寸縮小。在本發(fā)明中，第二硬掩膜層可以采用依次沉積的非定形碳層及氮氧化硅層組成， 第一硬掩膜層采用氮化硅層。兩層硬掩膜層要保證刻蝕選擇比比較大，易于采用不同的刻蝕方式分別進行刻蝕。圖3為本發(fā)明半導(dǎo)體器件的柵極制作方法流程圖，結(jié)合圖如 圖4i所示的本發(fā)明制作半導(dǎo)體器件的柵極過程剖面示意圖，進行詳細(xì)說明步驟301、如圖如所示，在硅襯底101上依次生成柵氧化層102和多晶硅層103 ；在本步驟之前，首先在硅襯底101內(nèi)通過雙阱工藝形成P阱和N阱(在圖中未示出)，然后在硅襯底101上形成淺槽隔離(在圖中未示出)，隔離P阱和N阱，后續(xù)再分別在 P阱和N阱上方的硅襯底101上制作柵極；在本步驟中，采用熱氧化方法生長得到柵氧化層102，厚度為20埃 50埃；采用化學(xué)氣相沉積方法沉積多晶硅層103，厚度為5000埃左右；步驟302、如圖4b所示，在多晶硅層103上沉積第一硬掩膜層401 ；在本步驟中，所沉積的第一硬掩膜層厚度為500埃 800埃，采用的材料為氮化硅層，保證對后續(xù)所沉積的第二硬掩膜層406有很好的選擇比；在本步驟中，可以采用化學(xué)氣相沉積方法沉積第一硬掩膜層401 ；步驟303、如圖如所示，在第一硬掩膜層401上沉積第二硬掩膜層402 ；在本步驟中，第二硬掩膜層包括依次沉積的非定形碳層及氮氧化硅層，其中，非定形碳的沉積厚度為400埃 780埃，沉積的氮氧化硅層為100 20埃左右，氮氧化硅層沉積的原因是使得第二硬掩膜層更好的與上層要涂覆的光刻膠層接觸，防止兩者之間的疊錯；在本步驟中，可以采用化學(xué)氣相沉積方法沉積第二硬掩膜層402 ；步驟304、如圖4d所示，在第二硬掩膜層402上涂覆光刻膠層105，然后按照柵極圖形對光刻膠層進行曝光和顯影后，得到具有柵極圖形的光刻膠層105 ；在本步驟中，光刻膠層105的厚度一般為幾十納米，由于光刻工藝的限制，所形成的柵極圖形的特征尺寸至少大于10納米；步驟305、如圖如所示，以具有柵極圖形的光刻膠層105為掩膜，采用各向異性方法刻蝕第二硬掩膜層402，在第二硬掩膜層402上形成柵極圖形；在本步驟中，在刻蝕過程中，光刻膠層105被消耗完，在第二硬掩膜層402上形成的柵極圖形的特征尺寸與在光刻膠層105上形成的柵極圖形的特征尺寸相同；在本步驟中，采用的各向異性方法采用現(xiàn)有的方法，也就是等離子體物理刻蝕方法，在反應(yīng)腔中采用離子轟擊第二硬掩膜層404的方法得到；步驟306、如圖4f所示，以具有柵極圖形的第二掩膜層402為掩膜，采用各向同性方法刻蝕第一硬掩膜層401，在第一硬掩膜層401上形成特征尺寸縮小的柵極圖形；在本步驟中，在第一硬掩膜層401形成的柵極圖形的特征尺寸比在第二硬掩膜層 402上形成柵極圖形的特征尺寸縮小，可以小于10納米，至于縮小的程度與各向同性方法刻蝕所采用的等離子體能量和濃度的關(guān)系，則可以進行試驗測量得知，保證各向同性方法刻蝕所采用的等離子體能量和濃度，可以得到所要求的在第一硬掩膜層401上形成柵極圖形的縮小特征尺寸；在本步驟中，各向同性方法刻蝕實際上就是等離子體化學(xué)刻蝕；在本步驟中，各向同性方法可以采用含氟的氣體在反應(yīng)腔中進行，具體地，反應(yīng)腔的壓力為5-20千帕斯特(mT)，源電極電壓(TCP)為200-500伏，偏置電壓(bias)為50-200 伏，四氟化碳?xì)怏w的含量為50-300標(biāo)準(zhǔn)立方厘米每分鐘(SCCM)；在本步驟中，第二掩膜層402的表面層在刻蝕時也會逐漸被刻蝕；步驟307、如圖4g所示，干法去除掉第二硬掩膜層406 ；在本步驟中，干法去除采用二氧化硫與氧氣的混合氣體進行，并在反應(yīng)腔中進行， 反應(yīng)腔的壓力為5-50mT，源電極電壓為400-1000伏，偏置電壓為50-400伏，通入的氧氣劑量為50-200sccm，通入的二氧化硫劑量為25_150sccm。步驟308、如圖4h所示，以具有特征尺寸縮小的柵極圖形的第一硬掩膜層401為掩膜，對多晶硅層103及柵氧化層102進行刻蝕后，形成柵極106 ；在本步驟中，采用的各向異性刻蝕方法，所形成的柵極特征尺寸與第一硬掩膜層 401上形成特征尺寸縮小的柵極圖形的特征尺寸相同，小于10納米；在本步驟中，可以采用現(xiàn)有的各向異性刻蝕方法進行，也就是等離子體物理刻蝕方法，在反應(yīng)腔中采用離子轟擊第二硬掩膜層404的方法得到；采用的工藝參數(shù)只要保證能夠刻蝕多晶硅層103及柵氧化層102即可；步驟309、如圖4i所示，采用濕法去除掉第一硬掩膜層401。采用圖3的過程就可以在半導(dǎo)體器件上形成特征尺寸比較小的柵極了。以上舉較佳實施例，對本發(fā)明的目的、技術(shù)方案和優(yōu)點進行了進一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換和改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一種制作柵極的方法，該方法包括提供一半導(dǎo)體襯底，依次沉積柵氧化層和多晶硅層；在多晶硅層上依次沉積第一硬掩膜層和第二硬掩膜層后，在第二硬掩膜層表面涂覆光刻膠層；對光刻膠層進行光刻，得到具有柵極圖形的光刻膠層；以具有柵極圖形的光刻膠層為掩膜，采用各向異性刻蝕第二硬掩膜層，得到具有柵極圖形的第二硬掩膜層；以具有柵極圖形的第二硬掩膜層為掩膜，采用各向同性刻蝕第一硬掩膜層，得到具有特征尺寸縮小的柵極圖形的第一硬掩膜層，去除剩余的第二硬掩膜層，所述特征尺寸縮小為比第二硬掩膜層具有的柵極圖形的特征尺寸??；以具有特征尺寸縮小的柵極圖形的第一硬掩膜層為掩膜，采用各向異性依次刻蝕多晶硅層和柵氧化層，得到柵極后，去除剩余的第一硬掩膜層。
2.如權(quán)利要求1所述的方法，其特征在于，所述第一硬掩膜層為氮化硅層，厚度為 500 800 埃。
3.如權(quán)利要求1所述的方法，其特征在于，所述第二硬掩膜層由依次沉積的非定形碳層和氮氧化硅層組成，所述非定形碳的沉積厚度為400埃 780埃，所述氮氧化硅層的沉積厚度為100 20埃。
4.如權(quán)利要求1所述的方法，其特征在于，所述第一硬掩膜層具有的特征尺寸縮小的柵極圖形的特征尺寸小于10納米。
5.如權(quán)利要求1所述的方法，其特征在于，所述各向同性刻蝕方法在反應(yīng)腔中進行，反應(yīng)腔的壓力為5-20千帕斯特，源電極電壓為200-500伏，偏置電壓bias為50-200伏，四氟化碳?xì)怏w的含量為50-300標(biāo)準(zhǔn)立方厘米每分鐘SCCM。
6.如權(quán)利要求1所述的方法，其特征在于，所述去除剩余的第二硬掩膜層采用干法刻蝕。
全文摘要
本發(fā)明公開了一種制作柵極的方法在半導(dǎo)體襯底，沉積柵氧化層和多晶硅層；依次沉積第一硬掩膜層和第二硬掩膜層后，涂覆光刻膠層；對光刻膠層進行光刻，得到具有柵極圖形的光刻膠層；以具有柵極圖形的光刻膠層為掩膜，采用各向異性刻蝕第二硬掩膜層，得到具有柵極圖形的第二硬掩膜層；以具有柵極圖形的第二硬掩膜層為掩膜，采用各向同性刻蝕第一硬掩膜層，得到具有特征尺寸縮小的柵極圖形的第一硬掩膜層，去除剩余的第二硬掩膜層；以具有特征尺寸縮小的柵極圖形的第一硬掩膜層為掩膜，采用各向異性依次刻蝕多晶硅層和柵氧化層，得到柵極后，去除剩余的第一硬掩膜層。該方法可以縮小所制作的柵極特征尺寸。
文檔編號H01L21/28GK102446724SQ201010503709
公開日2012年5月9日 申請日期2010年9月30日 優(yōu)先權(quán)日2010年9月30日
發(fā)明者張海洋, 黃敬勇 申請人:中芯國際集成電路制造(上海)有限公司