專(zhuān)利名稱(chēng)：應(yīng)變半導(dǎo)體溝道形成方法和半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體領(lǐng)域，尤其涉及半導(dǎo)體器件及其制造方法，更具體地，涉及一種應(yīng)變半導(dǎo)體溝道形成方法以及利用所述方法制造出的半導(dǎo)體器件。
背景技術(shù)：
在SiGe半導(dǎo)體器件中，大量采用了設(shè)置在SiGe弛豫層上的拉應(yīng)變Si層結(jié)構(gòu)。通常，SiGe弛豫層的組成以SihGi5x的形式表示，χ e
。圖IA示出了設(shè)置在SiGe弛豫層上的拉應(yīng)變Si層結(jié)構(gòu)的原子晶格示意圖，圖IB 示出了設(shè)置在SiGe弛豫層上的拉應(yīng)變Si層結(jié)構(gòu)的能級(jí)結(jié)構(gòu)。如圖IB所示，由于拉應(yīng)變Si 層中較大的雙軸拉應(yīng)力，拉應(yīng)變Si層中的導(dǎo)帶低于SiGe弛豫層中的導(dǎo)帶。根據(jù)這種結(jié)構(gòu)， 在拉應(yīng)變Si層中將獲得非常高的電子面內(nèi)遷移率。Currie 等在 Applied Physics Letters (第 72 卷，第 14 期，第 1718-20 頁(yè)，1998 年)中描述了馳豫層的制備方法及其性能(如圖2A 2D所示)。圖2A示出了 SiGe弛豫層的縱向Ge原子百分比分布。如圖2A所示，Ge原子百分比(Ge% )從下至上逐漸從0% 增加至100%，即組成SihGe5x中的χ從0逐漸變化為1。通過(guò)在Si襯底上生長(zhǎng)超厚(幾微米)的SiGe層來(lái)獲得SiGe弛豫層或Ge層。此外，通過(guò)缺陷產(chǎn)生(圖2B)來(lái)釋放SiGe弛豫層中的壓應(yīng)變，從而獲得SiGe弛豫層或Ge層。圖3AJB和3C分別示出了三種傳統(tǒng)的應(yīng)變Si溝道形成方法，圖3A示出了應(yīng)變Si/體SiGe MOSFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)結(jié)構(gòu)，圖示出了 SGOI (SiGe-On-Insulator)MOSFET 結(jié)構(gòu)，圖 3C 示出了 SSDOI (Strained Si Directly On Insulator) MOSFET 結(jié)構(gòu)。但是，在傳統(tǒng)的Si溝道形成方法中，在器件制造工藝(例如，淺溝槽隔離(STI)、 柵極形成等)之前，必須先在SiGe層(或埋層氧化物)上形成應(yīng)變Si覆層。這也導(dǎo)致了傳統(tǒng)的Si溝道形成方法存在以下問(wèn)題(1)在器件制造工藝期間，應(yīng)變Si覆層可能受到損耗，例如，STI工藝中的墊氧化處理、柵極形成工藝前的犧牲氧化處理、多種濕法化學(xué)清洗處理等，都可能導(dǎo)致應(yīng)變Si覆層發(fā)生損耗；(2)應(yīng)變Si覆層在高溫步驟中可能發(fā)生弛豫(應(yīng)力被釋放)，例如，用于激活源極/漏極摻雜劑的退火處理可能會(huì)導(dǎo)致應(yīng)變Si覆層中的應(yīng)力被釋放。

發(fā)明內(nèi)容
考慮到傳統(tǒng)工藝的上述缺陷，本發(fā)明提出了一種應(yīng)變半導(dǎo)體溝道形成方法，其中在去除替代柵之后，形成應(yīng)變半導(dǎo)體溝道(材料可以選用Si、Ge或SiGe)，從而避免了應(yīng)變半導(dǎo)體溝道暴露于高溫的源極/漏極退火處理，而且由于減少了應(yīng)變半導(dǎo)體溝道所要經(jīng)歷的處理步驟，避免了半導(dǎo)體層損耗。此外，本發(fā)明還提出了一種利用所述方法制造出的半導(dǎo)體器件。根據(jù)本發(fā)明的第一方案，提出了一種應(yīng)變半導(dǎo)體溝道形成方法，包括以下步驟在半導(dǎo)體襯底上形成SiGe弛豫層；在所述SiGe弛豫層上形成電介質(zhì)層，在所述電介質(zhì)層上形成替代柵，所述電介質(zhì)層和所述替代柵構(gòu)成了替代柵疊層結(jié)構(gòu)；沉積層間介電層，對(duì)所述層間介電層進(jìn)行平坦化處理，以暴露出所述替代柵；刻蝕去除所述替代柵和所述電介質(zhì)層，以形成開(kāi)口 ；在所述開(kāi)口中執(zhí)行選擇性半導(dǎo)體外延生長(zhǎng)，形成半導(dǎo)體外延層；沉積高K介電層和金屬層；以及對(duì)所沉積的金屬層和高K介電層執(zhí)行平坦化處理，去除覆蓋在所述層間介電層上的高K介電層和金屬層，形成金屬柵。優(yōu)選地，所述半導(dǎo)體外延層是Si外延層、Ge外延層、或者SiGe外延層。優(yōu)選地，在去除所述電介質(zhì)層之后，外延生長(zhǎng)所述半導(dǎo)體外延層之前，所述應(yīng)變半導(dǎo)體溝道形成方法還包括以下步驟在所述開(kāi)口中，對(duì)所述SiGe弛豫層進(jìn)行刻蝕，以刻蝕出用于半導(dǎo)體外延生長(zhǎng)的空間。優(yōu)選地，所述半導(dǎo)體外延層的厚度在5 IOnm的范圍內(nèi)。優(yōu)選地，所述SiGe弛豫層中Ge原子百分比從鄰近所述半導(dǎo)體襯底的20%逐漸變化為遠(yuǎn)離所述半導(dǎo)體襯底的100%。優(yōu)選地，在形成所述SiGe弛豫層的步驟中，形成刻蝕停止層。更優(yōu)選地，所述刻蝕停止層具有與所述SiGe弛豫層不同的Ge原子百分比。根據(jù)本發(fā)明的第二方案，提出了一種半導(dǎo)體器件，包括半導(dǎo)體襯底；SiGe弛豫層，形成在所述半導(dǎo)體襯底上；半導(dǎo)體外延層，形成在所述SiGe弛豫層上，位于所述SiGe弛豫層上，或者嵌入在所述SiGe弛豫層中；高K介電層，沉積在所述半導(dǎo)體外延層的整個(gè)表面上，形成為有底面的空心柱形；和金屬柵，填充在由所述高K介電層形成的空心柱形的內(nèi)部。優(yōu)選地，所述半導(dǎo)體外延層是Si外延層、Ge外延層、或者SiGe外延層。優(yōu)選地，所述半導(dǎo)體外延層的厚度在5 IOnm的范圍內(nèi)。優(yōu)選地，所述半導(dǎo)體器件還包括側(cè)墻，沉積在所述SiGe弛豫層上，圍繞所述半導(dǎo)體外延層和所述高K介電層的外周，或者圍繞所述高K介電層的外周；和層間介電層，沉積在所述SiGe弛豫層上，圍繞所述側(cè)墻的外周。優(yōu)選地，所述SiGe弛豫層中Ge原子百分比從鄰近所述半導(dǎo)體襯底的20%逐漸變化為遠(yuǎn)離所述半導(dǎo)體襯底的100%。優(yōu)選地，所述SiGe弛豫層形成有刻蝕停止層。更優(yōu)選地，所述刻蝕停止層具有與所述SiGe弛豫層不同的Ge原子百分比。根據(jù)本發(fā)明，不必在器件制造工藝之前，先在SiGe層(或埋層氧化物)上形成應(yīng)變Si覆層，而是利用替代柵工藝，在去除替代柵之后，才形成應(yīng)變半導(dǎo)體層，從而避免了應(yīng)變半導(dǎo)體溝道暴露于高溫的源極/漏極退火處理，而且由于減少了應(yīng)變半導(dǎo)體溝道所要經(jīng)歷的處理步驟，避免了應(yīng)變半導(dǎo)體層的損耗。


通過(guò)下面結(jié)合

本發(fā)明的優(yōu)選實(shí)施例，將使本發(fā)明的上述及其它目的、特征和優(yōu)點(diǎn)更加清楚，其中圖IA示出了設(shè)置在SiGe弛豫層上的拉應(yīng)變Si層結(jié)構(gòu)的原子晶格示意圖；圖IB示出了設(shè)置在SiGe弛豫層上的拉應(yīng)變Si層結(jié)構(gòu)的能級(jí)結(jié)構(gòu)；
5
圖2A和2B是用于說(shuō)明馳豫層的制備方法及其性能的示意圖；圖3AJB和3C分別示出了三種傳統(tǒng)的應(yīng)變Si溝道形成方法；圖4 14是示出了本發(fā)明第一實(shí)施例所提出的半導(dǎo)體器件制造方法的各個(gè)步驟的示意圖，其中圖14示出了根據(jù)本發(fā)明第一實(shí)施例所提出的半導(dǎo)體器件制造方法制造完成的半導(dǎo)體器件；圖4 9和15 18是示出了本發(fā)明第二實(shí)施例所提出的半導(dǎo)體器件制造方法的各個(gè)步驟的示意圖，其中圖18示出了根據(jù)本發(fā)明第二實(shí)施例所提出的半導(dǎo)體器件制造方法制造完成的半導(dǎo)體器件。應(yīng)當(dāng)注意的是，本說(shuō)明書(shū)附圖并非按照比例繪制，而僅為示意性的目的，因此，不應(yīng)被理解為對(duì)本發(fā)明范圍的任何限制和約束。在附圖中，相似的組成部分以相似的附圖標(biāo)號(hào)標(biāo)識(shí)。
具體實(shí)施例方式下面參照附圖對(duì)本發(fā)明的優(yōu)選實(shí)施例進(jìn)行詳細(xì)說(shuō)明，在描述過(guò)程中省略了對(duì)于本發(fā)明來(lái)說(shuō)是不必要的細(xì)節(jié)和功能，以防止對(duì)本發(fā)明的理解造成混淆。第一實(shí)施例首先，參考圖14，對(duì)根據(jù)本發(fā)明第一實(shí)施例所提出的工藝制造的半導(dǎo)體器件進(jìn)行詳細(xì)描述。圖14是示出了根據(jù)本發(fā)明第一實(shí)施例所提出的半導(dǎo)體器件制造方法制造完成的半導(dǎo)體器件的示意圖。如圖14所示，根據(jù)本發(fā)明第一實(shí)施例所提出的工藝制造的半導(dǎo)體器件主要包括 襯底300(Si晶片、SOI等)、SiGe弛豫層200 (Ge原子％按照?qǐng)D14所示從下到上的方向， 從20%變化至100% )、半導(dǎo)體外延層沈0(圖示為Si外延層沈0，也可以是Ge外延層或 SiGe外延層)(厚度為5 IOnm)、高K介電層320 (厚度為1 3nm)、金屬柵330,Si3N4側(cè)墻MO (寬度為10 40nm)、層間介電層250(厚度為15 50nm)，其中SiGe弛豫層200形成在襯底300上；由Si3N4側(cè)墻MO、Si外延層沈0、高K介電層320和金屬柵330構(gòu)成的柵極結(jié)構(gòu)形成在SiGe弛豫層200上；層間介電層250沉積在SiGe弛豫層200上，圍繞所述柵極結(jié)構(gòu)的Si3N4側(cè)墻MO的外周；Si外延層260形成在SiGe弛豫層200上，嵌入在SiGe弛豫層200中；高K介電層320沉積在Si外延層沈0的整個(gè)表面上，且形成為有底面的空心柱形；金屬柵330填充在由高K介電層320形成的空心柱形的內(nèi)部；Si3N4側(cè)墻240形成在 SiGe弛豫層200上，圍繞高K介電層320的外周。根據(jù)本發(fā)明第一實(shí)施例，不必在器件制造工藝之前，尤其是在形成源區(qū)/漏區(qū)之前，先在SiGe弛豫層200上形成應(yīng)變Si覆層，而是利用替代柵工藝，在去除替代柵、形成源區(qū)/漏區(qū)之后，才形成Si外延層沈0，從而避免了應(yīng)變Si溝道暴露于高溫的源極/漏極退火處理，而且由于減少了應(yīng)變Si溝道所要經(jīng)歷的處理步驟，避免了 Si外延層沈0的損耗。接下來(lái)，將結(jié)合圖4 14，對(duì)根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件制造方法的各個(gè)步驟進(jìn)行詳細(xì)描述。首先，如圖4所示，在襯底300 (Si晶片、SOI等)上形成SiGe弛豫層200。在SiGe 弛豫層200中，Ge原子％，即Ge原子的數(shù)目占總原子數(shù)的百分比，按照?qǐng)D4所示從下到上的方向(從鄰近襯底300到遠(yuǎn)離襯底300的方向)，例如，從20%逐漸變化至100%，即組成Si1^xGex中的χ從0. 2逐漸變化為1。在此，SiGe弛豫層200的組成的具體數(shù)值僅用作示例的目的，本領(lǐng)域普通技術(shù)人員可以根據(jù)實(shí)際需要選用適當(dāng)?shù)钠渌M成(即，重新選定χ的變化范圍)，χ的逐漸變化可以是線性變化、雙曲線變化、指數(shù)變化等多種變化形式。可選地， 結(jié)合圖10，可以在SiGe弛豫層200中形成刻蝕停止層(例如，改變Ge原子％)，從而可以控制在圖10所示的步驟中將要執(zhí)行的刻蝕的深度。具體地講，可以根據(jù)需要在SiGe弛豫層200中形成馳豫層/刻蝕停止層/馳豫層的疊層結(jié)構(gòu)來(lái)實(shí)現(xiàn)對(duì)刻蝕深度的控制。然后，如圖5所示，在SiGe弛豫層200上形成替代柵結(jié)構(gòu)(電介質(zhì)層220、替代柵 230(圖示為多晶硅柵230，也可以選用本領(lǐng)域公知的其他材料)、圍繞和覆蓋電介質(zhì)層220 和多晶硅柵230的Si3N4側(cè)墻240和Si3N4蓋層)。作為本發(fā)明的示例，電介質(zhì)層220的厚度為1 3nm，多晶硅柵230的厚度為20 70nm，Si3N4側(cè)墻240在圖示水平方向上的寬度為10 40nm，Si3N4蓋層的厚度為15 40nm。這一步驟同樣是傳統(tǒng)工藝的一部分，這里形成了多晶硅柵230以作為替代金屬柵的替代柵。可選地，在上述形成有替代柵結(jié)構(gòu)的半導(dǎo)體中間結(jié)構(gòu)中，采用常規(guī)方法(例如，通過(guò)進(jìn)行離子和高溫退火)，來(lái)形成源區(qū)/漏區(qū)(圖中未示出)。之后，如圖6所示，在已形成替代柵結(jié)構(gòu)的SiGe弛豫層200上沉積層間介電層 (Inter Layer Dielectric layer) 250。例如，未摻雜的氧化硅(SiO2)、各種摻雜的氧化硅 (如硼硅玻璃、硼磷硅玻璃等)和氮化硅(Si3N4)等可以作為層間介電層250的構(gòu)成材料。接下來(lái)，如圖7所示，對(duì)層間介電層250進(jìn)行化學(xué)機(jī)械平坦化(CMP)處理，從而暴
露出替代柵結(jié)構(gòu)的Si3N4蓋層。然后，如圖8所示，執(zhí)行另外的CMP處理或針對(duì)Si3N4的反應(yīng)離子刻蝕(RIE)處理， 去除Si3N4蓋層，暴露出替代柵結(jié)構(gòu)的多晶硅柵230。之后，如圖9所示，采用濕法刻蝕或干法刻蝕，去除多晶硅柵230。 接下來(lái)，如圖10所示，采用濕法刻蝕或干法刻蝕，對(duì)SiGe弛豫層200進(jìn)行刻蝕，以刻蝕出用于Si外延生長(zhǎng)的空間(刻蝕深度為5 lOnm)?？蛇x地，如之前參考圖4所述， 可以在SiGe弛豫層200中形成刻蝕停止層(例如，改變Ge原子％ )，從而可以控制刻蝕深度。然后，如圖11所示，在刻蝕形成的開(kāi)口中，執(zhí)行選擇性Si外延生長(zhǎng)，形成嵌入在 SiGe弛豫層200中的Si外延層^0，Si外延層沈0的頂面可以與SiGe弛豫層200的頂面在同一平面上(如圖11所示)，也可以不在同一平面上(未示出)。之后，如圖12所示，在圖11所示的結(jié)構(gòu)的表面上沉積高K介電層320，沉積厚度在 1 3nm的范圍內(nèi)。接下來(lái)，如圖13所示，在高K介電層320的表面上沉積用于構(gòu)成金屬柵330的金屬層，根據(jù)本發(fā)明，金屬層可以包括多層導(dǎo)電層，例如，首先沉積TiN層，然后再沉積TiAl層。最后，如圖14所示，對(duì)所形成的金屬層和高K介電層320執(zhí)行平坦化處理(例如， CMP處理等)，去除覆蓋在層間介電層250和Si3N4側(cè)墻240頂部的高K介電層320和金屬層，形成金屬柵330。在完成這一步驟之后，作為替代柵的多晶硅柵230已經(jīng)完全被金屬柵 330所取代。此后，可以按照傳統(tǒng)的方法執(zhí)行半導(dǎo)體制造工藝，例如形成源區(qū)硅化物/漏區(qū)硅化物，和/或形成CMOS器件等。
7
根據(jù)本發(fā)明第一實(shí)施例，不必在器件制造工藝之前，尤其是在形成源區(qū)/漏區(qū)之前，先在SiGe弛豫層200上形成應(yīng)變Si覆層，而是利用替代柵工藝，在去除替代柵、形成源區(qū)/漏區(qū)之后，才形成Si外延層沈0，從而避免了應(yīng)變Si溝道暴露于高溫的源極/漏極退火處理，而且由于減少了應(yīng)變Si溝道所要經(jīng)歷的處理步驟，避免了 Si外延層沈0的損耗。第二實(shí)施例首先，參考圖18，對(duì)根據(jù)本發(fā)明第二實(shí)施例所提出的工藝制造的半導(dǎo)體器件進(jìn)行詳細(xì)描述。圖18是示出了根據(jù)本發(fā)明第二實(shí)施例所提出的半導(dǎo)體器件制造方法制造完成的半導(dǎo)體器件的示意圖。如圖18所示，根據(jù)本發(fā)明第二實(shí)施例所提出的工藝制造的半導(dǎo)體器件主要包括 襯底300(Si晶片、SOI等)、SiGe弛豫層200 (Ge原子％按照?qǐng)D18所示從下到上的方向， 從20%變化至100% )、半導(dǎo)體外延層沈0(圖示為Si外延層沈0，也可以是Ge外延層或 SiGe外延層)(厚度為5 IOnm)、高K介電層320(厚度為1 3nm)、金屬柵330,Si3N4側(cè)墻MO (寬度為10 40nm)、層間介電層250(厚度為15 50nm)，其中SiGe弛豫層200形成在襯底300上；由Si3N4側(cè)墻MO、Si外延層沈0、高K介電層320和金屬柵330構(gòu)成的柵極結(jié)構(gòu)形成在SiGe弛豫層200上；層間介電層250沉積在SiGe弛豫層200上，圍繞所述柵極結(jié)構(gòu)的Si3N4側(cè)墻MO的外周；Si外延層260位于SiGe弛豫層200的頂面上；高K介電層320沉積在Si外延層沈0的整個(gè)表面上，且形成為有底面的空心柱形；金屬柵330填充在由高K介電層320形成的空心柱形的內(nèi)部；Si3N4側(cè)墻240形成在SiGe弛豫層200上，圍繞Si外延層260和高K介電層320的外周。根據(jù)本發(fā)明第二實(shí)施例，不必在器件制造工藝之前，尤其是在形成源區(qū)/漏區(qū)之前，先在SiGe弛豫層200上形成應(yīng)變Si覆層，而是利用替代柵工藝，在去除替代柵、形成源區(qū)/漏區(qū)之后，才形成Si外延層沈0，從而避免了應(yīng)變Si溝道暴露于高溫的源極/漏極退火處理，而且由于減少了應(yīng)變Si溝道所要經(jīng)歷的處理步驟，避免了 Si外延層沈0的損耗。接下來(lái)，將結(jié)合圖4 9和15 18，對(duì)根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法的各個(gè)步驟進(jìn)行詳細(xì)描述。圖4 9的步驟與本發(fā)明上述第一實(shí)施例相同，為了行文簡(jiǎn)潔起見(jiàn)，這里省略了對(duì)圖4 9的詳細(xì)描述，具體內(nèi)容可參考第一實(shí)施例中的詳細(xì)描述。如圖9所示，多晶硅柵230已通過(guò)濕法刻蝕或干法刻蝕被去除。接下來(lái)，如圖15所示，直接在SiGe弛豫層200上、由Si3N4側(cè)墻240所環(huán)繞的開(kāi)口中，執(zhí)行選擇性Si外延生長(zhǎng)，形成位于SiGe弛豫層200的頂面上的Si外延層^0，Si外延層260的厚度為5 10nm。之后，如圖16所示，在圖15所示的結(jié)構(gòu)的表面上沉積高K介電層320，沉積厚度在 1 3nm的范圍內(nèi)。接下來(lái)，如圖17所示，在高K介電層320的表面上沉積用于構(gòu)成金屬柵330的金屬層，根據(jù)本發(fā)明，金屬層可以包括多層導(dǎo)電層，例如，首先沉積TiN層，然后再沉積TiAl層。最后，如圖18所示，對(duì)所形成的金屬層和高K介電層320執(zhí)行平坦化處理(例如， CMP處理等)，去除覆蓋在層間介電層250和Si3N4側(cè)墻240頂部的高K介電層320和金屬層，形成金屬柵330。在完成這一步驟之后，作為替代柵的多晶硅柵230已經(jīng)完全被金屬柵 330所取代。
此后，可以按照傳統(tǒng)的方法執(zhí)行半導(dǎo)體制造工藝，例如形成源區(qū)硅化物/漏區(qū)硅化物，和/或形成CMOS器件等。根據(jù)本發(fā)明第二實(shí)施例，不必在器件制造工藝之前，尤其是在形成源區(qū)/漏區(qū)之前，先在SiGe弛豫層200上形成應(yīng)變Si覆層，而是利用替代柵工藝，在去除替代柵、形成源區(qū)/漏區(qū)之后，才形成Si外延層沈0，從而避免了應(yīng)變Si溝道暴露于高溫的源極/漏極退火處理，而且由于減少了應(yīng)變Si溝道所要經(jīng)歷的處理步驟，避免了 Si外延層沈0的損耗。至此已經(jīng)結(jié)合優(yōu)選實(shí)施例對(duì)本發(fā)明進(jìn)行了描述。應(yīng)該理解，本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍的情況下，可以進(jìn)行各種其它的改變、替換和添加。因此，本發(fā)明的范圍不局限于上述特定實(shí)施例，而應(yīng)由所附權(quán)利要求所限定。
權(quán)利要求
1.一種應(yīng)變半導(dǎo)體溝道形成方法，包括以下步驟 在半導(dǎo)體襯底上形成SiGe弛豫層；在所述SiGe弛豫層上形成電介質(zhì)層，在所述電介質(zhì)層上形成替代柵，所述電介質(zhì)層和所述替代柵構(gòu)成了替代柵疊層結(jié)構(gòu)；沉積層間介電層，對(duì)所述層間介電層進(jìn)行平坦化處理，以暴露出所述替代柵； 刻蝕去除所述替代柵和所述電介質(zhì)層，以形成開(kāi)口 ； 在所述開(kāi)口中執(zhí)行選擇性半導(dǎo)體外延生長(zhǎng)，形成半導(dǎo)體外延層； 沉積高K介電層和金屬層；以及對(duì)所沉積的金屬層和高K介電層執(zhí)行平坦化處理，去除覆蓋在所述層間介電層上的高 K介電層和金屬層，形成金屬柵。
2.根據(jù)權(quán)利要求1所述的應(yīng)變半導(dǎo)體溝道形成方法，其中所述半導(dǎo)體外延層是Si外延層、Ge外延層、或者SiGe外延層。
3.根據(jù)權(quán)利要求1或2所述的應(yīng)變半導(dǎo)體溝道形成方法，在去除所述電介質(zhì)層之后，外延生長(zhǎng)所述半導(dǎo)體外延層之前，還包括以下步驟在所述開(kāi)口中，對(duì)所述SiGe弛豫層進(jìn)行刻蝕，以刻蝕出用于半導(dǎo)體外延生長(zhǎng)的空間。
4.根據(jù)權(quán)利要求1 3之一所述的應(yīng)變半導(dǎo)體溝道形成方法，其中所述半導(dǎo)體外延層的厚度在5 IOnm的范圍內(nèi)。
5.根據(jù)權(quán)利要求1 4之一所述的應(yīng)變半導(dǎo)體溝道形成方法，其中所述SiGe弛豫層中Ge原子百分比從鄰近所述半導(dǎo)體襯底的20%逐漸變化為遠(yuǎn)離所述半導(dǎo)體襯底的100%。
6.根據(jù)權(quán)利要求1 5之一所述的應(yīng)變半導(dǎo)體溝道形成方法，其中在形成所述SiGe弛豫層的步驟中，形成刻蝕停止層。
7.根據(jù)權(quán)利要求6所述的應(yīng)變半導(dǎo)體溝道形成方法，其中所述刻蝕停止層具有與所述S iGe弛豫層不同的Ge原子百分比。
8.一種半導(dǎo)體器件，包括 半導(dǎo)體襯底；SiGe弛豫層，形成在所述半導(dǎo)體襯底上；半導(dǎo)體外延層，形成在所述SiGe弛豫層上，位于所述SiGe弛豫層上，或者嵌入在所述 SiGe弛豫層中；高K介電層，沉積在所述半導(dǎo)體外延層的整個(gè)表面上，形成為有底面的空心柱形；和金屬柵，填充在由所述高K介電層形成的空心柱形的內(nèi)部。
9 根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中所述半導(dǎo)體外延層是Si外延層、Ge外延層、或者SiGe外延層。
10.根據(jù)權(quán)利要求8或9所述的半導(dǎo)體器件，其中所述半導(dǎo)體外延層的厚度在5 IOnm的范圍內(nèi)。
11.根據(jù)權(quán)利要求8 10之一所述的半導(dǎo)體器件，還包括側(cè)墻，沉積在所述SiGe弛豫層上，圍繞所述半導(dǎo)體外延層和所述高K介電層的外周，或者圍繞所述高K介電層的外周；和層間介電層，沉積在所述SiGe弛豫層上，圍繞所述側(cè)墻的外周。
12.根據(jù)權(quán)利要求8 11之一所述的半導(dǎo)體器件，其中所述SiGe弛豫層中Ge原子百分比從鄰近所述半導(dǎo)體襯底的20%逐漸變化為遠(yuǎn)離所述半導(dǎo)體襯底的100%。
13.根據(jù)權(quán)利要求8 12之一所述的半導(dǎo)體器件，其中所述SiGe弛豫層形成有刻蝕停止層。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其中所述刻蝕停止層具有與所述SiGe弛豫層不同的Ge原子百分比。
全文摘要
本發(fā)明提出了一種應(yīng)變半導(dǎo)體溝道形成方法，包括以下步驟在半導(dǎo)體襯底上形成SiGe弛豫層；在所述SiGe弛豫層上形成電介質(zhì)層，在所述電介質(zhì)層上形成替代柵，所述電介質(zhì)層和所述替代柵構(gòu)成了替代柵結(jié)構(gòu)；沉積層間介電層，對(duì)所述層間介電層進(jìn)行平坦化處理，以暴露出所述替代柵；刻蝕去除所述替代柵和所述電介質(zhì)層，以形成開(kāi)口；在所述開(kāi)口中執(zhí)行選擇性半導(dǎo)體外延生長(zhǎng)，形成半導(dǎo)體外延層；沉積高K介電層和金屬層；以及對(duì)所沉積的金屬層和高K介電層執(zhí)行平坦化處理，去除覆蓋在所述層間介電層上的高K介電層和金屬層，形成金屬柵。本發(fā)明還提出了一種通過(guò)上述工藝制造的半導(dǎo)體器件。
文檔編號(hào)H01L29/78GK102347235SQ20101024498
公開(kāi)日2012年2月8日 申請(qǐng)日期2010年8月4日 優(yōu)先權(quán)日2010年8月4日
發(fā)明者尹海洲, 朱慧瓏, 駱志炯 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所