專利名稱：薄膜晶體管基底和用于薄膜晶體管基底的薄膜晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及設(shè)有多種類型具有不同擊穿電壓性能的TFT的薄膜晶體管(TFT)基底 或TFT電路，具體的，涉及設(shè)有通過相對(duì)較低的電壓和相對(duì)較高的電壓驅(qū)動(dòng)的至少兩個(gè)TFT 的TFT基底或TFT電路。
背景技術(shù)：
在采用了設(shè)有開關(guān)器件的驅(qū)動(dòng)器電路基底或所謂的TFT基底的液晶顯示裝置中， 在由玻璃或石英制成的絕緣基底上形成有多個(gè)TFT，并且目前它用于切換像素和其它驅(qū)動(dòng) 電路。對(duì)于TFT基底而言，最近的技術(shù)由于要在單塊絕緣基底上設(shè)置多種類型具有不同擊 穿電壓性能特性的TFT從而需要TFT基底具有越來(lái)越多的功能。具體地說，TFT基底至少需 要兩種類型的TFT。一種類型是在相對(duì)較低的電壓(大約1.5-5V)下以高速度驅(qū)動(dòng)的TFT， 這通常用于信號(hào)處理電路等。另一種類型是在相對(duì)較高的電壓(大約10-40V)下驅(qū)動(dòng)的 TFT，這通常用于驅(qū)動(dòng)像素或外圍電路。一般來(lái)說，難以形成兼有高電流驅(qū)動(dòng)性能和高擊穿電壓性能的TFT。因此，不同類 型的TFT單獨(dú)形成在相同的基底上，從而單獨(dú)制造出具有高電流驅(qū)動(dòng)性能的一個(gè)TFT和具 有高擊穿電壓性能的另一個(gè)TFT。例如，如在日本專利申請(qǐng)?zhí)卦S公開No. 2003-45892 (專利 文獻(xiàn)1)的圖25和段落118-124中所述一樣，低電壓驅(qū)動(dòng)TFT和高電壓驅(qū)動(dòng)TFT設(shè)計(jì)成在 頂部柵極電極和半導(dǎo)體層之間具有不同厚度的柵極絕緣薄膜。在這種結(jié)構(gòu)中，低電壓驅(qū)動(dòng) TFT在半導(dǎo)體層例如硅層的上部上設(shè)有第一柵極絕緣薄膜，而高電壓驅(qū)動(dòng)TFT在半導(dǎo)體層 的上部上不僅設(shè)有第一柵極絕緣薄膜，而且還設(shè)有第二柵極絕緣薄膜，從而高電壓驅(qū)動(dòng)TFT 的柵極絕緣薄膜的總厚度變?yōu)榈谝粬艠O絕緣薄膜和第二柵極絕緣薄膜的厚度的總和。在專利文獻(xiàn)1中，低電壓驅(qū)動(dòng)TFT和高電壓驅(qū)動(dòng)TFT分別需要單獨(dú)的工序來(lái)形成 每個(gè)頂部柵極電極。另外，第一和第二絕緣薄膜分別在形成低電壓驅(qū)動(dòng)TFT和高電壓驅(qū)動(dòng) TFT的柵極電極之前形成。因此，這種結(jié)構(gòu)由于需要更多的制造工序所以在生產(chǎn)成本方面是 不利的。

發(fā)明內(nèi)容
本發(fā)明的示例性目的在于提供一種兼容的TFT，其中可以在不增加在相同基底上 的頂部柵極電極形成工序的情況下很容易將不同的擊穿電壓性能特性改變?yōu)槿我环N擊穿 電壓性能特性。根據(jù)本發(fā)明示例性方面的薄膜晶體管(TFT)基底包括位于相同基底上的第一和 第二不同類型的TFT。第一 TFT其特征在于，下導(dǎo)電層或底部柵極電極層設(shè)在基底和第一絕緣層之間，而上導(dǎo)電層或頂部柵極電極層設(shè)置在形成在位于第一絕緣層上的半導(dǎo)體層上的 第二絕緣層上。第一導(dǎo)電層具有第一和第二區(qū)域，從而第一區(qū)域在不與半導(dǎo)體層重疊的情 況下與第一導(dǎo)電層重疊，而第二區(qū)域與半導(dǎo)體層重疊，并且第一區(qū)域大于第二區(qū)域，同時(shí)第 二絕緣層比第一絕緣層更薄。除了沒有柵極電極層之外，第二 TFT具有與第一 TFT相同的 結(jié)構(gòu)。


從下面結(jié)合附圖給出的詳細(xì)說明中將了解本發(fā)明的示例性特征和優(yōu)點(diǎn)，其中圖IA為示例性剖視圖，顯示出根據(jù)本發(fā)明的TFT結(jié)構(gòu)；圖IB為示例性透視圖，顯示出根據(jù)本發(fā)明在圖IA中所示的TFT結(jié)構(gòu)；圖IC為示例性平面圖，顯示出根據(jù)本發(fā)明的TFT結(jié)構(gòu)的構(gòu)思，并且顯示出沿著在 圖IA中所示的虛線I-I剖開的剖視圖；圖ID為示例性特征曲線圖，顯示出根據(jù)本發(fā)明的TFT結(jié)構(gòu)中在柵極電極的電位和 無(wú)Si區(qū)域與有Si區(qū)域的面積比之間的關(guān)系；圖2A為根據(jù)本發(fā)明第一示例性實(shí)施方案形成在基底上的低電壓TFT的剖視圖；圖2B為根據(jù)本發(fā)明第一示例性實(shí)施方案形成在圖2A中所示的相同基底上的高電 壓TFT的剖視圖；圖3A為根據(jù)本發(fā)明第一示例性實(shí)施方案的TFT結(jié)構(gòu)的剖視圖；圖3B為剖視圖，顯示出在圖3A中所示的TFT結(jié)構(gòu)的多個(gè)變化結(jié)構(gòu)；圖4為根據(jù)本發(fā)明第一示例性實(shí)施方案的TFT結(jié)構(gòu)的剖視圖；圖5為剖視圖，顯示出根據(jù)本發(fā)明第一示例性實(shí)施方案的TFT結(jié)構(gòu)的構(gòu)思的典型 變型；圖6A為特征曲線圖，顯示出在具有浮動(dòng)頂部柵極或沒有頂部柵極的情況下在TFT 特征方面的差異；圖6B為特征曲線圖，顯示出由于面積比改變而出現(xiàn)的在TFT特征方面的差別；圖7為根據(jù)本發(fā)明第二示例性實(shí)施方案的TFT結(jié)構(gòu)的剖視圖；圖8為根據(jù)本發(fā)明第二示例性實(shí)施方案的TFT結(jié)構(gòu)的剖視圖；圖9A為根據(jù)本發(fā)明第三示例性實(shí)施方案形成在基底上的低電壓TFT的剖視圖，其 具有與第一示例性實(shí)施方案相關(guān)的偏置結(jié)構(gòu)；圖9B為的根據(jù)本發(fā)明第三示例性實(shí)施方案形成在圖9A所示的相同基底上的高電 壓TFT的剖視圖；圖IOA為根據(jù)本發(fā)明第三示例性實(shí)施方案形成在基底上的低電壓TFT的剖視圖， 其具有與第二示例性實(shí)施方案相關(guān)的偏置結(jié)構(gòu)；圖IOB為根據(jù)本發(fā)明第三示例性實(shí)施方案形成在圖IOA所示的相同基底上的高電 壓TFT的剖視圖；圖IlA為根據(jù)本發(fā)明第三示例性實(shí)施方案形成在基底上的低電壓TFT的剖視圖， 其具有與第一示例性實(shí)施方案相關(guān)的多柵極結(jié)構(gòu)；圖IlB為根據(jù)本發(fā)明第三示例性實(shí)施方案形成在圖IlA所示的相同基底上的高電 壓TFT的剖視圖12A為根據(jù)本發(fā)明第三示例性實(shí)施方案形成在基底上的低電壓TFT的剖視圖， 其具有與第二示例性實(shí)施方案相關(guān)的多柵極結(jié)構(gòu)；圖12B為根據(jù)本發(fā)明第三示例性實(shí)施方案形成在圖12A所示的相同基底上的高電 壓TFT的剖視圖；圖13A為根據(jù)本發(fā)明第三示例性實(shí)施方案的改進(jìn)實(shí)施例形成基底上的低電壓TFT 的剖視圖；圖13B為根據(jù)本發(fā)明第三示例性實(shí)施方案的改進(jìn)實(shí)施例形成在圖13A所示的基底 上的高電壓TFT的剖視圖；圖14A為平面圖，顯示出與相關(guān)技術(shù)相關(guān)的像素陣列結(jié)構(gòu)；圖14B為平面圖，顯示出根據(jù)本發(fā)明第四示例性實(shí)施方案的像素陣列結(jié)構(gòu)；圖14C為平面圖，顯示出根據(jù)本發(fā)明第四示例性實(shí)施方案的改進(jìn)實(shí)施例的像素陣 列結(jié)構(gòu)；圖15A為根據(jù)本發(fā)明第三示例性實(shí)施方案的改進(jìn)實(shí)施例形成在基底上的η通道型 低電壓TFT，其具有在圖13Α中所示的用于CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)器件的類似結(jié) 構(gòu)；圖15B為根據(jù)本發(fā)明第三示例性實(shí)施方案形成在圖15A所示的改進(jìn)實(shí)施例的相同 基底上的η通道型高電壓TFT，其具有在圖13Β所示的用于CMOS器件的類似結(jié)構(gòu)；圖16A為根據(jù)本發(fā)明第三示例性實(shí)施方案的改進(jìn)實(shí)施例形成在基底上的ρ通道型 低電壓TFT，其具有在圖13A中所示的用于CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)器件的類似結(jié) 構(gòu)；圖16B為根據(jù)本發(fā)明第三示例性實(shí)施方案的改進(jìn)實(shí)施例形成在圖16A所示的相同 基底上的P通道型高電壓TFT，其具有在圖13B所示的用于CMOS器件的類似結(jié)構(gòu)；圖17A為示意性平面圖，顯示出根據(jù)本發(fā)明第五示例性實(shí)施方案的TFT結(jié)構(gòu)；圖17B為沿著在圖17A中所示的虛線II-II剖開的TFT結(jié)構(gòu)的剖視圖；圖17C為沿著在圖17A中所示的虛線III-III剖開的TFT結(jié)構(gòu)的剖視圖；圖18A為示意性平面圖，顯示出根據(jù)本發(fā)明第六示例性實(shí)施方案的TFT結(jié)構(gòu)；圖18B為沿著在圖18A中所示的虛線IV-IV剖開的TFT結(jié)構(gòu)的剖視圖；圖18C為沿著在圖18A中所示的虛線V_V剖開的TFT結(jié)構(gòu)的剖視圖。
具體實(shí)施例方式在說明本發(fā)明的示例性實(shí)施方案之前，將首先說明本發(fā)明的基本構(gòu)思。為了解決 上述問題，第一柵極電極層和第二柵極電極層按照將半導(dǎo)體層例如硅層夾入(sandwich) 在絕緣基底上的方式設(shè)置。在下面的描述中，位于半導(dǎo)體層下面(基底的近側(cè))的第一柵極 電極層被稱為底部柵極電極層，和位于半導(dǎo)體層上方(基底的遠(yuǎn)側(cè))的第二柵極電極層被 稱為頂部柵極電極層。在底部柵極電極層和頂部柵極電極層之間設(shè)有第一柵極絕緣薄膜， 并且在頂部柵極電極層和半導(dǎo)體層之間設(shè)有第二柵極絕緣薄膜。第一柵極絕緣薄膜和第二 柵極絕緣薄膜在下面分別被稱為底部柵極絕緣薄膜和頂部柵極絕緣薄膜。根據(jù)本發(fā)明，使 底部柵極絕緣薄膜比頂部柵極絕緣薄膜更厚。在底部柵極電極層和頂部柵極電極層相互電連接時(shí)，建立了所謂的雙柵極結(jié)構(gòu)，從而施加在底部柵極電極層上的驅(qū)動(dòng)電壓同時(shí)也施加在頂部柵極電極層上。另一方面，在 兩個(gè)柵極電極層沒有直接連接從而沒有將頂部柵極電極層的電位固定由此成為浮動(dòng)狀態(tài) 時(shí)，在頂部柵極電極層處的電位受到在結(jié)構(gòu)上與頂部柵極電極層重疊的導(dǎo)電層的電位和在 結(jié)構(gòu)上與頂部柵極電極層重疊的半導(dǎo)體層的電位的影響。因此，在頂部柵極電極層處的電 位由上述重疊的導(dǎo)電層和半導(dǎo)體層的電位以及形成在上述重疊區(qū)域之間的耦合電容決定。 在處于浮動(dòng)狀態(tài)中的頂部柵極電極層在不與源極/漏極區(qū)域重疊的情況下在較大區(qū)域中 與底部柵極電極層重疊時(shí)，尤其在重疊區(qū)域與和半導(dǎo)體層重疊的區(qū)域相比足夠大時(shí)，在頂 部柵極電極層處的電位變?yōu)槠鋽?shù)值接近在底部柵極電極層處的電位。現(xiàn)在將參照?qǐng)DIA至IC對(duì)上述內(nèi)容進(jìn)行詳細(xì)說明。作為底部柵極電極層的下金屬 接線1被底部柵極絕緣薄膜2覆蓋。半導(dǎo)體層3按照橫跨一部分下金屬接線1的方式形成 在底部柵極絕緣薄膜2上。在半導(dǎo)體層3上連續(xù)形成有頂部柵極絕緣薄膜4和作為頂部柵 極電極層的上金屬接線5?，F(xiàn)在考慮這樣一種結(jié)構(gòu)，上金屬接線5的尺寸與下金屬接線1的 尺寸相同，并且下金屬接線1的電位固定為\，同時(shí)假設(shè)半導(dǎo)體層3的電位為VSi。另外認(rèn) 為上金屬接線5的電位沒有從外面固定，從而成為所謂的浮動(dòng)狀態(tài)。 在這種結(jié)構(gòu)，具有浮動(dòng)狀態(tài)的上金屬接線5的電位由下金屬接線1和半導(dǎo)體層3 的電位、以及形成在上金屬接線5與下金屬接線1和半導(dǎo)體層3兩者之間的電容這兩者決 定。假設(shè)形成在上金屬接線5和半導(dǎo)體層3之間的電容為Ca，形成在上金屬接線5和下金 屬線1之間的電容為Cb，則具有浮動(dòng)狀態(tài)的上金屬接線5的電位Vf由下面的公式1表示。Vf = [ (CA/ (Ca+Cb) ) ] X Vsi+ [ (CB/ (Ca+Cb) ) ] X Vm (公式 1)在TFT結(jié)構(gòu)中，在許多情況下，認(rèn)為在圖1所示的結(jié)構(gòu)中的半導(dǎo)體層為通道區(qū)域并 且其電位通常接近零伏特，從而可以在不引起性質(zhì)問題的情況下將上面的公式1可以近似 為下面的公式2。Vf = [ (CB/ (Ca+Cb) ) ] X Vm (公式 1)從公式2中可以清楚看出，在Cb與Ca相比足夠大時(shí)，具有浮動(dòng)狀態(tài)的上金屬接線 5的電位Vf變得與下金屬接線1的電位Vm幾乎相同。圖ID顯示出在下金屬接線1的電位固定為-16V并且柵極絕緣薄膜4的厚度為 120nm時(shí)隨著柵極絕緣薄膜2的膜厚從120nm變?yōu)?00nm在其縱軸上的浮動(dòng)?xùn)艠O的電位或 上金屬接線5的電位。圖ID的橫軸表示無(wú)Si區(qū)域與有Si區(qū)域的面積比，即在沒有半導(dǎo)體 層3的情況下在下金屬接線1和上金屬接線5之間的第一面積(主要為Cb)與在具有半導(dǎo) 體層3的情況下在下金屬接線1和上金屬接線5之間的第二面積(主要為Ca)之間的比值。 從這個(gè)結(jié)果可以看出，在上述面積比超過20倍時(shí)，具有浮動(dòng)狀態(tài)的上金屬接線5的電位接 近下金屬接線1的電位。在實(shí)際的TFT結(jié)構(gòu)中，因?yàn)榘雽?dǎo)體層3的電位即通道區(qū)域的電位 相對(duì)變得接近下金屬接線1的電位(由于下金屬線1的電位或漏極區(qū)域的電位的影響)，對(duì) 于上述面積比的限制變得比在圖ID中所示的結(jié)果更弱。由于上述機(jī)理，即使在頂部柵極電 極和底部柵極電極沒有直接連接的情況下，上述結(jié)構(gòu)也將通過滿足上述結(jié)構(gòu)條件而變得等 同于相關(guān)技術(shù)的上述雙柵極結(jié)構(gòu)。換句話說，因?yàn)榈撞繓艠O絕緣薄膜比頂部柵極絕緣薄膜更厚，所以由于本發(fā)明的 結(jié)構(gòu)而導(dǎo)致的雙柵極特征主要表現(xiàn)為頂部柵極電極特征，即基于其中柵極絕緣薄膜較薄的 情況的特征。另一方面，在刪除頂部柵極電極時(shí)，TFT主要表現(xiàn)為底部柵極電極特征，即基
7于其中柵極絕緣薄膜較厚的情況的特征。因此，可以根據(jù)是否設(shè)有頂部柵極電極來(lái)在相同 的基底上設(shè)置在擊穿電壓性能上不同的多種類型TFT。因此，可以很容易在相同基底上構(gòu)造 出低電壓TFT和高電壓TFT。另外，根據(jù)前面考慮的方式，可以提供這樣一種TFT結(jié)構(gòu)，它包括設(shè)在絕緣基底上 的柵極端子層、覆蓋柵極端子層的第一絕緣層、設(shè)在第一絕緣層上并且包括有源極區(qū)域和 漏極區(qū)域的半導(dǎo)體層、設(shè)在半導(dǎo)體層上的第二絕緣層和設(shè)在第二絕緣層上的頂部柵極電極 層。頂部柵極電極層具有第一區(qū)域和第二區(qū)域，從而第一區(qū)域與半導(dǎo)體層重疊，并且第二區(qū) 域在不與半導(dǎo)體層重疊的情況下與柵極端子層重疊。并且如必要時(shí)選擇低電壓TFT或高 電壓TFT中的任一種的情況一樣，還可以任意選擇具有不同擊穿電壓性能特征的不同類型 TFT中的任一種。圖IB為示例性透視圖，顯示出根據(jù)在圖IA中所示的本發(fā)明的TFT結(jié)構(gòu)。圖IC為 示例性平面圖，顯示出根據(jù)本發(fā)明的TFT結(jié)構(gòu)的構(gòu)思以及沿著在圖IA所示的虛線I-I剖開 的剖視圖。在頂部柵極電極處于浮動(dòng)狀態(tài)同時(shí)只有絕緣層夾在底部柵極電極和頂部柵極電 極之間時(shí)，在頂部柵極電極處的電位變得與在底部柵極電極處的電位相等。如圖IA所示， 在存在其中作為通道的半導(dǎo)體層(例如硅層)設(shè)置在頂部柵極電極和底部柵極電極之間的 區(qū)域時(shí)，在通道處的電位也影響了浮動(dòng)頂部柵極電極，并且浮動(dòng)頂部柵極電極的電位由上 述面積比決定。換句話說，在其中它們之間沒有設(shè)置通道的頂部和底部柵極電極層的重疊 區(qū)域與其中設(shè)有通道的頂部和底部柵極電極的重疊區(qū)域相比足夠大時(shí)，在底部柵極電極處 的電位和在浮動(dòng)頂部柵極電極處的電位變得幾乎相等。因此，可以通過向底部柵極電極施 加驅(qū)動(dòng)電壓而獲得與雙柵極驅(qū)動(dòng)等同的性能。一般來(lái)說，像素電路的供電電壓通常必須至少大約為IOV或更大。因此，因?yàn)橄蛴?于像素晶體管和外圍電路的那些TFT施加了相對(duì)較高的電壓，所以柵極絕緣薄膜的膜厚應(yīng) 該形成為大約IOOnm或更厚，以便確保其可靠性。滿足上述要求的這種TFT —般可以被稱 為高電壓TFT。另一方面，尤其用于在外圍電路中的信號(hào)處理電路的TFT為通過大約為5V或更低 的低電壓驅(qū)動(dòng)的TFT。近年來(lái)，因?yàn)榇嬖谕ㄟ^越來(lái)越低的電壓來(lái)驅(qū)動(dòng)這些電路的趨勢(shì)，所以 柵極絕緣薄膜的膜厚應(yīng)該形成為大約120nm或更小。在尤其通過這種供電電壓例如3. 3V、 2. 5V或更低電壓來(lái)驅(qū)動(dòng)TFT時(shí)，最好使得柵極絕緣薄膜的厚度減小至大約50nm。滿足上述 要求的這種TFT —般可以被稱為低電壓TFT。但是，根據(jù)本發(fā)明，低電壓TFT和高電壓TFT不僅通過其驅(qū)動(dòng)電壓或擊穿電壓性能 來(lái)分類，而且還根據(jù)通過將形成在相同基底上的兩個(gè)TFT的擊穿電壓性能進(jìn)行比較從而一 個(gè)TFT的擊穿電壓性能低于或高于另一個(gè)TFT的擊穿電壓性能而得出的相對(duì)關(guān)系或比較結(jié) 果來(lái)分類。因此，在本發(fā)明中以及在下面的說明中，高電壓TFT包括其擊穿電壓性能高于另 一個(gè)TFT的那些TFT，并且低電壓TFT包括其擊穿電壓性能低于另一個(gè)TFT的那些TFT。一般來(lái)說，通常通過與100-120nm的柵極絕緣薄膜厚度折衷而將具有相同擊穿電 壓性能的單個(gè)TFT結(jié)構(gòu)而用于高電壓TFT和低電壓TFT兩者。另一方面，根據(jù)本發(fā)明的示 例性實(shí)施方案，如在下面實(shí)施方案中所述一樣在相同基底上設(shè)有具有不同擊穿電壓性能的 不同TFT結(jié)構(gòu)。[示例性實(shí)施方案1]
下面將參照?qǐng)D2A和圖2B來(lái)說明本發(fā)明的第一示例性實(shí)施方案，其中在用于提供 TFT電路基底的相同基底上形成具有相對(duì)較低擊穿電壓性能的第一 TFT和其擊穿電壓性能 比第一 TFT的更高的第二 TFT。如圖2A和圖2B所示，每個(gè)底部柵極電極20分別形成在共同絕緣基底10的第一 TFT區(qū)域和第二 TFT區(qū)域上，并且底部柵極絕緣薄膜30共同形成在底部柵極電極20上。使 底部柵極絕緣薄膜30相對(duì)較薄以便與施加在第二 TFT上的驅(qū)動(dòng)電壓對(duì)應(yīng)。每個(gè)半導(dǎo)體層 40形成在底部柵極絕緣薄膜30上，從而分別為兩個(gè)TFT提供源極區(qū)域41和漏極區(qū)域42。 然后，將頂部柵極絕緣薄膜31形成為覆蓋著半導(dǎo)體層40。使頂部柵極絕緣薄膜31相對(duì)較 薄以便以比施加在第二 TFT上的驅(qū)動(dòng)電壓更低的相對(duì)較低電壓驅(qū)動(dòng)第一 TFT。因此，使頂部 柵極絕緣薄膜31比底部柵極絕緣薄膜30更薄。如圖2A和圖2B所示，前面的結(jié)構(gòu)部件對(duì) 于兩個(gè)TFT是共同的。如圖2A所示，頂部柵極電極50設(shè)在只用于其擊穿電壓性能低于第二 TFT的第一 TFT的頂部柵極絕緣薄膜31上。另一方面，如圖2B所示，頂部柵極電極沒有設(shè)在用于其擊 穿電壓性能高于第一 TFT的第二 TFT的頂部柵極絕緣薄膜31上。中間層絕緣薄膜32共同 形成用于兩個(gè)TFT，并且源極/漏極電極接線70設(shè)置成分別通過接觸孔與源極區(qū)域41和漏 極區(qū)域42連接。這樣，具有不同擊穿電壓性能的第一 TFT結(jié)構(gòu)和第二 TFT結(jié)構(gòu)可以很容易形成在 相同的基底上。通過滿足參照?qǐng)D1所述的本發(fā)明條件，在圖2A中所示的第一 TFT由形成在 比底部柵極絕緣薄膜30更薄的頂部柵極絕緣薄膜31上的頂部柵極電極50決定。另一方 面，因?yàn)樵趫D2B中所示的第二 TFT由設(shè)置在比頂部柵極絕緣薄膜31更厚的底部柵極絕緣 薄膜30下面的底部柵極電極20決定，所以第二 TFT的擊穿電壓性能變得高于第一 TFT的 擊穿電壓性能。因此，通過使得用于底部柵極電極的絕緣薄膜的厚度大于用于頂部柵極電極的絕 緣薄膜的厚度，并且通過設(shè)置頂部柵極電極，從而對(duì)于可以由頂部柵極電極驅(qū)動(dòng)的第一 TFT 而言可以建立雙柵極結(jié)構(gòu)或等同的結(jié)構(gòu)。另一方面，在沒有設(shè)置或刪除了頂部柵極電極時(shí)， 建立了由底部柵極電極驅(qū)動(dòng)的第二 TFT，并且使得第二 TFT的擊穿電壓性能可以高于第一 TFT的擊穿電壓性能。因此，第一 TFT和第二 TFT的上述組合不限于通常所稱的低電壓TFT和高電壓TFT 的這種組合，而是可以應(yīng)用于這樣的組合，其中具有用于像素電極的頂部柵極電極的第一 TFT和沒有頂部柵極電極(在其它區(qū)域中位于相同的基底上，頂部柵極電極用于與用于像 素電極的TFT相比其擊穿電壓性能更高的更高電壓TFT)的第二 TFT。因此，可以通過決定 是否設(shè)有頂部柵極電極來(lái)在相同基底上很容易形成具有不同擊穿電壓性能的兩種TFT。在下面的說明中，參照?qǐng)D3A，詳細(xì)說明了在將在圖2A中所示的第一 TFT應(yīng)用于用 于像素的TFT上的情況下的TFT結(jié)構(gòu)以及制造方法。由Cr制成的底部柵極電極20形成在由玻璃或石英制成的透明基底10上。電極 21為形成在相同層上的一層底部柵極電極20的一部分上以在未示出的不同部分處與底部 柵極電極20連接。另外，可以在底部柵極電極20和基底10之間形成用來(lái)防止污染物從 基底材料中擴(kuò)散的絕緣薄膜。底部柵極電極20可以由其它金屬例如Mo、W、Ti、Nb和Al或 者這些金屬的合金或者這些金屬的層壓結(jié)構(gòu)或者這些金屬的硅化合物中的任一種制成。使底部柵極電極20的膜厚必須足夠厚以便不會(huì)讓光透過，并且具有足夠低的電阻。另一方面 其厚度應(yīng)該限制為充分覆蓋底部柵極絕緣薄膜。因此，最好使得底部柵極電極20的厚度在 20nm至400nm的范圍內(nèi)。接著，在底部柵極電極20上形成由SiO2制成的底部柵極絕緣薄膜30。底部柵極 絕緣薄膜30的材料不限于SiO2,而是可以采用TaO、SiON, SiN或SiO2和SiN的層疊薄膜 中的任一種。在采用包含有一定量雜質(zhì)的低堿性玻璃或堿石灰玻璃作為基底材料時(shí)，可以 在基底和底部柵極電極之間適當(dāng)設(shè)置氧化物層，例如SiO2、或SiN層或SiO/SiN的層疊層。 至于底部柵極絕緣薄膜30的膜厚，最好做得相對(duì)較厚以便與施加TFT上的電壓值對(duì)應(yīng)，該 TFT由比施加在用于像素的TFT上的電壓更高的電壓驅(qū)動(dòng)。作為試驗(yàn)制造的示例，通過在 120nm,200nm,400nm和600nm中改變其厚度來(lái)形成底部柵極絕緣薄膜30。接著，通過采用CVD (化學(xué)蒸汽沉積)并且在進(jìn)行通道注入之后通過采用受激準(zhǔn)分 子激光器施加ELA(受激準(zhǔn)分子激光器退火)來(lái)進(jìn)行結(jié)晶化由此形成多晶硅薄膜，從而沉積 出膜厚大約為50nm的半導(dǎo)體層例如硅層40。之后，將硅層40進(jìn)行圖案成形為島形。在底 部柵極絕緣薄膜30的厚度為120nm時(shí)，在激光結(jié)晶化過程期間熱量容易從底部柵極絕緣薄 膜30中散發(fā)出，并且發(fā)現(xiàn)結(jié)晶速度根據(jù)底部柵極電極的存在或不存在而不同。因此，最好 使得底部柵極絕緣薄膜30的膜厚大于或等于200nm。接著，通過采用SiO2來(lái)形成頂部柵極絕緣薄膜31。頂部柵極絕緣薄膜31的材料 不限于SiO2,而是可以采用TaO、SiON, SiN或SiO2和SiN的層疊薄膜中的任一種。至于頂 部柵極絕緣薄膜31的膜厚，最好將它形成為相對(duì)較薄以便以相對(duì)較低的電壓驅(qū)動(dòng)TFT，其 厚度至少比底部柵極絕緣薄膜30更薄。在該示例性實(shí)施方案中，頂部柵極絕緣薄膜31做 成為具有120nm的厚度。代替減小頂部柵極絕緣薄膜31的厚度，可以使得頂部柵極絕緣薄 膜31的每單位面積的絕緣薄膜性能大于底部柵極絕緣薄膜30的絕緣薄膜性能。因?yàn)榭梢?通過絕緣薄膜的膜厚和絕緣薄膜的介電常數(shù)來(lái)控制絕緣性能，所以最好采用介電常數(shù)較高 的材料例如TaO，以便做得較薄，從而對(duì)于頂部柵極電極特征而言獲得更高的驅(qū)動(dòng)能力。接著，通過采用Cr來(lái)形成頂部柵極電極50。與底部柵極電極20類似，頂部柵極電 極50可以由其它金屬例如Mo、W、Ti、Nb和Al或這些金屬的合金或者這些金屬的層疊結(jié)構(gòu) 來(lái)制成。底部柵極電極20和頂部柵極電極50不必由相同的材料制成。接著，通過采用頂部柵極電極50作為掩模，將N型雜質(zhì)例如磷或P型雜質(zhì)例如硼 以高濃度注入硅層40中，以形成源極區(qū)域41和漏極區(qū)域42。該源極和漏極區(qū)域可以在形成 頂部柵極電極50之前通過以高濃度將N型或P型雜質(zhì)注入到從頂部柵極電極的端部延伸 預(yù)定長(zhǎng)度的外側(cè)區(qū)域中以形成源極和漏極區(qū)域來(lái)形成，并且在形成頂部柵極電極50之后， 可以通過采用頂部柵極電極50作為掩模將N型或P型雜質(zhì)以低濃度注入來(lái)形成LDD (輕微 摻雜漏極)。在該情況中，上述預(yù)定長(zhǎng)度的長(zhǎng)度為L(zhǎng)DD長(zhǎng)度?？梢酝ㄟ^留下用作掩模的頂部柵極電極50來(lái)制成相對(duì)較低電壓的TFT，同時(shí)可以 通過蝕刻去除如圖2B所示的頂部柵極電極來(lái)制造出相對(duì)較高電壓的TFT。這樣，可以很容 易在相同基底上形成在不同電壓下的不同類型TFT。也可以采用以下方法作為在相同基底上形成高電壓TFT和低電壓TFT的另一種方法。通過在從頂部柵極電極的端部延伸預(yù)定長(zhǎng)度的外側(cè)區(qū)域處以高濃度將N型或P型雜質(zhì)注入到半導(dǎo)體層中來(lái)形成源極/漏極區(qū)域。在只在預(yù)想為低電壓TFT的區(qū)域上形成頂 部柵極電極之后，用保護(hù)膜覆蓋整個(gè)區(qū)域。之后，去除保護(hù)膜的與必要部分(例如頂部柵極 電極區(qū)域及其附近區(qū)域)對(duì)應(yīng)的以及必要時(shí)在高電壓TFT的漏極邊緣附近的選定部分，從 而在保護(hù)膜中形成開口。然后，通過采用頂部柵極電極50作為掩模來(lái)形成在低電壓TFT中 的LDD區(qū)域，同時(shí)通過向半導(dǎo)體層注入少量N型或P型雜質(zhì)并且通過采用保護(hù)膜作為掩模 來(lái)形成在高電壓TFT中的LDD區(qū)域。在LDD區(qū)域不必要時(shí)，可以通過向半導(dǎo)體層注入高濃度N型或P型雜質(zhì)來(lái)在從用 于低電壓TFT的頂部柵極電極的邊緣延伸出的預(yù)定外側(cè)區(qū)域和高電壓TFT的預(yù)定區(qū)域處形 成源極/漏極區(qū)域。接著，用Si02、SiN或SiO2和SiN的層疊薄膜之一來(lái)形成第一層間絕緣薄膜32，然 后打開接觸孔60和61以便分別用于源極/漏極電極接線70和電極接線71。接觸孔60被 設(shè)置為使源極/漏極電極接線70分別與硅層的源極區(qū)域41和漏極區(qū)域42連接。同時(shí)接 觸孔61被設(shè)置為使電極接線71與形成在底部柵極電極20的相同層上的電極21連接。因 為接觸孔60和接觸孔71具有不同的深度，所以必須使得絕緣層到硅的蝕刻選擇性比例在 打開接觸孔60和61時(shí)較大。在上述蝕刻選擇性速度不夠大時(shí)，會(huì)出現(xiàn)這樣的麻煩，即硅層 的蝕刻將在打開接觸孔61之前在接觸孔60處進(jìn)行，并且在最差的情況中，硅層將過度蝕刻 并且蝕穿，因此適當(dāng)?shù)慕佑|將被破壞。為此，可以如圖3B所示通過在形成頂部柵極電極50之前打開接觸孔62來(lái)避免出 現(xiàn)上述過度蝕刻的問題。接觸孔62可以在形成頂部柵極絕緣薄膜31之前打開。如圖3B所示，在用于接觸 孔的打開過程在形成頂部柵極電極50之前進(jìn)行時(shí)，可以采用如圖4所示在打開接觸孔63 之后在形成頂部柵極電極時(shí)形成位于頂部柵極電極50的相同層上的電極51的方法?？梢?通過將它們形成有連續(xù)接線層來(lái)電連接頂部柵極電極50和電極21，從而使得頂部柵極電 極50和電極21具有相同的電位。之外，因?yàn)殡姌O21和底部柵極電極20如上所述相互電 連接，所以頂部柵極電極50和底部柵極電極20具有相同的電位。換句話說，在通過采用 設(shè)置在硅層下面的底部柵極電極來(lái)驅(qū)動(dòng)TFT時(shí)，位于硅層上方的頂部柵極電極也同時(shí)被驅(qū) 動(dòng)，因此可以獲得雙柵極結(jié)構(gòu)。接著，用SiN形成第二層間絕緣層33以保護(hù)TFT結(jié)構(gòu)，并且由此形成晶體管電路 基底。在采用這種TFT作為像素晶體管時(shí)，可以開有另一個(gè)接觸孔80以便與由氧化銦錫 (ITO)制成的透明像素電極90。在像素之外的區(qū)域中，透明像素電極90不必為透明電極。根據(jù)本發(fā)明的上述示例性實(shí)施方案，可以采用底部柵極電極或下層導(dǎo)電層來(lái)驅(qū)動(dòng) 低電壓TFT和高電壓TFT這兩個(gè)晶體管。如上所述，由于頂部柵極電極對(duì)于高電壓TFT而 言不存在，所以獲得由柵極絕緣薄膜(形成為相對(duì)較厚)相對(duì)底部柵極電極決定的特性，并 且也可以獲得在高電壓操作中非常可靠的晶體管。對(duì)于低電壓TFT而言，按照滿足上述條件的方式來(lái)形成頂部柵極電極。在該情況 下，獲得與同時(shí)驅(qū)動(dòng)頂部柵極電極和底部柵極電極兩者等同的特征，并且獲得由柵極絕緣 薄膜(形成為相對(duì)較薄)相對(duì)頂部柵極電極來(lái)決定的特征，因此可以實(shí)現(xiàn)以高電流驅(qū)動(dòng)性 能進(jìn)行高速驅(qū)動(dòng)。換句話說，由于存在滿足上述條件的頂部柵極電極層，所以可以在共同的TFT基底上選擇地構(gòu)造出以高速驅(qū)動(dòng)的低電壓TFT和具有高擊穿電壓性能的高電壓TFT。另一方面，近年來(lái)，因?yàn)橄袼氐目讖奖扔捎陲@示分辨率改進(jìn)和功能復(fù)雜化而趨向 降低，所以為了補(bǔ)償應(yīng)該增大背光亮度。在上述專利文獻(xiàn)1中所示的TFT結(jié)構(gòu)中，因?yàn)閬?lái)自 外面的光例如背光進(jìn)入TFT的硅層，所以在硅層中產(chǎn)生出電子和空穴對(duì)。具體地說，因?yàn)樵?通道和漏極之間的邊界區(qū)域周圍產(chǎn)生出的電子或空穴在電場(chǎng)作用下作為泄漏電流部分流 入到漏極區(qū)域中，所以它們被檢測(cè)為漏極電流。換句話說，由于光照射出現(xiàn)了由于漏出電流 增加而引起的所謂光漏電流的問題。因此，由于在像素存儲(chǔ)性能或像素性能中寫入的電壓 減小，所以存在例如對(duì)比度降低、亮點(diǎn)或暗點(diǎn)缺陷等的問題以及在柵極線路驅(qū)動(dòng)電路中出 現(xiàn)誤操作等的問題。但是，根據(jù)本發(fā)明的上述示例性實(shí)施方案，因?yàn)榈撞繓艠O電極形成為與作為在半 導(dǎo)體層中的高濃度雜質(zhì)注入?yún)^(qū)域的源極/漏極區(qū)域重疊，所以底部柵極電極具有阻斷在位 于通道和漏極之間的邊界區(qū)域周圍進(jìn)入的外部光的功能，由此能夠消除上述光漏電流的問題。在下面詳細(xì)說明了在圖2、圖3和圖4中所示的TFT結(jié)構(gòu)的操作。在圖4中所示 的結(jié)構(gòu)中，在頂部柵極電極50和形成在頂部柵極電極50的相同層處的電極51相互電連接 時(shí)，建立了雙柵極結(jié)構(gòu)。因?yàn)轫敳繓艠O絕緣薄膜31與底部柵極絕緣薄膜30相比較薄，所以 TFT的特征由與頂部柵極電極相關(guān)的特征決定。另一方面，在頂部柵極電極50不存在時(shí)， TFT特征將由底部柵極電極特征決定。因此，有或沒有頂部柵極電極的條件，可以很容易制 作和區(qū)分兩種不同的特征。具體地說，在頂部柵極電極50存在時(shí)，獲得具有高電流驅(qū)動(dòng)性 能的低電壓TFT，在頂部柵極電極50不存在時(shí)，獲得具有大柵極擊穿電壓的高電壓TFT。在圖4所示的結(jié)構(gòu)中，即使在頂部柵極電極50和形成在相同層上的電極51沒有 電連接并且頂部柵極電極50為浮動(dòng)狀態(tài)如在圖2和圖3中所示的結(jié)構(gòu)的情況下，也能夠在 前面已經(jīng)提到的下面條件下獲得上述雙柵極效果的相同效果。也就是說，對(duì)于在底部柵極電極和頂部柵極電極之間的那些區(qū)域而言，在沒有設(shè) 置通道的區(qū)域與設(shè)有通道的區(qū)域相比足夠大時(shí)，在底部柵極電極處的電位和在浮動(dòng)的頂部 柵極電極處的電位變得幾乎相等，并且因此可以通過驅(qū)動(dòng)底部柵極電極來(lái)獲得雙柵極驅(qū)動(dòng) 的等同性能。因?yàn)樵O(shè)有通道的區(qū)域和沒有設(shè)置通道的區(qū)域的所期望的面積比在底部柵極電極 和頂部柵極電極之間的距離在沒有設(shè)置通道的區(qū)域處減小時(shí)而減小，所以更期望具有如圖 5所示的結(jié)構(gòu)。換句話說，更期望的是，在底部柵極電極和頂部柵極電極之間沒有設(shè)置通道 的區(qū)域處底部柵極絕緣薄膜30的厚度和頂部柵極絕緣薄膜31的厚度的總和小于在底部柵 極電極和頂部柵極電極之間在設(shè)有通道的區(qū)域處底部柵極絕緣薄膜30的厚度和頂部柵極 絕緣薄膜31的厚度的總和。通過在形成硅層島的過程期間增大蝕刻量，從而可以很容易形 成在圖5中所示的結(jié)構(gòu)。在圖2、圖3和圖4中，因?yàn)樵谠礃O/漏極電極接線70的至少一部分與頂部柵極電 極50重疊時(shí)浮動(dòng)頂部柵極電極的電位受到源極/柵極電位的影響，所以期望源極/漏極電 極接線盡可能不會(huì)與頂部柵極電極重疊。制作出具有上述結(jié)構(gòu)的TFT，并且在圖6中顯示出這些TFT的測(cè)量特征。該結(jié)構(gòu)的 底部柵極絕緣薄膜的厚度為600nm，并且頂部柵極絕緣薄膜的厚度為120nm，并且在具有頂部柵極電極的結(jié)構(gòu)中，將其中絕緣薄膜只設(shè)在頂部柵極電極和底部柵極電極之間的區(qū)域選 作為通道區(qū)域的八倍。在圖6A中，水平軸表示施加在底部柵極電極上的電壓，并且垂直軸表示漏極電 流，并且表示根據(jù)浮動(dòng)頂部柵極電極的存在或不存在可以清楚制作出并且區(qū)分出兩種不同 的特征。換句話說，從源自底部柵極絕緣薄膜的較厚膜厚得到的這種特征中獲得沒有頂部 柵極電極的TFT特征，因此可以獲得具有高柵極擊穿電壓的高電壓TFT。另一方面，從根據(jù) 頂部柵極絕緣薄膜的膜厚推導(dǎo)出的這種特征獲得具有頂部柵極電極的TFT特征，因此可以 獲得具有高電流驅(qū)動(dòng)性能的低電壓TFT。在圖6B中，顯示出在只有絕緣材料設(shè)在頂部柵極電極和底部柵極電極之間的區(qū) 域與通道區(qū)域的面積比改變時(shí)漏極電流的變化。在上述面積比大約為1. 5的情況中，表示 這種TFT在高電流驅(qū)動(dòng)性能方面不夠。在上述面積比大于或等于8時(shí)，如上所述可以充分 獲得高電流驅(qū)動(dòng)性能。圖ID還建議上述面積比最好較大，并且期望上述面積比大于或等于 20。[示例性實(shí)施方案2]在上述第一示例性實(shí)施方案中，雖然顯示出在源極/漏極電極接線70位于頂部柵 極電極上方的情況，但是在圖7中所示的第二示例性實(shí)施方案具有這樣一種結(jié)構(gòu)，從而源 極/漏極電極接線70位于頂部柵極電極下方。也就是說，根據(jù)第二示例性實(shí)施方案，在形 成頂部柵極絕緣薄膜31之前形成源極/漏極電極接線70。通過該方法，可以省略形成在圖 2的結(jié)構(gòu)中所示的接觸孔60所需的過程。代替在圖2中所示的接觸孔61，形成接觸孔160， 從而形成在底部柵極電極20的相同層上的電極21與接觸孔160連接。也就是說，用于接 觸孔160的開口在形成頂部柵極電極50之前形成在底部柵極絕緣薄膜30和頂部柵極絕緣 薄膜31兩者中。因此形成了頂部柵極電極50和形成在頂部柵極電極50的相同層上的電 極51。至于有關(guān)其它制造方法和結(jié)構(gòu)的限制條件都與第一示例性實(shí)施方案相同，并且所獲 得的優(yōu)點(diǎn)也與第一示例性實(shí)施方案相同。作為圖7的變型的實(shí)施例，如圖8所示，用于接觸電極21的接觸孔81可以在形成 第一層間絕緣薄膜32并且沒有形成接觸孔160之后與在打開接觸孔80同時(shí)打開。在該情 況下，與電極21接觸的電極91應(yīng)該與透明的像素電極90同時(shí)形成。在除了像素之外的區(qū) 域中，像素電極90和電極91的材料不必是透明的電極材料。[示例性實(shí)施方案3]在本發(fā)明的第三示例性實(shí)施方案中，描述了將本發(fā)明應(yīng)用于具有偏置結(jié)構(gòu)的TFT 上的結(jié)構(gòu)。如圖9至圖13所述，可以很容易并且同時(shí)在相同基底上設(shè)置低電壓TFT和高電 壓TFT這兩個(gè)TFT。在圖9和圖10中，分別顯示出根據(jù)第一示例性實(shí)施方案的一個(gè)實(shí)施例 和根據(jù)第二示例性實(shí)施方案的另一個(gè)實(shí)施例，并且由此顯示出在相同的基底上具有低電壓 TFT (或高電流驅(qū)動(dòng)TFT)和高電壓TFT (或高擊穿電流性能TFT)的組合結(jié)構(gòu)的TFT基底，并 且這些結(jié)構(gòu)中的任一種可以適當(dāng)?shù)赜糜赥FT基底電路。按照相同的方式，圖11和圖12分 別顯示出兩個(gè)實(shí)施例。在圖IlA和圖IlB中所示的一個(gè)實(shí)施例與第一示例性實(shí)施方案相關(guān) 聯(lián)，并且在圖12A和12B中所示的另一個(gè)實(shí)施例與第二示例性實(shí)施方案相關(guān)聯(lián)。但是，在這些實(shí)施方案中，需要注意以下方面。因?yàn)轫敳繓艠O電極在高電壓TFT處 不存在，所以當(dāng)在制造過程中存在采用頂部柵極電極作為掩模進(jìn)行的雜質(zhì)注入工序時(shí)，會(huì)不小心將雜質(zhì)注入到高電壓TFT的通道區(qū)域中。為了避免雜質(zhì)的不小心注入，采用光致抗 蝕層作為掩模，而不是采用頂部柵極電極作為掩模。在這種情況下，因?yàn)橛糜谠礃O/漏極區(qū) 域的雜質(zhì)的高濃度注入和用于LDD區(qū)域的雜質(zhì)的低濃度注入需要采用光致抗蝕層作為掩 模，所以不可避免地會(huì)增加制造工序數(shù)量。為了抑制用于這種LDD區(qū)域的制造工序數(shù)量增 加，可以按照下面的方式進(jìn)行制造過程。在第一示例性實(shí)施方案中所示的結(jié)構(gòu)中，在通過在形成頂部柵極電極50之前注 入高濃度N型或P型雜質(zhì)來(lái)形成源極區(qū)域41和漏極區(qū)域42時(shí)，通過在從距離頂部柵極電 極邊緣預(yù)定長(zhǎng)度的地方開始延伸出的外側(cè)區(qū)域處注入低濃度N型或P型雜質(zhì)來(lái)形成源極/ 漏極區(qū)域。在該情況中，如圖9至圖13所示，底部柵極電極20被形成從而它可以與上述預(yù) 定長(zhǎng)度的所有區(qū)域重疊。在該示例性實(shí)施方案中，與第一和第二示例性實(shí)施方案不同，沒有形成LDD區(qū)域， 并且由此消除了通過采用頂部柵極電極作為掩模注入低濃度N型或P型雜質(zhì)的步驟。換句 話說，預(yù)定長(zhǎng)度的區(qū)域?yàn)槠脜^(qū)域。因?yàn)樗羞@些偏置區(qū)域都通過底部柵極絕緣薄膜與底 部柵極電極重疊，所以由于在底部柵極電極處的電位影響，所以偏置區(qū)域具有與LDD區(qū)域 等同的功能。換句話說，因?yàn)槠脜^(qū)域具有高電阻，從而造成在不存在任何與偏置區(qū)域重疊 的底部柵極電極時(shí)出現(xiàn)接通電流變小的問題，但是這個(gè)問題可以通過在底部柵極電極處的 電位的影響來(lái)消除。因此，通過采用該技術(shù)，可以去除LDD形成過程，由此能夠減少制造工 序。在設(shè)有低電壓TFT和高電壓TFT的TFT基底中，高電壓TFT的特征具有自身依賴 于底部柵極電極的特征，并且低電壓TFT特征其次由通過頂部柵極電極驅(qū)動(dòng)的特征決定。 換句話說，在頂部柵極電極為浮動(dòng)狀態(tài)時(shí)，在低電壓TFT中的底部柵極電極的作用在于通 過采用底部柵極電極來(lái)控制浮動(dòng)電位，因此不需要控制如一般柵極電極必須控制的通道區(qū) 域。因此，為了形成用于高電流驅(qū)動(dòng)的低電壓TFT，夾在底部柵極電極和頂部柵極電極之間 不包括通道區(qū)域的區(qū)域尺寸應(yīng)該做得足夠大，并且如后面針對(duì)另一個(gè)示例性實(shí)施方案所述 一樣，底部柵極電極不必與通道區(qū)域重疊。但是，鑒于下面兩點(diǎn)原因，底部柵極電極最好與偏置區(qū)域重疊。第一點(diǎn)原因在于，在具有偏置區(qū)域的TFT中，由于通過使得底部柵極電極與整個(gè) 偏置區(qū)域重疊而導(dǎo)致的電位在底部柵極電極處的影響，偏置區(qū)域具有與LDD區(qū)域等同的功 能。第二點(diǎn)原因在于，底部柵極電極具有通過阻斷背光的光進(jìn)入硅層來(lái)抑制光漏電流 的有用功能。公知的是，由于光漏電流的主要起因在于光進(jìn)入到那些區(qū)域例如通道區(qū)域和 漏極區(qū)域的邊界部分(或聯(lián)接區(qū)域)、LDD區(qū)域和偏置區(qū)域中，所以重要的是要在光學(xué)上阻 斷上述區(qū)域。因此，上述底部柵極電極對(duì)于抑制光漏電流而言具有充分的效果。鑒于上述 兩點(diǎn)，在低電壓TFT中，最好將底部柵極電極布置成如圖11和圖12所示一樣與LDD區(qū)域或 偏置區(qū)域重疊。雖然在第一和第二示例性實(shí)施方案中所述的實(shí)施方案涉及采用多晶硅作為半導(dǎo) 體層的TFT，但是本發(fā)明不限于這種多晶硅作為硅薄膜，本發(fā)明還可以是應(yīng)用于采用非晶硅 的TFT的技術(shù)。在下面，將說明采用非晶硅的TFT結(jié)構(gòu)。也就是說，在圖9至圖12中所示 的TFT結(jié)構(gòu)中所用的硅層可以由非晶硅層代替?；蛘呷鐖D13所示，可以通過與專利文獻(xiàn)1的非晶硅TFT的制造方法接近的方式來(lái)生產(chǎn)出該硅層。具體地說，與前面實(shí)施方案一樣，在 玻璃基底上形成柵極電極和形成底部柵極絕緣薄膜以及在形成非晶硅層之后可以將高度 摻雜有N型雜質(zhì)(例如磷)的非晶硅形成為源極區(qū)域41和漏極區(qū)域42。至于其它結(jié)構(gòu)及 其制造方法，它們與在圖9至圖12中所示的情況相同。在第一至第三示例性實(shí)施方案中所述的任意實(shí)施方案中，最好使得形成在上金屬 接線5和下金屬接線1之間的電容Cb如圖1所示一樣盡可能大。為了實(shí)現(xiàn)這個(gè)效果，除了 如上所述使得在底部柵極電極和頂部柵極電極之間沒有存在半導(dǎo)體層例如硅層的區(qū)域盡 可能大的方法之外，還可以采用在圖5中所示的印版雕刻結(jié)構(gòu)。換句話說，因?yàn)榭梢酝ㄟ^使 得在印版雕刻結(jié)構(gòu)中在沒有半導(dǎo)體層的區(qū)域中在底部柵極電極和頂部柵極電極之間的絕 緣薄膜厚度比在具有半導(dǎo)體層的區(qū)域中在底部柵極電極1和頂部柵極電極5之間的絕緣薄 膜厚度更薄來(lái)使得電容Cb與在上金屬接線5和半導(dǎo)體層3之間的電容Ca的容量比相對(duì)較 大，所以可以實(shí)現(xiàn)與增大其中在底部柵極電極和頂部柵極電極之間不存在半導(dǎo)體層的區(qū)域 等同的效果。半導(dǎo)體例如硅的島通常通過采用光蝕刻工藝形成?？梢院苋菀淄ㄟ^在蝕刻半導(dǎo)體 層時(shí)深蝕刻絕緣薄膜2 (底部柵極絕緣薄膜)然后形成頂部柵極絕緣薄膜4和頂部柵極電 極來(lái)獲得這種結(jié)構(gòu)。雖然最好如此蝕刻底部柵極絕緣薄膜，從而底部柵極電極在蝕刻半導(dǎo) 體期間暴露出，但是即使稍微蝕刻底部柵極絕緣薄膜也能夠獲得一定的效果。[示例性實(shí)施方案4]在下面將說明將在第一至第三示例性實(shí)施方案中所述的設(shè)有浮動(dòng)頂部柵極電極 的底部柵極驅(qū)動(dòng)TFT應(yīng)用于像素陣列的方法。圖14A顯示出與在液晶顯示面板的TFT基底 中通常所用的普通TFT陣列在一起的像素電極90的陣列結(jié)構(gòu)，并且圖14B和圖14C顯示出 具有根據(jù)本發(fā)明示例性實(shí)施方案的TFT陣列的像素電極90的陣列結(jié)構(gòu)。在圖14B所示的 像素陣列中，通過它使得數(shù)據(jù)線72與源極/漏極電極接線70連接，頂部柵極電極50的接 線被形成以使它與底部柵極電極20的接線重疊。在圖14C中，頂部柵極電極50分別布置 成沒有與數(shù)據(jù)線72重疊。雖然可以將它制作為圖14B的結(jié)構(gòu)以便實(shí)現(xiàn)本發(fā)明的效果，但是 鑒于不僅數(shù)據(jù)線72的電位難以影響柵極電極50，而且在柵極電極50和數(shù)據(jù)線72之間的寄 生電容也能夠明顯降低，所以優(yōu)選采用在圖14C中所示的實(shí)施方案。如上所述，在它是形成有η通道型晶體管或ρ通道型晶體管中的任一種的單通道 型器件時(shí)，在相同基底上形成低電壓TFT和高電壓TFT的方法必要時(shí)應(yīng)該以高濃度或以低 濃度注入N型或P型雜質(zhì)。在它為CMOS器件時(shí)，如圖15和圖16所示，以低濃度注入N型 或P型雜質(zhì)，并且必要時(shí)以高濃度進(jìn)行注入。因此，可以分別根據(jù)需要例如具有η通道型晶 體管或P通道型晶體管中的任一種的低電壓TFT和高電壓TFT以及具有η通道型晶體管和 P通道型晶體管兩種類型的低電壓TFT和高電壓TFT來(lái)構(gòu)造出不同的CMOS TFT基底。在圖15和圖16中所示的每種結(jié)構(gòu)基本上采用在圖13中所示的結(jié)構(gòu)。在采用了 在圖15A和15B中所示的η通道型TFT的低電壓TFT和高電壓TFT中，分別設(shè)有η型源極 區(qū)域41 (η)和η型漏極區(qū)域42 (η)。并且在采用了在圖16Α和16Β中所示的ρ通道型TFT 的低電壓TFT和高電壓TFT中，分別設(shè)有ρ型源極區(qū)域41 (ρ)和ρ型漏極區(qū)域42 (ρ)。因?yàn)?其它部件與在圖13中所示的結(jié)構(gòu)相同，所以這些說明將省去。[示例性實(shí)施方案5]
下面將參照?qǐng)D17對(duì)第五示例性實(shí)施方案進(jìn)行說明。圖17A顯示出平面圖，圖17B 顯示出沿著在圖17A中所示的虛線剖開的剖視圖，并且圖17C顯示出沿著在圖17A中所示 的虛線III-III剖開的剖視圖。在絕緣基底10上，形成有柵極端子層101的金屬接線，并且覆蓋著第一絕緣層2。 在第一絕緣層2上形成有半導(dǎo)體層3。半導(dǎo)體層3設(shè)有源極區(qū)域41和漏極區(qū)域42，并且由 第二絕緣層4覆蓋。在第二絕緣層4上形成有頂部柵極電極層50。該頂部柵極電極層50 具有第一區(qū)域和第二區(qū)域，從而第一區(qū)域與半導(dǎo)體層3 (包括源極/漏極區(qū)域)重疊，并且 第二區(qū)域在沒有與半導(dǎo)體層3重疊的情況下與柵極端子層101重疊。從柵極端子層101借助第二區(qū)域給頂部柵極電極層50提供用來(lái)驅(qū)動(dòng)該晶體管的 柵極信號(hào)。所期望的信號(hào)/電壓通過接觸孔(未示出)提供給與源極區(qū)域41和漏極區(qū)域 42連接的由導(dǎo)電層(與在圖2中的附圖標(biāo)記70對(duì)應(yīng))制成的源極/漏極接線。根據(jù)第五 示例性實(shí)施方案的這個(gè)TFT由頂部柵極電極50驅(qū)動(dòng)，并且可以通過選擇頂部柵極絕緣薄膜 4的厚度和/或通道長(zhǎng)度而用于高電壓TFT或低電壓TFT。因?yàn)榘雽?dǎo)體層(包括源極/漏極區(qū)域)與其中半導(dǎo)體層形成在底部柵極電極上的 結(jié)構(gòu)相比形成在平坦表面上，所以很容易控制制造過程例如激光結(jié)晶過程和蝕刻過程。即 使在由于與生產(chǎn)相關(guān)的缺陷而出現(xiàn)柵漏的情況下，因?yàn)轫敳繓艠O電極50與柵極端子層101 分開并且在它們之間設(shè)有絕緣層從而不會(huì)直接接觸，所以可以通過防止過電流流向整個(gè)系 統(tǒng)來(lái)避免這個(gè)致命缺陷。[示例性實(shí)施方案6]下面將參照?qǐng)D18對(duì)第六示例性實(shí)施方案進(jìn)行說明。圖18A顯示出平面圖，圖18B 顯示出沿著在圖18A所示的虛線IV-IV剖開的剖視圖，并且圖18C顯示出沿著在圖18A中 所示的虛線V-V剖開的剖視圖。在透明絕緣基底10上，形成有由ITO(氧化銦錫)制成的柵極端子層101的透明導(dǎo) 電接線，并且被作為第一絕緣層2的SiO2層覆蓋著。由InGaZnO(包括銦、鎵和鋅的氧化物 的透明半導(dǎo)體)制成的透明半導(dǎo)體層3形成在第一絕緣層2上。該半導(dǎo)體層3設(shè)有由ITO 層制成的源極區(qū)域41和漏極區(qū)域42并且被作為第二絕緣層4的SiO2層覆蓋著。在第二 絕緣層4上形成由ITO制成的透明頂部柵極電極層50。該頂部柵極電極層50具有第一和 第二區(qū)域，從而第一區(qū)域與半導(dǎo)體層3 (包括源極/漏極區(qū)域)重疊，并且第二區(qū)域在不與 半導(dǎo)體層3重疊的情況下與柵極端子層101重疊。雖然在上述示例性實(shí)施方案中InGaZnO用作透明半導(dǎo)體層，但是也可以采用晶體 的或非晶體的其它氧化物半導(dǎo)體例如ZnO、AlZnSnO、InHfZnO和ZnSnO。對(duì)于透明導(dǎo)體而言， 上述ITO可以由其它透明導(dǎo)體例如InZnO代替。按照與在第五示例性實(shí)施方案中所述的類似方式通過第二區(qū)域從柵極端子層101 向頂部柵極電極層50提供用來(lái)驅(qū)動(dòng)該晶體管的柵極信號(hào)。通過接觸孔(未示出)給與源 極區(qū)域41和漏極區(qū)域42連接的由導(dǎo)體層(未示出)制成的源極/漏極接線提供所期望的 信號(hào)/電壓。根據(jù)第六示例性實(shí)施方案的這個(gè)TFT由頂部柵極電極50驅(qū)動(dòng)，并且可以通過 選擇頂部柵極絕緣薄膜4的厚度和/或通道長(zhǎng)度而用作高電壓TFT或低電壓TFT。根據(jù)該示例性實(shí)施方案的結(jié)構(gòu)，除了在第五示例性實(shí)施方案中所述的好處之外還 可以獲得下面的優(yōu)點(diǎn)。在需要通過透明結(jié)構(gòu)例如液晶顯示裝置如用在圖18C中的三波紋箭頭所示一樣發(fā)射光的裝置中，因?yàn)闁艠O電極層和柵極端子層的重疊區(qū)域的每一個(gè)都由透明 材料制成，所以甚至在液晶顯示面板的TFT基底的像素區(qū)域中也可以形成柵極電極層和柵 極端子層的重疊區(qū)域，由此提高了在那些層處的感生電容，并且導(dǎo)致更加可靠的晶體管操 作。在上述示例性實(shí)施方案中，雖然采用了 SiOJt為絕緣薄膜，但是代替它也可以采 用SiN層。因?yàn)镾iN的折射率接近ITO的折射率，所以可以抑制在界面處由于折射率不同 而導(dǎo)致的反射，因此可以改善顯示裝置的透光性。該示例性實(shí)施方案不僅可以應(yīng)用于液晶 顯示裝置，而且還可以應(yīng)用于有機(jī)EL(電熒光)顯示裝置和采用了用于大面積的光學(xué)性能 的圖像感測(cè)裝置。本發(fā)明可以用于在相同基底上具有不同類型TFT例如具有相對(duì)較高擊穿電壓的 高電壓TFT和具有相對(duì)較低擊穿電壓性能的低電壓TFT的晶體管電路基底中。根據(jù)本發(fā)明的示例性實(shí)施方案，通過選擇是否形成頂部柵極電極層，從而可以在 用于形成頂部柵極電極的工序數(shù)量最少的情況下單獨(dú)在相同基底上設(shè)置具有不同擊穿電 壓性能特征的多種類型TFT。具體地說，可以很容易單獨(dú)提供以高速驅(qū)動(dòng)的低電壓TFT和具 有高擊穿電壓性能的高電壓TFT，并且可以抑制生產(chǎn)成本的增加。前面實(shí)施方案的說明用來(lái)使得本領(lǐng)域普通技術(shù)人員能夠制造和使用本發(fā)明。而 且，這些示例性實(shí)施方案的各種變型對(duì)于本領(lǐng)域普通技術(shù)人員而言都是顯而易見的，并且 在這里所限定的一般原理和特定實(shí)施例可以不需要?jiǎng)?chuàng)造性地應(yīng)用于其它實(shí)施方案。因此， 本發(fā)明不打算局限于在這里所述的示例性實(shí)施方案，而是可以根據(jù)由權(quán)利要求和等同方案 的限制條件所限定的最寬范圍。另外，要指出的是，本發(fā)明人的意圖在于即使在起訴期間要修改權(quán)利要求的情況 下也要保留所要求保護(hù)的發(fā)明的所有等同方案。
權(quán)利要求
一種薄膜晶體管，包括形成在絕緣基底上的第一絕緣層；形成在所述第一絕緣層上的第一半導(dǎo)體層；形成在所述第一半導(dǎo)體層上的第二絕緣層；設(shè)置在所述絕緣基底和所述第一絕緣層之間的第一導(dǎo)電層；以及形成在所述第二絕緣層上的具有浮動(dòng)狀態(tài)的第二導(dǎo)電層，所述第二導(dǎo)電層包括第一區(qū)域和第二區(qū)域，從而所述第一區(qū)域?yàn)榕c所述第一半導(dǎo)體層重疊的頂部柵極電極區(qū)域，而所述第二區(qū)域?yàn)樵跊]有與所述第一半導(dǎo)體層重疊的區(qū)域中與所述第一導(dǎo)電層重疊的電容耦合區(qū)域，并且使所述第二區(qū)域的尺寸比所述第一區(qū)域的尺寸更大，從而在所述第二導(dǎo)電層處的電位接近在所述第一導(dǎo)電層處的電位或大約為在所述第一導(dǎo)電層處的電位。
2.如權(quán)利要求1所述的薄膜晶體管，其中所述頂部柵極電極區(qū)域和所述電容耦合區(qū)域 的面積比大于或等于8。
3.如權(quán)利要求1所述的薄膜晶體管，其中所述第一導(dǎo)電層包括與所述第一半導(dǎo)體層重 疊的底部柵極電極區(qū)域。
4.如權(quán)利要求1所述的薄膜晶體管，其中所述第一導(dǎo)電層沒有形成在與所述第一半導(dǎo) 體層重疊的區(qū)域處。
5.如權(quán)利要求4所述的薄膜晶體管，其中所述絕緣基底、所述第一絕緣層和所述第二 絕緣層分別由透明材料制成。
6.一種薄膜晶體管基底，包括設(shè)在所述絕緣基底上且占據(jù)第一薄膜晶體管區(qū)域的如權(quán)利要求3所述的薄膜晶體管；以及形成在所述絕緣基底上以占據(jù)第二薄膜晶體管區(qū)域的第二薄膜晶體管，所述第二薄膜 晶體管包括形成在所述絕緣基底上的所述第一絕緣層； 形成在所述第一絕緣層上的第二半導(dǎo)體層； 形成在所述第二半導(dǎo)體層上的所述第二絕緣層；以及第二底部柵極電極層，其形成在所述絕緣基底和所述第一絕緣層之間，以便在所述第 二薄膜晶體管區(qū)域中與所述第二半導(dǎo)體層重疊，其中所述第二導(dǎo)電層不存在于在所述第二 絕緣層上與所述第二半導(dǎo)體層重疊的區(qū)域處。
7.如權(quán)利要求6所述的薄膜晶體管基底，其中在分別與所述第一半導(dǎo)體層和所述第二 半導(dǎo)體層重疊的區(qū)域中所述第二絕緣層的厚度比所述第一絕緣層的厚度更薄。
8.如權(quán)利要求6所述的薄膜晶體管基底，其中在所述頂部柵極電極區(qū)域和所述第一半 導(dǎo)體層之間的所述第二絕緣層的每單位面積的第一絕緣層電容大于在所述底部柵極電極 區(qū)域和所述第一半導(dǎo)體層之間的所述第一絕緣層的每單位面積的第二絕緣層電容。
9.如權(quán)利要求6所述的薄膜晶體管基底，其中所述第一絕緣層的厚度大于或等于 200nm。
10.如權(quán)利要求6所述的薄膜晶體管基底，其中所述第一半導(dǎo)體層和所述第二半導(dǎo)體 層中的每一個(gè)分別在所述第一半導(dǎo)體層和所述第二半導(dǎo)體層內(nèi)或附近設(shè)有源極區(qū)域和漏 極區(qū)域，并且所述底部柵極電極區(qū)域與在所述第一薄膜晶體管區(qū)域中的所述源極區(qū)域和所述漏極區(qū)域的一部分重疊，而所述頂部柵極電極區(qū)域沒有與所述源極區(qū)域和所述漏極區(qū)域重疊。
11.如權(quán)利要求6所述的薄膜晶體管基底，其中所述第二導(dǎo)電層的所有區(qū)域與在所述 第一薄膜晶體管區(qū)域中的所述第一導(dǎo)電層重疊。
12.如權(quán)利要求6所述的薄膜晶體管基底，其中在所述第一薄膜晶體管區(qū)域內(nèi)，使在所 述第二導(dǎo)電層沒有與第一半導(dǎo)體層重疊的區(qū)域中在所述第二導(dǎo)電層和所述第一導(dǎo)電層之 間的絕緣薄膜的厚度比在所述第二導(dǎo)電層與所述第一半導(dǎo)體層重疊的區(qū)域中在所述頂部 柵極電極區(qū)域和所述底部柵極電極區(qū)域之間的絕緣薄膜的厚度更薄。
全文摘要
薄膜晶體管(TFT)基底包括在相同基底上的第一和第二TFT。第一TFT具有這樣的特征，從而在基底和第一絕緣層之間設(shè)有下導(dǎo)電層或底部柵極電極層，而在形成在位于第一絕緣層上的半導(dǎo)體層上的第二絕緣層上設(shè)有上導(dǎo)電層或頂部柵極電極層。第一導(dǎo)電層具有第一和第二區(qū)域，從而第一區(qū)域在不與半導(dǎo)體層重疊的情況下與所述第一導(dǎo)電層重疊，而第二區(qū)域與半導(dǎo)體層重疊，并且第一區(qū)域大于第二區(qū)域，而第二絕緣層比第一絕緣層更薄。除了沒有柵極電極層之外，第二TFT具有與第一TFT相同的結(jié)構(gòu)。
文檔編號(hào)H01L29/786GK101989619SQ201010241990
公開日2011年3月23日 申請(qǐng)日期2010年7月29日 優(yōu)先權(quán)日2009年7月29日
發(fā)明者是成貴弘, 田邊浩 申請(qǐng)人:Nec液晶技術(shù)株式會(huì)社