專利名稱：Mos晶體管及其形成方法
技術領域：
本發(fā)明涉及半導體制造領域，特別涉及一種MOS晶體管及其形成方法。
背景技術：
隨著半導體技術的不斷發(fā)展，集成電路集成化程度越來越高，器件的尺寸也不斷減小。然而器件尺寸的不斷減小導致器件的性能也受到很大的影響。例如，當溝道的長度縮小到50nm之下時，器件開始表現(xiàn)出短溝道效應，包括載流子遷移率下降、閾值電壓增大以及漏感應勢壘下降(DIBL)等問題。為了減少由于尺寸縮小造成的問題，可以通過應力技術來改善溝道區(qū)的應力，從而提高載流子的遷移率，提高器件的性能。具體是通過使金屬-氧化物-半導體場效應管(MOSFET)的溝道區(qū)產(chǎn)生雙軸應力或者單軸應變，從而增加溝道區(qū)載流子的遷移速率，提高MOSFET的器件響應速度。具體的應變存儲技術的原理是通過在MOS管的柵極下溝道處的硅原子的間距改變，減小載流子通行所受到的阻礙，也就是相當于減小了電阻，因而半導體器件發(fā)熱量和能耗都會降低，而運行速度則會得到提升。比如，對于η型MOSFET來說，增大柵極下溝道處的硅原子的間距，對于ρ型MOSFET來說，減小柵極下溝道處的硅原子的間距。比如現(xiàn)有技術公開了一種在溝道區(qū)具有高應力的MOSFET及其制造方法，通過蝕刻選擇性地去除源和漏延伸區(qū)，并且在半導體襯底上生長所述源和漏延伸區(qū)中的嵌入的應力產(chǎn)生材料，僅須在源和漏的延伸區(qū)中生長嵌入的應力產(chǎn)生材料，或者在源和漏延伸區(qū)和重摻雜源和漏區(qū)中生長嵌入的應力產(chǎn)生材料，從而提高溝道區(qū)的應力，提高器件性能。然而采用該方式形成的M0SFET，由于應力產(chǎn)生材料僅位于源極和漏極的延伸區(qū)或重摻雜源極和漏極區(qū)中，其所能引起溝道區(qū)的晶格變形比較有限，對溝道區(qū)的應變影響較為有限；而且在上述技術中，其半導體襯底的縱向漏電流較高。因此，需要一種新的MOS晶體管的形成方法，以便增大溝道區(qū)的應變和提高載流子速度。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種溝道區(qū)具有加強應變的MOS晶體管及其形成方法， 可以提高溝道區(qū)載流子的速度以提高器件響應速度，并且器件的漏電流較小。為解決上述問題，本發(fā)明提供一種MOS晶體管，包括半導體襯底，所述半導體襯底包括基底、依次位于基底上的絕緣層和器件層；位于器件層表面的柵堆疊、及位于柵堆疊兩側(cè)的第一柵極側(cè)墻，位于柵堆疊下方的器件層構成MOS晶體管的溝道區(qū)；位于所述絕緣層兩側(cè)的籽晶側(cè)墻；位于所述溝道區(qū)和籽晶側(cè)墻兩側(cè)的源極區(qū)和漏極區(qū)，所述源極區(qū)和漏極區(qū)為外延薄膜依次經(jīng)過非晶化處理和退火處理形成，在退火處理過程中，所述外延薄膜產(chǎn)生晶化，在晶化過程中產(chǎn)生的缺陷和位錯在外延薄膜內(nèi)延伸并停止于籽晶側(cè)墻，并且，所述外延薄膜、柵堆疊以及第一柵極側(cè)墻表面形成有應力層，所述應力層內(nèi)的應力在退火過程中傳遞至所述溝道區(qū)的兩側(cè)。對于η型MOS晶體管，對于η型MOS晶體管，所述應力層具有拉應力；對于ρ型MOS 晶體管，所述應力層具有壓應力。優(yōu)選地，所述籽晶側(cè)墻由SiGe、Si或Si:C形成；所述籽晶側(cè)墻可以進一步覆蓋所述溝道區(qū)的臨近絕緣層部分。優(yōu)選地，所述半導體襯底為SOI襯底，所述絕緣層為SOI襯底中的掩埋絕緣層，所述器件層為SOI襯底中的頂層半導體。優(yōu)選地，所述外延薄膜上、所述第一柵極側(cè)墻的兩側(cè)還形成有第二柵極側(cè)墻。相應地，本發(fā)明還提供一種MOS晶體管的形成方法，包括提供半導體襯底，所述半導體襯底包括基底、依次位于基底上的絕緣層和器件層；在器件層表面形成柵堆疊、及位于柵堆疊兩側(cè)的第一柵極側(cè)墻；刻蝕位于所述第一柵極側(cè)墻兩側(cè)的半導體襯底至所述基底露出，柵堆疊下方的器件層形成MOS晶體管的溝道區(qū)；在刻蝕后的絕緣層的兩側(cè)形成籽晶側(cè)墻，所述籽晶側(cè)墻覆蓋所述絕緣層的兩側(cè)；在籽晶側(cè)墻兩側(cè)外延形成外延薄膜；對所述外延薄膜進行非晶化處理；在外延薄膜、柵堆疊以及第一柵極側(cè)墻表面形成應力層；進行退火，所述外延薄膜形成源極區(qū)和漏極區(qū)，并且所述應力層內(nèi)的應力傳遞到溝道區(qū)的兩側(cè)， 而且進行退火時，所述源極區(qū)和漏極區(qū)由于晶化產(chǎn)生的缺陷和位錯延伸并停止于所述籽晶側(cè)墻；去除所述應力層。對于η型MOS晶體管，所述應力層具有拉應力；對于ρ型MOS晶體管，所述應力層具有壓應力。優(yōu)選地，所述籽晶側(cè)墻由SiGe、Si或Si :C形成；所述退火溫度可以為900 1100°C。優(yōu)選地，在形成籽晶側(cè)墻時，所述籽晶側(cè)墻進一步覆蓋所述溝道區(qū)的臨近絕緣層部分。優(yōu)選地，在籽晶側(cè)墻兩側(cè)外延形成外延薄膜之后，還包括在所述外延薄膜上、所述第一柵極側(cè)墻兩側(cè)形成第二柵極側(cè)墻。其中，所述非晶化處理步驟可以包括將Ge、Xe或者Si的原子或者原子團注入外延薄膜內(nèi)。優(yōu)選地，所述半導體襯底為SOI。與現(xiàn)有技術相比，上述技術方案具有以下優(yōu)點通過在外延薄膜和柵堆疊表面形成應力層，將所述應力層作為溝道區(qū)的應變的第二來源，這樣在對外延薄膜進行退火的時候，所述應力層中的應力會施加到器件層的兩側(cè)，從而進一步增大溝道區(qū)的應力?？蛇x地，本技術方案可以采用絕緣體上硅作為半導體襯底，所述絕緣體上硅的埋氧層作為絕緣層，所述埋氧層為二氧化硅，并且由于在絕緣層和溝道區(qū)兩側(cè)具有籽晶側(cè)墻， 并且在溝道區(qū)下方具有二氧化硅作為絕緣層，在對外延薄膜進行退火處理中，所述籽晶側(cè)墻以及溝道區(qū)下方的埋氧層能夠阻擋外延薄膜在晶化過程產(chǎn)生的缺陷和位錯擴散入溝道區(qū)，即，所述缺陷和位錯會在退火過程中沿外延生長的方向延伸，并停止于籽晶側(cè)墻，從而進一步不會進入溝道區(qū)，造成器件的漏電流。本技術方案還通過在第一柵極側(cè)墻兩側(cè)形成第二柵極側(cè)墻，所述第二柵極側(cè)墻能夠進一步保護位于第一柵極側(cè)墻正下方的結(jié)構不會在后續(xù)的工藝中破壞。
本技術方案可以采用絕緣體上硅作為半導體襯底，所述絕緣體上硅的埋氧層作為絕緣層，所述埋氧層為二氧化硅，基本上無摻雜的雜質(zhì)，因此無需在溝道區(qū)和絕緣層之間加入隔離層，即器件層和埋氧層之間直接接觸。


圖1是本發(fā)明的一個實施例的形成MOS晶體管的方法流程示意圖；圖2至圖10是本發(fā)明的一個實施例的形成MOS晶體管的方法的剖面結(jié)構示意圖。
具體實施例方式本發(fā)明通過在外延薄膜和柵堆疊表面形成應力層，將所述應力層作為溝道區(qū)的應變的一個來源，這樣在對外延薄膜進行退火的時候，所述應力層中的應力會施加到器件層的兩側(cè)，從而進一步增大溝道區(qū)的應力。為此，本發(fā)明的發(fā)明人提出一種MOS晶體管的形成方法，請參考圖1，包括執(zhí)行步驟S101，提供半導體襯底，所述半導體襯底包括基底、依次位于基底上的絕緣層和器件層；執(zhí)行步驟S102，在器件層表面形成柵堆疊、及位于柵堆疊兩側(cè)的第一柵極側(cè)墻；執(zhí)行步驟S103，刻蝕位于所述第一柵極側(cè)墻兩側(cè)的半導體襯底至所述基底露出，柵堆疊下方的器件層形成MOS晶體管的溝道區(qū)；執(zhí)行步驟S104，在刻蝕后的絕緣層的兩側(cè)形成籽晶側(cè)墻，所述籽晶側(cè)墻覆蓋所述絕緣層的兩側(cè)；執(zhí)行步驟S105，在籽晶側(cè)墻兩側(cè)外延形成外延薄膜；執(zhí)行步驟S106，對所述外延薄膜進行非晶化處理；執(zhí)行步驟S107，在外延薄膜、柵堆疊以及第一柵極側(cè)墻表面形成應力層；執(zhí)行步驟S108，進行退火，所述外延薄膜形成源極區(qū)和漏極區(qū)，并且所述應力層內(nèi)的應力傳遞到溝道區(qū)的兩側(cè)，并且進行退火時，所述源極區(qū)和漏極區(qū)由于晶化產(chǎn)生的缺陷和位錯延伸并停止于所述籽晶側(cè)墻；執(zhí)行步驟S109， 去除所述應力層。圖2至圖7為本發(fā)明一個實施例的形成MOS晶體管的剖面結(jié)構示意圖，以下將參照這些附圖對根據(jù)本發(fā)明實施例的各個步驟以及由此得到的半導體器件予以詳細說明。參考圖2，提供半導體襯底，所述半導體襯底包括基底100、依次位于基底100上的絕緣層110和器件層120。所述器件層120包括隔離結(jié)構101，用于對不同半導體器件之間進行橫向隔離，隔離結(jié)構101之外的區(qū)域為有源區(qū)102，用于形成半導體器件。作為一個實施例，所述半導體襯底為絕緣體上半導體 (Semiconductor-on-Insulater, SOI)，更進一步優(yōu)化地，本發(fā)明采用的絕緣體上半導體為絕緣體上硅，如采用注氧隔離(SIMOX)方式形成的基底-埋氧層-頂層硅的三明治結(jié)構，即器件層120和絕緣層110之間直接接觸。在其他實施例中，所述半導體襯底還可以為在硅基襯底上采用淀積工藝依次形成絕緣層、器件層，所述絕緣層材料為氧化硅、氮化硅或者氮氧化硅，所述器件層還可以通過外延或者鍵合工藝形成，所述器件層可以選擇單晶硅、外延硅、或者外延鍺硅。所述半導體襯底內(nèi)形成有隔離結(jié)構101，用于半導體器件之間的橫向隔離。所述隔離結(jié)構101可以采用淺溝槽隔離(STI)、場氧化(FOX)、或者局部氧化(LOCOS)。形成所述隔離結(jié)構101的方式為公知技術，在此不再詳述。參考圖3，在器件層表面形成柵堆疊，所述柵堆疊依次包括位于器件層120上的柵介質(zhì)層130和柵電極層140，接著，在所述柵堆疊兩側(cè)形成第一柵極側(cè)墻160。具體地，所述柵介質(zhì)層130的材料可以為普通的SiO2，進一步優(yōu)選為高k介質(zhì)材料，例如 Hf02、HfSiO、HfSiON、HfTaO, HfTiO, HfZrO, A1203、La2O3, ZrO2, LaAlO 中的任一種或多種，或者是其他介質(zhì)材料。采用不同的材料，所述柵介質(zhì)層130的形成工藝可能不同，本領域技術人員根據(jù)材料可以選擇合適的方法。如果采用普通的SiO2,則柵電極一般采用多晶硅。如果采用高k介質(zhì)材料，所述柵電極層140可以為Ti、Co、Ni、Al、W或合金，或者是其他導電材料。進一步優(yōu)化地，所述柵電極140為金屬和多晶硅的疊層結(jié)構。進一步地，還可以在所述柵電極140上形成保護層150，作為刻蝕形成柵電極層 140過程中的硬掩膜，以便提高柵電極層140形成質(zhì)量，且所述保護層150還可以保護柵電極層140在后續(xù)的形成第一柵極側(cè)墻160的刻蝕工藝中不受等離子體損傷，所述保護層150 的材料可以選自氧化硅、氮化硅等介質(zhì)材料，基本上所述保護層150的材料只要滿足與柵電極層140和后續(xù)形成的第一柵極側(cè)墻160之間的刻蝕選擇比較高的要求就可以，這樣可以在刻蝕中起到硬掩膜或者保護的作用。所述第一柵極側(cè)墻160可以為氧化硅、氮化硅中的一種或其組合，比如可以組合成氧化硅-氮化硅-氧化硅(ONO)的結(jié)構，形成所述第一柵極側(cè)墻160的方法為公知技術， 在此不再贅述。在形成柵堆疊之后，還可能包括其他步驟，比如在半導體襯底的器件層內(nèi)進行離子注入，以調(diào)節(jié)溝道區(qū)的摻雜濃度，以便調(diào)節(jié)形成的MOS晶體管的閾值電壓。此步驟由于不是本發(fā)明的重點，不再詳細敘述?？蛇x地，可以在半導體襯底內(nèi)形成輕摻雜源/漏區(qū)，具體請參考圖4，以上述柵堆疊為掩膜，向半導體襯底內(nèi)進行離子注入，在半導體襯底的器件層120內(nèi)形成輕摻雜源/漏區(qū)121，對于pMOS管，輕摻雜源/漏區(qū)12的注入的離子為ρ型，如B ；對于nMOS管，輕摻雜源/漏區(qū)12的注入的離子為η型，比如可以為P或As。再進一步地，還可以在半導體襯底內(nèi)進行暈環(huán)(Halo)注入，以便在柵堆疊下方的器件層內(nèi)形成暈環(huán)注入?yún)^(qū)，暈環(huán)(Halo)注入的離子通常與溝道區(qū)的導電類型相同，即對于 pMOS管，暈環(huán)注入?yún)^(qū)注入的離子為η型，如P或As，對于nMOS管，暈環(huán)注入?yún)^(qū)注入的離子為 P型，比如可以為B或^1。然后對注入的離子進行退火，以激活注入的離子。在此特別指出的是，并非所有的MOS晶體管中會采用所述輕摻雜源/漏極和Halo 區(qū)的結(jié)構，所述輕摻雜漏極注入?yún)^(qū)和暈環(huán)注入?yún)^(qū)是為了改善器件的淺溝道效應。接下來，要在柵堆疊下方的器件層形成MOS晶體管的溝道區(qū)，具體請參照圖5，以第一柵極側(cè)墻160和保護層150為掩膜，去除柵堆疊兩側(cè)部分的器件層和絕緣層，直至暴露出基底100，保留在柵堆疊位置對應的器件層形成MOS晶體管的溝道區(qū)120’，并且，在溝道區(qū)120’下留下了絕緣層110’。所述去除器件層和絕緣層的工藝采用選擇性刻蝕工藝，利用硅和氧化硅材料的刻蝕速度與氮化硅材料的刻蝕速度具有較大差異的特性進行，選用對硅材料和氧化硅材料刻蝕速度高而對氮化硅材料刻蝕速度低的刻蝕工藝，去除部分頂層硅和部分掩埋氧化層。參考圖6，在所述溝道區(qū)120’和絕緣層110’的兩側(cè)形成籽晶側(cè)墻170，所述籽晶側(cè)墻170覆蓋絕緣層110’，并至少覆蓋部分溝道區(qū)120’的與所述絕緣層110’相鄰部分，所述籽晶側(cè)墻170作為外延形成源極區(qū)和漏極區(qū)的籽晶。具體地，所述籽晶側(cè)墻170的材料可以選擇SiGe、Si:C或Si中的任一種，所述Si:C為摻有C的硅。優(yōu)選地，所述籽晶側(cè)墻材料為SiGe，其中Ge的含量為15% 60%。以籽晶側(cè)墻 170材料為SiGe為例，對其形成方法做示范性說明首先，采用淀積工藝在基底100表面、 刻蝕后的絕緣層110’和溝道區(qū)120’、以及第一柵極側(cè)墻160的側(cè)壁形成非晶SiGe薄膜，所述非晶SiGe薄膜中Ge的質(zhì)量百分比可以為15%至60%，所述非晶SiGe薄膜厚度為5_15 納米；對所述非晶SiGe薄膜進行退火，形成單晶SiGe薄膜，其中退火可以采用管式爐退火工藝，也可以采用快速退火爐退火工藝；采用等離子體回刻蝕工藝，去除多余的單晶SiGe 薄膜，在絕緣層110’以及溝道區(qū)120’的臨近絕緣層部分的兩側(cè)形成籽晶側(cè)墻170。所述籽晶側(cè)墻170還作為后續(xù)外延生長外延薄膜的籽晶層，使得外延薄膜沿這個所述籽晶側(cè)墻170進行生長為晶體結(jié)構。然后，要在籽晶側(cè)墻170兩側(cè)外延形成外延薄膜，具體請參照圖7，包括以籽晶側(cè)墻170或者基底為籽晶層進行外延，形成外延薄膜180，直至與溝道區(qū)120’表面齊平，當然所述齊平并非非常嚴格意義上的完全相平，可能稍微有所偏差，但是只要不影響器件的性能就可以，在此不應過分限制本發(fā)明的保護范圍。在外延的時候通常會進行摻雜，以便提高外延薄膜180的導電率，這樣無需后續(xù)進行摻雜。當然，若在外延的時候沒有進行摻雜，在預非晶化之后，還包括對外延薄膜180 進行摻雜的步驟，所述進行摻雜的工藝可以采用離子注入的方式進行。此外，若待形成的MOS晶體管為η型，所述外延薄膜180為Si:C，其中C的含量為 0. 2% 2% ；若待形成的MOS晶體管為ρ型，所述外延薄膜180為SiGe，其中Ge的含量為 15% 60%。若外延薄膜180與籽晶側(cè)墻170的材料不同，將會在外延薄膜180內(nèi)產(chǎn)生應力，有利于提高溝道區(qū)兩側(cè)的應變。然后請參照圖8，去除位于柵電極140上的保護層150。接著，進一步優(yōu)選地，還可以在所述第一柵極側(cè)墻層160的兩側(cè)形成第二柵極側(cè)墻190，所述第二柵極側(cè)墻190用于進一步保護位于第一柵極側(cè)墻層160下方的溝道區(qū) 120’。所述第二柵極側(cè)墻190可以為氧化硅、氮化硅或者二者的結(jié)合，比如所述第一柵極側(cè)墻層160為氮化硅的情況下，所述第二柵極側(cè)墻190可以為氧化硅和氮化硅的組合。需要說明的是，這一步驟為可選步驟，即使不形成第二柵極側(cè)墻190也能夠?qū)崿F(xiàn)本發(fā)明。參照圖9，對外延薄膜180進行預非晶化處理，進行預非晶化處理的目的是為了后續(xù)對非晶化后的區(qū)域進行晶化過程中能夠?qū)拥膽M行傳遞至溝道區(qū)的兩側(cè)。所述預非晶化處理可以采用離子注入工藝在外延薄膜180內(nèi)注入粒子打亂其晶格排列，從而實現(xiàn)非晶化，所述注入的粒子比如可以為Ge、Xe或者Si原子或者原子團，使得外延薄膜180進行非晶化。如果采用SOI襯底，所述預非晶化的深度大約為50-70nm，即將外延薄膜的整個深度進行非晶化，如果采用常規(guī)的體硅襯底，預非晶化的深度約為lOOnm。為了進一步在能夠增強溝道區(qū)120’內(nèi)的應變，進而增強在頂層硅120形成的溝道區(qū)的載流子的遷移率，本發(fā)明的發(fā)明人還進一步地在外延薄膜、柵堆疊、以及第一柵極側(cè)墻表面形成應力層200。
所述應力層200的材料與待形成的MOS晶體管的工作時候的溝道區(qū)的主要導電類型有關，若為η型，所述應力層200材料可以為氮化硅，所述應力層200內(nèi)的應力為拉應力。所述應力層200 的材料還可以為 Si02、Si0F、SiC0H、Si0、SiC0、SiC0N、Si0N、PSG、 BPSG，可以根據(jù)所需要形成的MOS晶體管的類型以及調(diào)整工藝選擇形成壓應力或者拉應力的應力層。進一步地，還可以在形成應力層200之前形成氧化層(未圖示)，這一氧化層主要作為刻蝕阻擋層，在刻蝕應力層的時候保護下面的器件。之后，對外延薄膜進行退火，一方面用于使其內(nèi)的摻雜離子擴散均勻，另一方面使外延薄膜進行晶化，從而在晶化過程中所述外延薄膜將應力層內(nèi)的應力傳遞至溝道區(qū)的兩側(cè)。經(jīng)過退火后，形成源極區(qū)181、漏極區(qū)182。所述退火可以采用管式退火爐工藝退火或者快速退火爐退火，退火溫度為 900-1100°C。本發(fā)明在外延薄膜和柵堆疊表面形成了應力層，這樣在對外延薄膜進行退火的時候，所述應力層中的應力會隨著外延薄膜的晶化過程施加到溝道區(qū)的兩側(cè)，從而進一步增大溝道區(qū)的應力，因此，所述應力層成為溝道區(qū)的應變的另一個來源；而且，外延薄膜也會使溝道區(qū)兩側(cè)產(chǎn)生應變；這樣，本發(fā)明的溝道區(qū)兩側(cè)的應變來源具有多種，從而加大了溝道區(qū)的應變。此外，本發(fā)明由于在絕緣層和溝道區(qū)兩側(cè)具有籽晶側(cè)墻，而且，本發(fā)明采用絕緣體上硅作為半導體襯底，由于所述溝道區(qū)下方具有埋氧層，所述埋氧層為二氧化硅，這樣在退火過程中，所述籽晶側(cè)墻以及溝道區(qū)下方的埋氧層能夠阻擋外延薄膜內(nèi)進行晶化過程中產(chǎn)生的缺陷和位錯擴散入溝道區(qū)，并且，所述缺陷和位錯會在退火過程中沿外延生長的方向在外延薄膜內(nèi)延伸，停止在所述籽晶側(cè)墻，因而不會進入溝道區(qū)，造成器件的漏電流。本發(fā)明采用的是一種應變記憶技術(Stress Memory Technique，SMT)，在改善溝道區(qū)應力的同時不會增大器件的漏電流。然后，參考圖10，去除所述應力層200，所述去除工藝可以為等離子體刻蝕工藝或者濕法刻蝕工藝。隨后，還包括在前述結(jié)構上的源極區(qū)、漏極區(qū)和柵電極生成金屬硅化物，形成層間介質(zhì)層，將所述源極區(qū)、漏極區(qū)和柵電極采用金屬塞(plug)引出等步驟，在此不再詳述?；谏鲜龉に?，形成本發(fā)明的MOS晶體管，具體請參照圖10，包括半導體襯底，所述半導體襯底包括基底100、依次位于基底100上的絕緣層110和器件層120 ；位于器件層120表面的柵堆疊、及位于柵堆疊兩側(cè)的第一柵極側(cè)墻160，位于柵堆疊及第一柵極側(cè)墻160下方的器件層和絕緣層分別構成MOS晶體管的溝道區(qū)120’及溝道區(qū)的絕緣層110’;位于所述溝道區(qū)110’和絕緣層120’兩側(cè)的籽晶側(cè)墻170，所述籽晶側(cè)墻170覆蓋絕緣層110’ ；位于籽晶側(cè)墻170兩側(cè)的源極區(qū)181和漏極區(qū)182，所述源極區(qū)和漏極區(qū)為外延薄膜的依次經(jīng)過非晶化處理和退火處理形成，在退火處理過程中，所述外延薄膜、柵堆疊以及第一柵極側(cè)墻表面形成有應力層，所述應力層內(nèi)的應力在退火過程中傳遞至所述溝道區(qū)的兩側(cè)，并且在退火過程中，所述外延薄膜產(chǎn)生晶化，在晶化過程中產(chǎn)生的缺陷和位錯在外延薄膜內(nèi)延伸并停止于籽晶側(cè)墻。進一步地，對于η型MOS晶體管，所述應力層具有拉應力，對于P型MOS晶體管，所述應力層具有壓應力。
所述籽晶側(cè)墻170為SiGe, Si或Si:C層。進一步優(yōu)化地，所述源極區(qū)181和漏極區(qū)182上、所述第一柵極側(cè)墻160的兩側(cè)還形成有第二柵極側(cè)墻190。以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制。任何熟悉本領域的技術人員，在不脫離本發(fā)明技術方案范圍情況下，都可利用上述揭示的方法和技術內(nèi)容對本發(fā)明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術方案的內(nèi)容，依據(jù)本發(fā)明的技術實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術方案保護的范圍內(nèi)。
權利要求
1.一種MOS晶體管，其特征在于，包括半導體襯底，所述半導體襯底包括基底、依次位于基底上的絕緣層和器件層； 位于器件層表面的柵堆疊、及位于柵堆疊兩側(cè)的第一柵極側(cè)墻，位于柵堆疊下方的器件層構成MOS晶體管的溝道區(qū)；位于所述絕緣層兩側(cè)的籽晶側(cè)墻；位于所述溝道區(qū)和籽晶側(cè)墻兩側(cè)的源極區(qū)和漏極區(qū)，所述源極區(qū)和漏極區(qū)為外延薄膜依次經(jīng)過非晶化處理和退火處理形成，在退火處理過程中，所述外延薄膜產(chǎn)生晶化，在晶化過程中產(chǎn)生的缺陷和位錯在外延薄膜內(nèi)延伸并停止于籽晶側(cè)墻，并且，所述外延薄膜、柵堆疊以及第一柵極側(cè)墻表面形成有應力層，所述應力層內(nèi)的應力在退火過程中傳遞至所述溝道區(qū)的兩側(cè)。
2.如權利要求1所述的MOS晶體管，其特征在于，對于η型MOS晶體管，所述應力層具有拉應力；對于ρ型MOS晶體管，所述應力層具有壓應力。
3.如權利要求2所述的MOS晶體管，其特征在于，所述籽晶側(cè)墻由SiGe、Si或Si:C形成。
4.如權利要求1所述的MOS晶體管，其特征在于，所述籽晶側(cè)墻進一步覆蓋所述溝道區(qū)的臨近絕緣層部分。
5.如權利要求1所述的MOS晶體管，其特征在于，所述半導體襯底為SOI襯底，所述絕緣層為SOI襯底中的掩埋絕緣層，所述器件層為SOI襯底中的頂層半導體。
6.如權利要求1至5中任一項所述的MOS晶體管，其特征在于，所述外延薄膜上、所述第一柵極側(cè)墻的兩側(cè)還形成有第二柵極側(cè)墻。
7.—種MOS晶體管的形成方法，其特征在于，包括提供半導體襯底，所述半導體襯底包括基底、依次位于基底上的絕緣層和器件層； 在器件層表面形成柵堆疊、及位于柵堆疊兩側(cè)的第一柵極側(cè)墻； 刻蝕位于所述第一柵極側(cè)墻兩側(cè)的半導體襯底至所述基底露出，柵堆疊下方的器件層形成MOS晶體管的溝道區(qū)；在刻蝕后的絕緣層的兩側(cè)形成籽晶側(cè)墻，所述籽晶側(cè)墻覆蓋所述絕緣層的兩側(cè)；在籽晶側(cè)墻兩側(cè)外延形成外延薄膜；對所述外延薄膜進行非晶化處理；在外延薄膜、柵堆疊以及第一柵極側(cè)墻表面形成應力層；進行退火，所述外延薄膜形成源極區(qū)和漏極區(qū)，并且所述應力層內(nèi)的應力傳遞到溝道區(qū)的兩側(cè)，而且進行退火時，所述源極區(qū)和漏極區(qū)由于晶化產(chǎn)生的缺陷和位錯延伸并停止于所述籽晶側(cè)墻； 去除所述應力層。
8.如權利要求7所述的MOS晶體管的形成方法，其特征在于，對于η型MOS晶體管，所述應力層具有拉應力；對于ρ型MOS晶體管，所述應力層具有壓應力。
9.如權利要求7所述的MOS晶體管的形成方法，其特征在于，所述籽晶側(cè)墻由SiGe、Si 或Si:C形成。
10.如權利要求7所述的MOS晶體管的形成方法，其特征在于，所述退火溫度為900 1100°C。
11.如權利要求7所述的MOS晶體管的形成方法，其特征在于，在形成籽晶側(cè)墻時，所述籽晶側(cè)墻進一步覆蓋所述溝道區(qū)的臨近絕緣層部分。
12.如權利要求7所述的MOS晶體管的形成方法，其特征在于，在籽晶側(cè)墻兩側(cè)外延形成外延薄膜之后，還包括在所述外延薄膜上、所述第一柵極側(cè)墻兩側(cè)形成第二柵極側(cè)墻。
13.如權利要求7所述的MOS晶體管的形成方法，其特征在于，所述非晶化處理步驟包括將Ge、Xe或者Si的原子或者原子團注入外延薄膜內(nèi)。
14.如權利要求7至13中任一項所述的MOS晶體管的形成方法，其特征在于，所述半導體襯底為SOI。
全文摘要
一種MOS晶體管及其形成方法，其中，所述形成方法包括提供半導體襯底；在半導體襯底的器件層表面形成柵堆疊；在對著柵堆疊位置的器件層和絕緣層分別形成MOS晶體管的溝道區(qū)以及絕緣層；在所述溝道區(qū)和絕緣層的兩側(cè)形成籽晶側(cè)墻；在籽晶側(cè)墻兩側(cè)外延形成外延薄膜并對其進行非晶化處理；還包括在外延薄膜和柵堆疊表面形成應力層，相應地，本發(fā)明還提供一種MOS晶體管。本發(fā)明的MOS晶體管通過采用所述應力層作為溝道區(qū)的應變的一個來源，在退火的時候，所述應力層中的的應力會施加到器件層的兩側(cè)，從而進一步增大溝道區(qū)的應力，并且本發(fā)明通過采用絕緣體上硅以及籽晶側(cè)墻來阻止外延薄膜晶化過程中產(chǎn)生的缺陷進入溝道區(qū)。
文檔編號H01L21/336GK102339859SQ20101023357
公開日2012年2月1日 申請日期2010年7月16日 優(yōu)先權日2010年7月16日
發(fā)明者尹海洲, 朱慧瓏, 駱志炯 申請人:中國科學院微電子研究所, 北京北方微電子基地設備工藝研究中心有限責任公司