專利名稱：芯片堆疊封裝結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體封裝結(jié)構(gòu)，且特別是有關(guān)于一種堆疊封裝結(jié)構(gòu)。
背景技術(shù)：
隨著電子產(chǎn)品功能與應(yīng)用的需求的急遽增加，封裝技術(shù)亦朝著高密度微小化、單 芯片封裝到多芯片封裝、二維尺度到三維尺度的方向發(fā)展。其中系統(tǒng)化封裝技術(shù)(System In Package)是一種可整合不同電路功能芯片的較佳方法，其利用表面粘著(Surface Mount Technology ；SMT)制程將不同的芯片堆疊整合于同一基板上，借以有效縮減封裝面 積，具有體積小、高頻、高速、生產(chǎn)周期短與低成本的優(yōu)點(diǎn)。請參照圖4，圖4是根據(jù)一已知的芯片堆疊封裝結(jié)構(gòu)700所繪示的結(jié)構(gòu)剖面圖。芯 片堆疊封裝結(jié)構(gòu)700包括基板510、第一芯片520、第二芯片530以及多條打線540和550。 其中第一芯片520固設(shè)于基材510之上，并通過打線540與基材510電性連接。第二芯片 530堆疊于第一芯片520之上，且通過打線550與基板510電性連接。然而，由于疊設(shè)于上層的芯片，例如第二芯片530，必須遷就下層芯片(第一芯片 520)的打線(打線540)配置，因此上層芯片(第二芯片530)尺寸必須小于下層芯片。同 時(shí)也限制了芯片堆疊的數(shù)量與整體厚度的彈性。又因?yàn)樯蠈有酒某叽巛^小，必須延長打 線550的配線長度并擴(kuò)大其線弧，方能使其與基材510電性連接。當(dāng)后續(xù)進(jìn)行壓模制程時(shí)， 該些被延長的打線容易受到?jīng)_移，而出現(xiàn)短路的現(xiàn)象，影響制程良率。請參照圖5，圖5是根據(jù)另一種芯片堆疊封裝結(jié)構(gòu)800所繪示的結(jié)構(gòu)剖面圖。芯片 堆疊封裝結(jié)構(gòu)800包括基板610、第一芯片620、第二芯片630、多條打線640和650以及位 于第一芯片620和第二芯片630之間的虛擬芯片660。其中第一芯片620疊設(shè)于基板610 上，并通過打線640使第一焊墊670與基材610電性連接。虛擬芯片660疊設(shè)于第一芯片 620之上。第二芯片則疊設(shè)于虛擬芯片660之上，并通過打線650使第二焊墊680與基材 610電性連接。通過尺寸小于第一芯片620的虛擬芯片660的設(shè)置，不僅可在第一芯片620 和第二芯片630之間，提供足夠的布線空間與線弧高度，以容納打線640，而且不會限制上 層芯片(第二芯片630)的堆疊尺寸。因此第二芯片630的尺寸實(shí)質(zhì)等于第一芯片620的 尺寸。然而虛擬芯片的設(shè)置，不僅會增加芯片堆疊的厚度，且徒增制程成本，更限制了結(jié) 構(gòu)微小化與高密度的趨勢。因此有需要提供一種良率高、制程低廉且不會限制封裝密度的芯片堆疊封裝結(jié) 構(gòu)。

發(fā)明內(nèi)容
本發(fā)明的一目的在提供一種芯片堆疊封裝結(jié)構(gòu)(chip-stacked packagestructure)。該芯片堆疊封裝結(jié)構(gòu)包含一主要基板模塊、一第一中繼基板模塊以及 一封膠樹脂。主要基板模塊包含一基板以及一第一芯片?；寰哂幸坏谝槐砻媾c相對的第二表面，第一表面上設(shè)置有一第一芯片接合區(qū)以及多個第一焊墊。第一芯片具有一第一 有源面與一第一晶背，第一有源面上系具有多個第一凸塊，并以其第一凸塊覆晶接合于基 板之第一芯片接合區(qū)。第一中繼基板模塊包含一第一中繼基板以及一第二芯片，第一中繼 基板還包含一核心層、一圖案化線路層以及一焊罩層。核心層具有多個第一開孔(through hole)與一第一容置空間，第一容置空間容置第一芯片，而多個第一開孔內(nèi)設(shè)置有至少一第 一介層導(dǎo)通材(via plug)以與基板的第一焊墊接合。圖案化線路層形成于核心層上且與 至少一介層導(dǎo)通材電性連接。焊罩層覆蓋設(shè)置于該少一圖案化線路層上，且第一焊罩層具 有至少一開口以暴露部分至少一圖案化線路層以形成一第二芯片接合區(qū)。第二芯片具有一 第二有源面與一第二晶背，第二有源面上設(shè)置有多個第二凸塊，并以第二凸塊覆晶接合于 該第一中繼基板上焊罩層的第二芯片接合區(qū)中。封膠樹脂包覆主要基板模塊以及第一中繼 基板模塊。在本發(fā)明的一實(shí)施例中，該第一中繼基板的焊罩層上設(shè)有多個第二開孔，以暴露 出部分的圖案化線路層形成有至少一第二焊墊。在本發(fā)明的一實(shí)施例中，還包含一第二中繼基板模塊，其具有與第一中繼基板相 同的構(gòu)件，第二中繼基板垂向堆疊于第一中繼基板模塊的第一中繼基板上以形成上下層堆 疊結(jié)構(gòu)，且該第二中繼基板模塊的該些第二焊墊電性連接至該第一中繼基板。在本發(fā)明的 一實(shí)施例中，該第一中繼基板的第一介層導(dǎo)通材與基板的第一焊墊之間設(shè)有第一焊錫，以 提供較佳的結(jié)合性，其中該第一焊錫的材質(zhì)較佳的可為錫鉛或無鉛等焊料材質(zhì)。在本發(fā)明的一實(shí)施例中，還包含該多個焊球(solder bump)設(shè)置于該基板的該第 二表面。在本發(fā)明的一實(shí)施例中，還包含一粘著層(adhesive)設(shè)置于至少一圖案化線路 層與第一芯片的第一晶背之間。在本發(fā)明的一實(shí)施例中，還包括一充填膠(underfill material)，包覆該些第一 凸塊與第二凸塊。本發(fā)明的再一目的在提供一種芯片堆疊封裝結(jié)構(gòu)的制造方法。此方法包含下列 步驟，首先，先提供一主要基板模塊，該主要基板模塊包含一基板與一第一芯片?；寰哂?一第一表面與相對的第二表面，基板的第一表面上具有一第一芯片接合區(qū)及至少一第一焊 墊。第一芯片具有一第一有源面與一第一晶背，其中第一有源面上設(shè)置有多個第一凸塊，并 覆晶接合且電性連接于該基板的第一芯片接合區(qū)上。接著，提供一第一中繼基板模塊疊設(shè) 于該主要基板模塊的基板上，該第一中繼基板模塊包含一第一中繼基板及一第二芯片。第 一中繼基板還包含一核心層、一圖案化線路層以及一焊罩層。核心層具有多個第一開孔以 及一第一容置空間容置該第一芯片。而多個第一開孔內(nèi)設(shè)置有至少一第一介層導(dǎo)通材(via plug)以與主要基板的第一焊墊接合。圖案化線路層形成于核心層上且與至少一第一介層 導(dǎo)通材電性連接。焊罩層(solder mask)覆蓋設(shè)置于至少一圖案化線路層上，且焊罩層具 有至少一開口以暴露部分至少一圖案化線路層，以形成一第二芯片接合區(qū)。第二芯片具有 一第二有源面與一第二晶背，第二有源面上設(shè)置有多個第二凸塊，并通過第二凸塊覆晶接 合且電性連接于該第一中繼基板的焊罩層的第二芯片接合區(qū)中。最后，使用一封膠樹脂以 封裝該主要基板模塊與該第一中繼基板模塊。在本發(fā)明的一實(shí)施例中，在該提供主要基板模塊的步驟還包含提供多個焊球設(shè)置于該基板的該第二表面。[oo16] 在本發(fā)明的一實(shí)施例中，在使用該封膠樹脂以封裝該主要基板模塊與該中繼基板模塊的步驟之前，還包含提供另一與構(gòu)件與第一中繼基板模塊相同的第二中繼基板模塊垂向堆疊且電性連接于該第一中繼基板模塊的第一中繼基板上，以形成上下堆疊型態(tài)。[oo17] 根據(jù)以上所述的實(shí)施例，本發(fā)明的技術(shù)特征是在覆晶堆疊的下層芯片的晶背上，設(shè)置一具圖案化線路層的中繼基板模塊，通過圖案化線路層的布線(或開孔)和后續(xù)堆疊于其上的上層芯片的焊墊(或焊錫)電性匹配。借此，在連接上層芯片與基板時(shí)不需要延長打線長度或加大打線弧度，以解決已知技術(shù)中，線弧過大的缺點(diǎn)。[oo18] 在堆疊芯片至封裝結(jié)構(gòu)上時(shí)，介層導(dǎo)通材及芯片覆晶方式取代打線以電性連接芯片堆疊封裝結(jié)構(gòu)中的芯片與基板。本發(fā)明的實(shí)施例具有增加散熱1改善基板與芯片的電性連接，以及降低芯片堆疊封裝結(jié)構(gòu)整體厚度的優(yōu)點(diǎn)。[oo19] 可以了解的是上述內(nèi)容和后附的說明書內(nèi)容，將通過實(shí)施例以更明顯易懂并作進(jìn)一步的說明。


為讓本發(fā)明的上述和其它目的1特征1優(yōu)點(diǎn)與實(shí)施例能更明顯易懂，所附附圖的說明如下
圖l是根據(jù)本發(fā)明的第一實(shí)施例所繪示的芯片堆疊封裝結(jié)豐400的剖面示意 圖2是根據(jù)本發(fā)明的第二實(shí)施例所繪示的芯片堆疊封裝結(jié)豐500的剖面示意 圖3A-3[!是根據(jù)本發(fā)明第二實(shí)施例的芯片堆疊封裝結(jié)1~500的制造流程 圖4是根據(jù)一已知的芯片堆疊封裝結(jié)1~j 700所繪示的結(jié)構(gòu)剖面 圖5是根據(jù)另一種芯片堆疊封裝結(jié)構(gòu)800所繪示的結(jié)構(gòu)剖面圖。
[主要組件符號說明]
400芯片堆疊封裝結(jié)構(gòu)400a主要基板
lOOb第一中繼基板模塊400c第二中繼基板模塊
40l基板z102第一芯片
4．03第一有源面404第一晶背
405圖案化線路層406第一介層導(dǎo)通材
407第二芯片408第二有源面
109a．第一凸塊409[，第二凸塊
11 1焊球412焊罩層
116第一表面416a第三表面
117第二表面417a第四表面
119粘著層420a第一焊錫
120(第一焊墊42l封膠樹脂
425第二開孔426第一開孔
130第三芯片43l第二晶背
437第一容置空間438圖案化線路層
439第三凸塊440第二容置空間
441核心層442輝罩層
450第一中繼基板451芯片接合區(qū)
452芯片接合區(qū)460第二中繼基板
500芯片堆疊封裝結(jié)構(gòu)
700芯片堆疊封裝結(jié)構(gòu)
510基板520弟 心/T
530Λ-Λ- ~· -H- LL 弟一心片540打線
550打線
800芯片堆疊封裝結(jié)構(gòu)
610基板620弟 心/T
630Λ-Λ- ~· -H- LL 弟一心片640打線
650打線660虛擬芯片
670輝墊680輝墊
具體實(shí)施例方式為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合 附圖及實(shí)施例，對依據(jù)本發(fā)明提出的具體實(shí)施方式
、結(jié)構(gòu)、特征及其功效，詳細(xì)說明如后，其 中請參照圖1，圖1是根據(jù)本發(fā)明的第一實(shí)施例所繪示的芯片堆疊封裝結(jié)構(gòu)400的剖 面示意圖。芯片堆疊封裝結(jié)構(gòu)400包含一主要基板模塊400a、一第一中繼基板模塊400b以 及一封膠樹脂421。該主要基板模塊400a包含一基板401以及一第一芯片402，其中基板 401具有一第一表面416及相對于第一表面416的第二表面417?；?01的第一表面416 上設(shè)置有一內(nèi)具導(dǎo)電線路的芯片接合區(qū)452及多個設(shè)置于芯片接合區(qū)452周圍的第一焊墊 420c,在一實(shí)施例中，該第一焊墊420c上亦可設(shè)置有一第一焊錫420a，借以提供一較佳的 粘合性，其中，該第一焊錫420a的材質(zhì)較佳的可為錫鉛或無鉛等焊料材質(zhì)。在本發(fā)明一些 實(shí)施例中，基板401可由導(dǎo)線架、印刷電路板或晶粒承載器所構(gòu)成。而在本實(shí)施例之中，基 板401是一晶粒承載器，其材質(zhì)例如是BT或者是FR4、FR5電路板或者是其它軟性電路板。第一芯片402具有一第一有源面403、一第一晶背404以及多個凸塊409a設(shè)置于 第一有源面403上。并以該多個凸塊409a面對基板401的芯片接合區(qū)452覆晶接合，通過 第一凸塊409a電性連接至基板401，并利用一充填膠414包覆第一凸塊409a，以密封該第 一芯片402與基板401的間隙。第一中繼基板模塊400b包含一第一中繼基板450及第二芯片407。該第一中繼 基板450還進(jìn)一步的包含下列構(gòu)件一第一核心層413、一圖案化線路層405以及一焊罩層 422。第一核心層413上具有多個第一開孔似6及一第一容置空間437，且該第一開孔似6 內(nèi)設(shè)置有第一介層導(dǎo)通材406，該第一介層導(dǎo)通材406為一種導(dǎo)電材料，例如為銅、鋁或銀 等導(dǎo)電材質(zhì)形成于第一開孔426的內(nèi)孔壁或填充于第一開孔426內(nèi)，并以其二端部顯露于 該第一核心層413的上、下表面。圖案化線路層405為導(dǎo)電材料而設(shè)置于第一核心層413上，且與該第一介層導(dǎo)通材406電性連接。焊罩層422是覆蓋設(shè)置在圖案化線路層405上， 并具有一開口以暴露出部分的圖案化線路層405 (同時(shí)參照圖3B)，并形成中繼基板450上 供第二芯片407接合的芯片接合區(qū)451，在一實(shí)施例中，該焊罩層422上還設(shè)置有第二開孔 425以暴露出部分的圖案化線路層405，并于對應(yīng)第二開孔425內(nèi)的圖案化線路層405形成 一第二焊墊42乜。借此，第一核心層413、一圖案化線路層405、一焊罩層422予以構(gòu)成一第一中繼基 板450，而以第一核心層413暴露出第一介層導(dǎo)通材406的下表面為整個第一中繼基板450 的第四表面417a，而焊罩層422的上表面為整個第一中繼基板450的第三表面416a，并以 該第一中繼基板450的第四表面417a面對該基板401，且該第一核心層403上所顯露的第 一介層導(dǎo)通材406端部與基板401的第一焊墊420c接合；在另一較佳的實(shí)施例中，第一中 繼基板400b的圖案化線路層405與第一芯片402的第一晶背404之間還設(shè)置有一粘著層 419，以提供第一中繼基板450粘結(jié)于主要基板模塊400a上形成上下堆疊型態(tài)，其中，該粘 著層419的材質(zhì)可為B-Mage、銀膠、散熱膠等膠材。第二芯片407具有一第二有源面408、第二晶背431與多個設(shè)置于第二有源面408 上的第二凸塊409b。第二芯片407以其第二凸塊409b覆晶接合于中繼基板450的芯片接 合區(qū)451，且通過第二凸塊409b電性連接至圖案化線路層405。最后再利用一充填膠414 包覆密封該些第二凸塊409b。封膠樹脂421是用來封裝主要基板模塊400a以及第一中繼模塊400b，以密封形成 一堆疊封裝體400。最后，在基板401的第二表面417上形成多個外部端子，例如多個焊球411，以使基 板401與至少一外部電子裝置(未繪示)電性連接。在一實(shí)施例中，基板401與第一中繼 基板450的底部均設(shè)置有焊罩層412。其中，第一中繼基板450在第三表面417a的焊罩層 412具有多個開口以暴露出部份的第一介層導(dǎo)通材406。而基板401底部的焊罩層412具 有多個開口以提供多個焊球411電性連接至基板401。雖然圖1所示只述及特定數(shù)目及類型的組件，例如圖案化線路層、介層導(dǎo)通材或 焊墊，這些數(shù)目及類型僅僅只是作為舉例而并非是用以限制本發(fā)明，也就是其它實(shí)施例可 能包含其它附圖未繪示的組件，以及可能包含超過所繪示的一種以上的組件。此技術(shù)領(lǐng)域 中熟悉此技藝者應(yīng)可知道的是圖案化線路層405可具有多個電路(未繪示)以及電性連接 端子(未繪示)。請參照圖2，圖2是根據(jù)本發(fā)明的第二實(shí)施例所繪示的芯片堆疊封裝結(jié)構(gòu)500的剖 面示意圖。芯片堆疊封裝結(jié)構(gòu)500與芯片堆疊封裝結(jié)構(gòu)400大致上相同，相異之處在于芯 片堆疊封裝結(jié)構(gòu)500還包含一第二中繼基板模塊400c，該第二中繼基板模塊400c包含一 第二中繼基板460及第三芯片430，該二中繼基板模塊400c垂向堆疊于第一中繼基板模塊 400b的第一中繼基板450上，透過該第一中繼基板450上第一開孔426內(nèi)的第一焊墊420c 電性連接。值得注意的是，該第二中繼基板460具有與第一中繼基板450相同的結(jié)構(gòu)，亦包 含核心層441、一圖案化線路層438以及一焊罩層442等構(gòu)件，且該第三芯片430電性連接 于第二中繼基板400c的方式亦與前述實(shí)施例相同，因此，在此不再贅述其構(gòu)件型態(tài)及接合 方式。雖然圖2所示只述及特定數(shù)目及類型的組件，例如圖案化線路層、介層導(dǎo)通材或焊墊，這些數(shù)目及類型僅僅只是作為舉例而并非是用以限制本發(fā)明，也就是其它實(shí)施例可 能包含其它附圖未繪示的組件，以及可能包含超過所繪示的一種以上的組件；然而，具有三 個或更多芯片的封裝結(jié)構(gòu)也應(yīng)在本發(fā)明實(shí)施例的范圍與精神內(nèi)。此技術(shù)領(lǐng)域中熟悉此技藝 者應(yīng)可知道的是圖案化線路層438可具有多個電路(未繪示)以及電性連接端子(未繪 示)°請參照圖3A至3E，圖3A至3E是繪示依據(jù)本發(fā)明第二實(shí)施例的芯片堆疊封裝結(jié)構(gòu) 500的制造流程，其結(jié)構(gòu)構(gòu)件型態(tài)均與前述實(shí)施例相同，因此不再贅述。參照圖3A，首先，提供一主要基板模塊400a。該基板401的芯片接合區(qū)452上是 以覆晶方式設(shè)置一第一芯片402，使該第一芯片402的第一凸塊409a與基板401電性連接 后，再以充填膠414密封該些第一凸塊409a，如此一來，即形成一主要基板模塊400a ；參照 圖3B，提供一第一中繼基板模塊400b。第一中繼基板模塊400b包含如前所述的第一中繼 基板450以及第二芯片407，其中第一中繼基板450包含了第一核心層413、圖案化線路層 405、焊罩層422、第一介層導(dǎo)通材406 ；并于該第一中繼基板400b的芯片接合區(qū)451上覆 晶設(shè)置一第二芯片407，并透過第二凸塊409b與第一中繼基板400a電性導(dǎo)通，再以充填膠 414密封該些第二凸塊409b。在一實(shí)施例中，可在第一核心層413下方形成一層焊罩層412， 并暴露出至少二開口以暴露出第一介層導(dǎo)通材406。參照圖3C，接著將第一中繼基板400b以其第四表面408面對該主要基板模塊 400a的基板401堆疊接合，而該第一介層導(dǎo)通材406是相對位于基板401上的第一焊墊 420c接合。并利用一粘著層419涂布于第一中繼基板450的圖案化線路層405與第一芯片 402的第一晶背404之間，以將主要基板模塊400a與第一中繼基板450結(jié)合一起。通過第 一介層導(dǎo)通材406將第二芯片407經(jīng)由第一中繼基板400b上的圖案化線路層405與主要 基板模塊400a電性連接。在另一較佳的實(shí)施例中，該第一焊墊420c上可設(shè)置一第一焊餳 420a，借以提供第一中繼基板模塊400b與主要基板模塊400a間較佳的粘合性。請參照圖3D，在堆疊接合上，是使用與前述相同的制程進(jìn)一步將第二中繼基板模 塊400c以相同的方式堆疊至第一中繼基板模塊400b的第一中繼基板450上，借以制造一 具有三芯片堆疊的封裝結(jié)構(gòu)。值得一提的是，該第二中繼基板460與第一中繼基板450具 有相同的結(jié)構(gòu)，且該第三芯片430電性接合于第二中繼基板460的方式亦與前述實(shí)施相同。參照圖3E，在堆疊完成后，再利用一封膠樹脂421予以封裝主要基板模塊400a、第 一中繼基板模塊400b以及第二中繼基板模塊400c。接著，將多個外部端子，例如多個焊球 411，形成在基板401的第二表面417上，以將基板401電性連接至至少一個外部電子裝置 (未繪示)。在一實(shí)施例中，可在形成外部端子前，例如多個焊球411，在基板401底部形成 一焊罩層412并暴露出多個開口以提供多個焊球411電性連接至基板401。值得注意的是，這里的芯片堆疊封裝結(jié)構(gòu)利用芯片覆晶及介層導(dǎo)通材(via)電性 連接方式取代傳統(tǒng)打線接合以電性連接芯片至基板，借此縮短第一芯片與第二芯片之間的 距離，也就是說可以大幅度的降低芯片堆疊封裝結(jié)構(gòu)的厚度。本發(fā)明的實(shí)施例具有增加散 熱、改善基板與芯片的電性連接，以及降低芯片堆疊封裝結(jié)構(gòu)整體體積的優(yōu)點(diǎn)。雖然本發(fā)明已以實(shí)施方式揭露如上，然其并非用以限定本發(fā)明，任何熟悉此技藝 者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng) 視權(quán)利要求書所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種芯片堆疊封裝結(jié)構(gòu)，其特征在于，包括 一主要基板模塊，其包含一基板，該基板具有一第一表面與相對的第二表面，該第一表面上設(shè)置有一第一芯片 接合區(qū)以及多個第一焊墊；以及一第一芯片，具有一第一有源面與一第一晶背，該第一有源面上具有多個第一凸塊，并 以該些第一凸塊覆晶接合于且電性連接于該基板的該第一芯片接合區(qū)； 一第一中繼基板模塊，其包含 一第一中繼基板，其包含一核心層，具有多個第一開孔與一第一容置空間，該第一容置空間容置該第一芯片，而 多個第一開孔內(nèi)設(shè)置有至少一第一介層導(dǎo)通材以與該基板的該些第一焊墊接合，以及；一圖案化線路層，形成于該核心層上且與該至少一介層導(dǎo)通材電性連接；以及一焊罩 層，覆蓋設(shè)置于該至少一圖案化線路層上，且該焊罩層具有一開口以暴露部分該至少一圖 案化線路層形成一第二芯片接合區(qū)；以及一第二芯片，具有一第二有源面與一第二晶背，該第二有源面上設(shè)置有多個第二凸塊， 并以該些第二凸塊覆晶接合于該第一中繼基板上該焊罩層的該第二芯片接合區(qū)中；以及 一封膠樹脂，封裝該主要基板模塊以及該第一中繼基板模塊。
2.根據(jù)權(quán)利要求1所述的芯片堆疊封裝結(jié)構(gòu)，其特征在于，該第一中繼基板的該焊罩 層上形有多個第二開孔，以暴露部分的該圖案化線路層以形成一第二焊墊。
3.根據(jù)權(quán)利要求2所述的芯片堆疊封裝結(jié)構(gòu)，其特征在于，還包含一第二中繼基板模塊，其具有與該第一中繼基板模塊相同的構(gòu)件，該第二中繼基板模 塊垂向堆疊于該第一中繼基板模塊的該第一中繼基板上，且該第二中繼基板模塊的該些第 二焊墊電性連接至該第一中繼基板。
4.根據(jù)權(quán)利要求1所述的芯片堆疊封裝結(jié)構(gòu)，其特征在于，該第一中繼基板的該第一 介層導(dǎo)通材與該基板的該些第一焊墊之間設(shè)有至少一第一焊錫。
5.根據(jù)權(quán)利要求1所述的芯片堆疊封裝結(jié)構(gòu)，其特征在于，還包含 多個焊球，設(shè)置于該基板的該第二表面。
6.根據(jù)權(quán)利要求1所述的芯片堆疊封裝結(jié)構(gòu)，其特征在于，還包含 一粘著層，設(shè)置于該至少一圖案化線路層與該第一芯片的該第一晶背之間。
7.根據(jù)權(quán)利要求1所述的芯片堆疊封裝結(jié)構(gòu)，其特征在于，還包含 一充填膠，包覆該些第一與第二凸塊。
8.—種芯片堆疊封裝結(jié)構(gòu)的制造方法，其特征在于，該方法包括 提供一主要基板模塊，該主要基板模塊包含一基板，具有一第一表面與相對的第二表面，該基板的第一表面上具有一第一芯片接 合區(qū)及至少一第一焊墊；以及一第一芯片，具有一第一有源面與一第一晶背，其中該第一有源面上設(shè)置有多個第一 凸塊，并覆晶且電性連接于該基板的該第一芯片接合區(qū)上；提供一第一中繼基板模塊疊設(shè)于該主要基板模塊的該基板上，該第一中繼基板模塊包含一第一中繼基板，其包含一核心層，具有多個第一開孔以及一第一容置空間容置該第一芯片；而多個第一開孔 內(nèi)設(shè)置有至少一第一介層導(dǎo)通材以與該主要基板模塊的該些第一焊墊接合；一圖案化線路層，形成于該核心層上且與該至少一第一介層導(dǎo)通材電性連接；以及 一焊罩層，覆蓋設(shè)置于該至少一圖案化線路層上，且該焊罩層具有至少一開口以暴露 部分該至少一圖案化線路層形成一第二芯片接合區(qū)；以及一第二芯片，具有一第二有源面與一第二晶背，該第二有源面上設(shè)置有多個第二凸塊， 并以該第二凸塊覆晶接合于該第一中繼基板上并與該圖案化線路層電性連接；以及 使用一封膠樹脂以封裝該主要基板模塊與該第一中繼基板模塊。
9.根據(jù)權(quán)利要求8所述的芯片堆疊封裝結(jié)構(gòu)的制造方法，其特征在于，該提供主要基 板模塊的步驟還包含提供多個焊球設(shè)置于該基板的該第二表面。
10.根據(jù)權(quán)利要求8所述的芯片堆疊封裝結(jié)構(gòu)的制造方法，其特征在于，在使用該封膠 樹脂封裝該主要基板模塊與該第一中繼基板模塊的步驟之前，還包含提供一第二中繼基板模塊，其中該第二中繼基板模塊具有與該第一中繼基板模塊相同 構(gòu)件，該第二中繼基板垂向堆疊且彼此電性連接于該第一中繼基板模塊的該第一中繼基板
全文摘要
本發(fā)明提供一種芯片堆疊封裝結(jié)構(gòu)及其方法。芯片堆疊封裝結(jié)構(gòu)包含一主要基板模塊、一第一中繼基板模塊以及一封膠樹脂。主要基板模塊具有一基板及一第一芯片?；寰哂幸坏谝槐砻媾c相對的第二表面。第一芯片設(shè)置于第一表面上且通過第一凸塊電性連接至基板。第一中繼基板模塊包含一第一中繼基板及第二芯片，該第一中繼基板具有多個第一開孔的核心層及容置第一芯片的第一容置空間。第二芯片設(shè)置于第一中繼基板上。封膠樹脂用以封裝主要基板模塊與第一中繼基板模塊。
文檔編號H01L23/52GK102110672SQ20101015166
公開日2011年6月29日 申請日期2010年4月14日 優(yōu)先權(quán)日2009年12月29日
發(fā)明者周世文, 潘玉堂 申請人:南茂科技股份有限公司