專利名稱：半導體元件及其制造方法
技術領域：
本發(fā)明關于一種半導體結構，特別是關于一種利用相變材料的半導體元件。
背景技術：
相變技術(phase change technology)對于下一代的存儲器裝置而言是令人期待的。其使用硫族化合物(chalcogenide)半導體來儲存狀態(tài)與數字信息。硫族化合物，也稱 作相變材料，具有一晶(crystalline)態(tài)與一非晶(amorphous)態(tài)。在晶態(tài)時，相變材料具 有低電阻率；而當在非晶態(tài)時，其具有高電阻率。相變材料的電阻率比值在非晶態(tài)與晶態(tài)時 通常都大于1000 1，也因此相變存儲器元件不太可能在讀取狀態(tài)時發(fā)生錯誤。硫族化合 物半導體在某個溫度范圍中的晶態(tài)與非晶態(tài)都是穩(wěn)定的，而且可以利用電脈沖(electric pulse)在兩個狀態(tài)間來回轉換。相變存儲器元件通常通過在兩個電極之間設置相變材料而形成。寫入操作，也稱 為編程操作(programming operation)，是將電脈沖施加到存儲器裝置上；而讀取操作是用 以測量相變存儲器的電阻，這兩種操作都通過兩個電極來完成。一般來說，寫入操作利用一 置位脈沖(set pulse)與一復位脈沖(reset pulse)。置位脈沖將相變材料加熱至高于結 晶的溫度但低于熔化的溫度，加熱的時間長于結晶所需的時間才能使結晶發(fā)生。復位脈沖 將相變材料轉換成非晶態(tài)，須將相變材料加熱至高于熔化的溫度。加熱的時間只要短到足 以降低或防止結晶化，接著溫度就可以很快地降低到結晶溫度以下。相變材料的加熱是利 用了控制一電流流經一導電材料，一般可稱作加熱器(heater)。此加熱器包含一導電材料， 由于其電阻特性，當施加一足夠高的電壓差時其溫度就會上升。常常會將一保護層設置于硫族化合物材料上，以保護這些材料以及周圍的材料， 免于承受因轉換這些硫族化合物材料的狀態(tài)所產生的損害。然而保護層，例如氮化硅層，不 是那么容易附著于硫族化合物材料上，常常會分層剝離。為了降低這樣的分層剝離，有嘗試在硫族化合物與保護層之間設一緩沖層或黏著 層?？勺鳛榱蜃寤衔锱c保護層之間適當緩沖層的材料是有限的且常常會在光刻工藝中造 成問題。因此，需要有一種保護層，能設置于相變材料上而能降低或消除這樣的分層剝離。
發(fā)明內容
利用提供使用相變材料的半導體元件的本發(fā)明各實施例，解決或防止了這些或其 它問題并且達到了技術上的優(yōu)勢。依據本發(fā)明一實施例，提供一半導體元件。半導體元件包含一相變層，該相變層 電性耦接至一上電極與一下電極。此相變層是由相變材料所形成的，并具有一表面，此表 面已處理設計成一更疏水的表面。一掩膜(mask)層形成在此相變層上，其中此掩膜層與 該相變層鄰接的一界面處的硅原子濃度大于該界面外的一區(qū)域的硅原子濃度。處理方法 可包括，例如使用氮(nitrogen)、氨(ammonia)、氬(argon)、氦(helium)、氧(oxygen)、氧(hydrogen)或其相似氣體的等離子體處理。依據本發(fā)明另一實施例，提供一種半導體元件的制造方法。在一基板上，將一相變 層形成于一或多層介電層上。處理此相變層的一表面以提高此表面的附著力。之后，在相 變層上形成一掩膜層，其中掩膜層鄰接于相變層處具有突增的硅原子濃度。處理方法可包 括，例如使用氮、氨、氬、氦、氧、氫或其相似氣體的等離子體處理。依據本發(fā)明再一實施例，提供形成半導體元件的方法。提供一具有一或多層介電 層的基板。將一相變層形成于此一或多層介電層上，以及將此相變層的一表面調整成更具 疏水性。調整相變層表面的方法可為，例如使用氮、氨、氬、氦、氧、氫或其相似氣體的等離子 體處理。本領域的技術人員應理解到的是，其可輕易地利用本公開內容作為基礎，來設計 或潤飾其它工藝與結構，以實現相同的目的和/或達到與特定實施例或概念相同的優(yōu)點。 本領域的技術人員也應理解到，這類對等架構并未脫離本公開內容的精神和范圍，如后附 所要求保護的范圍。
為讓本發(fā)明的上述和其它目的、特征、優(yōu)點與實施例能更明顯易懂，將結合附圖做 以下描述。附圖的說明如下圖1-5示出了依照本發(fā)明一實施例的形成一相變存儲器的方法。圖6示出了依照本發(fā)明一實施例的相變層的成份經處理與未經處理的能量光譜 分析圖。以下是主要元件的附圖標記說明。100:晶圓110:第一介電層112:第二介電層114 蝕刻終止層120:上電極122:下電極210:相變層212:已處理層310 保護層510 蝕刻停止層512:第三介電層514:接點
具體實施例方式較佳實施例的應用與實施將在以下詳細披露。然而，可以理解的是，本發(fā)明提供許 多可供應用的創(chuàng)新概念，這些創(chuàng)新概念可在各種特定背景中加以體現。所討論的特定實施 例僅用以舉例說明制造與應用本發(fā)明的特定方式，并不用以限制本發(fā)明的范圍。圖1至5示出本發(fā)明一實施例的制造一種新穎相變元件的中間階段。本發(fā)明的一 些實施例可特定用于制作相變存儲器(phase change memory ；PCM)裝置。然而，本發(fā)明的 其它實施例也可用于其它類型的裝置。在本發(fā)明的不同觀點與下列作為舉例的實施例中， 以重復的元件符號或標號來指定相似的元件。請先參照圖1，依照本發(fā)明一實施例，顯示晶圓100的一部分具有第一介電層110 以及第二介電層112。第一介電層110與第二介電層112可以是，例如一或多層層間介電層 (inter-layer dielectric layer ;ILD層)禾口/或金屬間介電層(inter-metal dielectriclayer ；IMD層)。通常層間介電層與金屬間介電層及其相關的金屬層用來與一形成于下層 基板(未示出)上的電路單元(electrical circuitry)(未示出)彼此互連，以及提供一 外部電連接。第一介電層110與第二介電層112可以由例如低K介電材料所形成，例如磷硅玻 璃(phosphosilicate glass ；PSG)、硼磷娃玻璃(borophosphosiIicateglass ；BPSG)、氟娃 玻璃(fluorinated silicate glass ；PSG)、硅的碳氧化合物(SiOxCy)(其中χ與y代表各 數目的比例)、旋涂式玻璃(spin-on-glass ；S0G)、旋涂式聚合物(spin-on-polymer ；SOP)、 硅碳材料、其化合物、其組合物、其混合物或其相似物，可利用任何適合的已知方法，例如旋 涂法(spinning)、化學氣相沉積法(CVD)以及等離子體增強式化學氣相沉積法(PECVD)。應 注意的是，第一介電層110以及第二電介層112中的每一層可包含多層介電層。還應注意的是，也可將一或多層蝕刻終止層(例如蝕刻終止層114)設置于鄰接的 介電層之間，例如圖1的第一介電層110與第二介電層112之間。通常蝕刻終止層提供了 一種機制，可在形成過孔(vias)、接點(contacts)、或形成這里的電極時終止蝕刻的工藝。 蝕刻終止層可由對鄰接層具有不同蝕刻選擇性的介電材料所形成。在一實施例中，蝕刻終 止層可由氮化硅(SiN)、氮碳化硅(SiCN)、碳氧化硅(SiCO)、氮化碳(CN)、其結合物或其相 似物，以化學氣相沉積或等離子體增強式化學氣相沉積技術沉積而形成。
將上電極120與下電極122形成于第二介電層112中。應注意的是，上電極120 與下電極122可電性耦接至形成在一下層基板(未示出)上的電路單元(未示出)以及/ 或外部連接(未示出)。形成于基板上的電路可為任何型態(tài)的適用于特定應用的電路，例 如用來讀取以及/或改變相變材料狀態(tài)的存取晶體管(access transistor) 0在一實施例 中，電路包含形成于基板上的電子元件，此電子元件上具有一或多層介電層。金屬層可形成 于介電層之間以傳遞電子元件之間的電子信號。也可將電子元件形成于一或多層介電層之 間。電路可包含互相連接以完成一或多種功能的不同的N型金屬氧化物半導體 (N-type metal-oxide semiconductor ；NM0S)以及 / 或 P 型金屬氧化物半導體(PMOS)裝 置，例如晶體管、電容、電阻、二極管、光二極管、熔絲或其相似物。這些功能可包含存儲器結 構、處理結構、傳感器、放大器(amplifiers)、配電系統(tǒng)(power distribution)、輸入輸出電 路或其相似物。本領域的技術人員應可了解的是，前述用來提供說明本發(fā)明的目的的例子， 僅僅只是進一步解釋本發(fā)明的應用而并非用以限制本發(fā)明。其它適合的電路也可應用于本 發(fā)明。例如，如圖1所示的實施例，下電極122可利用一接點124電性耦接至一晶體管的 源極/漏極區(qū)，此晶體管形成在一位于其下的基板上。這樣，晶體管可用以控制相變材料 (在之后的步驟中形成)的置位與復位以及/或讀取相變材料的狀態(tài)。上電極120與下電極122可以用任何適合的工藝形成于第二介電層112中，包 括光刻以及蝕刻技術。通常，光刻技術涉及沉積一種光阻材料，此光阻材料用以被遮蔽 (masked)、曝光(exposed)以及顯影(developed)來暴露出要移除的部分第二介電層112。 余留的光阻材料保護底下的材料避免被之后的工藝步驟，例如蝕刻。在一實施例中，光阻 材料是用來創(chuàng)造出一圖案化掩膜以定義出上電極120與下電極122?？衫靡晃g刻工藝來 形成開口，例如一各向異性(anisotropic)或各向同性(isotropic)蝕刻工藝，例如各向異性干蝕刻工藝。在蝕刻工藝后，任何余留的光阻材料都可以被移除，而且在那之后，可以用一導電材料填滿開口。可用以形成上電極120與下電極122的工藝包含單鑲嵌(single damascene)與雙鍵嵌(dual damascene)工藝。形成上電極120與下電極122的材料可為任何適合的導電材料，例如一高導電、低 電阻的金屬、元素金屬、過渡金屬或其相似物，包含選自鋁、鋁銅、銅、鈦、氮化鈦、鎢及其相 似金屬的金屬或金屬合金。再者，上電極120與下電極122可包含一阻障/黏著層，以避免 擴散以及提供上電極120/下電極122與周圍的介電層之間較佳的附著力?？梢岳美缥锢須庀喑练e法(PVD)、原子層沉積法(ALD)、旋涂式沉積法 (spin-on deposition)或其它適合的方法形成上電極120與下電極122?；瘜W機械研磨 (CMP)工藝可用來移除過量的導電材料以及平坦化第二介電層112以及上電極120與下電 極122的表面。圖2示出根據本發(fā)明的一實施例的一相變層210的形成。在一實施例中，相變層 210包含硫族化合物，例如鍺銻碲硫化物合金(GexSbyTez)，其中x、y與ζ代表各數目的比例。 例如，相變層可由鍺銻碲合金(Ge1Sb4Te7),鍺銻碲合金(Ge2Sb2Te5)、鍺銻碲合金(Ge1Sb2Te4) 或其相似物所形成。也可使用其它材料，例如添加金屬的共晶銻碲合金(Sb69Te31),其中金 屬是銀(Ag)、銦(In)、鍺(Ge)、錫(Sn)或其相似金屬。在一實施例中，相變層210具有一介 于約1納米(nm)與約100納米之間的厚度，例如介于約5納米與約30納米之間。相變層 210的非晶態(tài)電阻率與晶態(tài)電阻率的比值可高達5次方，即使這等級可能有點低。在一示范 實施例中，相變層210在非晶態(tài)的電阻率介于約1歐姆 厘米(Ω · cm)與約100歐姆·厘 米之間，同一材料在晶態(tài)的電阻率是介于約0. 00001歐姆·厘米與約0. 005歐姆·厘米之 間。在其它實施例中，相變材料可使用GexSbyTezM來作為代表，其中x、y與ζ代表各數目的 比例，M是選自銀、錫、銦及其結合物之一的材料。圖2還示出根據本發(fā)明一實施例的在至少部分的相變層210中形成已處理層212。 已發(fā)現的是，用來制作相變層210的材料存在著親水特性，而由于親水性，可能難以形成與 相變層210有足夠附著力的覆蓋層(overlying layer)。為了增加相變層210間的附著力， 處理相變層210的至少一表面以將材料的親水性調整成更具疏水性的傾向。疏水性的傾向 增加了相變層210與覆蓋層間的附著力，因此降低或消除了分層剝離。在一實施例中，處理包括一氮氣等離子體處理(N2plasma treatment)。例如處理 可包括使用惰性氣體氦、氖、氬、氪、氙與氡以及其結合氣體的載氣(carrier gas)以及一工 藝氣體氮氣。工藝條件可包括使用一低于相變材料加熱除去氣體的溫度的溫度，例如介于 約攝氏100度與約攝氏300度之間的溫度、一介于約1毫托(mtorr)與約1托(torr)之間 的壓力、一介于約100瓦與約1000瓦之間的功率以及一介于約10秒與約180秒之間的工 藝時間。也可使用其它工藝氣體，例如氨、氬、氦、氧、氫或其相似氣體。圖3示出依據本發(fā)明一實施例的形成于相變層210和處理層212上的一掩膜或保 護層310的形成。保護層310提供對覆蓋材料的保護，使其免受相變層的加熱的影響，也在 之后的步驟中提供一掩膜層。在一實施例中，保護層310是一多層掩膜，其包含一氮化物層 以及一氧化物層。氮化物層可為形成于氧化物層上的氮化硅層(Si3N4)15可利用CVD技術 來形成氮化硅層(Si3N4),并以硅烷與氨氣作為工藝氣體，且沉積溫度范圍從攝氏100度至 攝氏900度。氧化物層可為以熱氧化或化學氣相沉積技術形成的二氧化硅層，且以四乙基正硅酸鹽(tetra-ethyl-ortho-silicate ；TE0S)及氧氣作為前驅物。另一氮化物層，例如 氮氧化硅層可形成于氧化物層上。也可以使用其它類型的掩膜或保護層，包含使用相同或 其它材料的單層掩膜或多層掩膜。如前所述，由于處理層212相較于相變層210的未處理材料是更具疏水性的，所以在相變層210與保護層310間更具有附著力，因此可降低或者消除相變層210與保護層310 之間的分層剝離現象。已經發(fā)現了一種例如如前所述的工藝導致了在保護層310中沿著如 圖6所示的界面區(qū)域具有高濃度硅原子，圖6是本發(fā)明一實施例的能量光譜分析(EDX)圖。 可相信的是相變層的處理導致了對保護層310的硅原子更大的吸引力，因此造成在界面區(qū) 域中的硅原子濃度高于保護層310中較遠離界面區(qū)域的硅原子濃度，使得保護層310與相 變層210間有較佳的附著力。圖4示出相變層210、處理層212與保護層310的圖案化(patterning)。通?？?使用光刻技術來圖案化相變層210、處理層212與保護層310，使得相變層210形成于至少 部分的上電極12與下電極122上。如此，可通過在上電極120與下電極122之間設置一電 壓差來控制以及讀取相變層210的狀態(tài)。流過相變層210的材料的電流和電阻特性導致相 變層210的材料被加熱，因此使得相變層210的材料可設為晶態(tài)或非晶態(tài)。可通過設置一 電壓差于上電極120與下電極122之間，并且測量它們之間的電阻值來確定相變層210的 狀態(tài)。接著，如圖5所示，依據本發(fā)明一實施例，可形成蝕刻停止層/密封層510以及第 三介電層512。蝕刻停止層510可以例如由氮化硅或對周圍材料具有不同蝕刻速率的其它 材料所形成。在一實施例中，保護層310包含氮氧化硅的上層，較佳的是在形成氮化硅的蝕 刻停止層510之前，移除氮氧化硅層?？墒褂门c第一介電層110與第二介電層112如前所 述類似的工藝與材料來形成第三介電層512，盡管較佳的是使用氧以外的材料以避免相變 層210的氧化。圖5同樣也示出接點514連接至上電極120。接點514提供上電極120與 其它電路以及/或一外部接點間的電連接。可使用鑲嵌工藝以一導電材料，例如金屬或包 括鋁、鋁銅、銅、鈦、氮化鈦、鎢及其相似金屬之一或多者的金屬合金，來形成接點514。雖然本發(fā)明已以實施方式披露如上，然而其并非用以限定本發(fā)明，任何本領域的 技術人員，在不脫離本發(fā)明的精神和范圍內，可作各種改動與潤飾，因此本發(fā)明的保護范圍 應當以后附的所要求保護的范圍所界定的范圍為準。此外，本申請的范圍并非限制在說明書所描述的工藝、機械、制造、物質成分、手 段、方法以及步驟的特定實施例中。任何在此技術領域中具有通常知識者，將可輕易從本發(fā) 明的公開內容中了解到，現存或日后所開發(fā)出的可與上述的對應的實施例執(zhí)行實質相同的 功能、或達到實質相同的結果的工藝、機械、制造、物質成分、手段、方法或步驟，可依據本發(fā) 明來加以應用。因此，所附的所要求保護的范圍用以將這類工藝、機械、制造、物質成分、手 段、方法或步驟涵蓋在其范圍內。
權利要求
一種半導體元件，該半導體元件包含一相變層，電性耦接至一上電極以及一下電極，該相變層包含一相變材料，其中該相變層的一表面包含一已處理部分；以及一掩膜層，位于該相變層上方，該掩膜層與該相變層鄰接的一界面處的硅原子濃度大于該界面外的一區(qū)域的硅原子濃度，該相變層的該已處理部分與該掩膜層之間的附著力大于未處理的相變材料。
2.如權利要求1所述的半導體元件，其中該掩膜層包含氮化硅。
3.如權利要求1所述的半導體元件，其中該相變層至少部分位于該上電極與該下電極 上方。
4.一種半導體元件的制造方法，該方法包含提供一基板，該基板具有一或多層介電層形成于該基板上； 將一相變層形成在該一或多層介電層上；處理該相變層的至少一表面，處理該相變層的至少一表面的步驟增加該相變層的附著 力；以及將一掩膜層形成于該相變層上，該掩膜層鄰接于該相變層處具有突增的硅原子濃度。
5.如權利要求4所述的方法，還包括將一上電極與一下電極形成于該一或多個介電層 中，以及其中該相變層位于至少部分的該上電極與該下電極上。
6.如權利要求4所述的方法，其中該掩膜層包含氮化硅。
7.一種半導體元件的制造方法，該方法包含提供一基板，該基板具有一或多層介電層形成于該基板上； 將一相變層形成于該一或多層介電層上； 處理該相變層的一表面；以及處理后將一掩膜層形成于該相變層上，其中處理該相變層的一表面的步驟增加該掩膜 層對該相變層的附著力。
8.如權利要求7所述的方法，其中該處理該表面的步驟包括至少部分等離子體處理工藝。
9.如權利要求7所述的方法，其中該掩膜層包含一含氮層。
10.如權利要求7所述的方法，還包括將一上電極以及一下電極形成于該一或多層介 電層中，其中該相變層至少部分位于該上電極以及該下電極上。
全文摘要
提供一相變存儲器及其制造方法。此相變存儲器包含一層相變材料，此相變材料經過增加疏水性的處理。此相變材料的疏水性改善了相變材料與位于相變材料上的一掩膜層之間的附著力。此相變材料可以例如用一包含氮、氨、氬、氦、氧、氫或相似氣體的等離子體來處理。
文檔編號H01L45/00GK101814578SQ20101012916
公開日2010年8月25日 申請日期2010年2月20日 優(yōu)先權日2009年2月20日
發(fā)明者葉通迪, 喻中一, 蔡嘉雄, 蔡正原, 陳志明, 陳能國 申請人:臺灣積體電路制造股份有限公司