專利名稱：一種基于平面工藝自對準(zhǔn)制備隧穿場效應(yīng)晶體管的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件制備工藝，尤其涉及一種隧穿場效應(yīng)晶體管 (TunnelingField-Effeet Transistor, TFET)的制備方法。
背景技術(shù)：
為了不斷提高超大規(guī)模集成電路性能并降低成本，CMOS器件的特征尺寸在不斷縮 小。然而，當(dāng)器件尺寸縮小到深亞微米時，漏致勢壘降低(DIBL)、閾值電壓漂移、關(guān)態(tài)泄漏電 流增大、亞閾值特性變差等短溝道效應(yīng)越來越明顯，已經(jīng)成為限制器件尺寸縮小的主要問 題。除了可以采用新結(jié)構(gòu)和新材料來抑制MOSFET的短溝效應(yīng)以外，還可以通過改變MOSFET 的工作機制減小短溝效應(yīng)的影響，比如隧穿場效應(yīng)晶體管(TFET)。 TFET本質(zhì)上為一個有柵控的反偏PIN 二極管。 一個典型的TFET沿溝道方向的截 面圖如圖l所示，與常規(guī)MOSFET不同，TFET的源漏區(qū)摻雜類型是不同的，其中，N+摻雜為漏 端，工作時加正向偏置，P+摻雜為源端，工作時加負向偏置。下面以一個N型TFET為例簡要 說明TFET的工作原理。關(guān)態(tài)時，如圖2所示，源漏之間的勢壘層很厚，隧穿不能發(fā)生，此時器 件為一反偏的PIN結(jié)，不會存在常規(guī)CMOS器件的源漏穿通效應(yīng)，泄漏電流很低，適用于低功 耗應(yīng)用。開態(tài)時，如圖3所示，柵上加正電壓，將溝道區(qū)的電勢能壓低，使源和溝道區(qū)之間的 勢壘層變薄，電子就可以從TFET的源端隧穿到溝道區(qū)，然后在電場作用下漂移到漏端。與 常規(guī)MOSFET相比，TFET可以獲得更小的的亞閾值斜率(SS)，很適用于低功耗應(yīng)用。原因如 下常規(guī)MOSFET源端注入基于擴散_漂移機制，載流子的費米_狄拉克分布使得SS與熱電 勢kT/q成正比，室溫下SS最小可能值為60mV/dec ;而TFET源端注入基于隧穿機制，SS不 再依賴于熱電勢kT/q的限制。理論計算表明TFET的SS可以小于60mv/dec (Q. Zhang, et al. IEEE Electron Device Lett. ， vol. 27， pp. 297-300， 2006.) 。 W. Choi等人第一次通過 實驗驗證了 Si TFET在室溫下可以獲得小于60mv/dec的亞閾值斜率(W. Choi, et al. IEEE Electron Device Lett. ， vol. 28， pp. 743-745， 2007.)。另外，正是由于源端載流子注入方 式改變，TFET可以表現(xiàn)出比常規(guī)MOSFET更好的短溝道效應(yīng)抑制能力，有利于提高器件的集 成度，降低生產(chǎn)成本。 TFET的源漏區(qū)的摻雜類型不同，源漏區(qū)需要兩次光刻形成，因此，很難通過常規(guī) MOSFET的自對準(zhǔn)平面工藝制備TFET。由于光刻對準(zhǔn)偏差的影響，采用常規(guī)的非自對準(zhǔn)制備 平面TFET時對光刻工藝的要求很高。特別當(dāng)器件的溝長較小時，由于光刻對準(zhǔn)偏差引起的 器件特性的不穩(wěn)定變得更為嚴(yán)重。為了克服TFET的非自對準(zhǔn)問題，可以像文獻C. Sandow. et al. Solid-State Electronics, vol.53， pp. 1126—1129， .2009和文獻Z. X. Chen.et al. IEEE Electron Device Lett. ， vol. 30， pp. 754-756， JULY. 2009等所報道的那樣制 備垂直結(jié)構(gòu)的TFET。此外，文獻W. Choi, et al. IEEE Electron Device Lett. ， vol. 28， pp. 743-745， Aug. 2007.也報道了一種基于側(cè)墻工藝自對準(zhǔn)制備TFET的方法，但是，通過以 上這些方法制備出的TFET柵與源漏之間的過覆蓋很大，會導(dǎo)致大的過覆蓋電容和柵漏電， 并且垂直結(jié)構(gòu)的TFET與現(xiàn)有的平面超大規(guī)模集成電路兼容性不好，不利于TFET與傳統(tǒng)平
3面M0SFET集成。所以很有必要基于傳統(tǒng)的CMOS平面工藝開發(fā)一套自對準(zhǔn)制備TFET的方 法。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種基于平面工藝自對準(zhǔn)制備TFET的方法，通過如下技 術(shù)方案予以實現(xiàn) —種基于平面工藝自對準(zhǔn)制備隧穿場效應(yīng)晶體管的方法，包括如下步驟 1)在襯底上通過淺槽隔離定義有源區(qū)，然后依次生長柵介質(zhì)、淀積多晶硅，并進行
多晶硅柵注入； 2)在多晶硅柵上淀積并刻蝕硬介質(zhì)I，定義溝道區(qū)；再淀積硬介質(zhì)II，并以硬介質(zhì) I形成的硬掩膜的上表面為停止層化學(xué)機械拋光(CMP)硬介質(zhì)II ; 該步驟中，在有源區(qū)上方硬介質(zhì)I形成的硬掩膜定義了溝道區(qū)，也就是定義了柵 區(qū)；而其兩側(cè)的硬介質(zhì)II形成的硬掩膜定義了源漏區(qū)。硬介質(zhì)I和硬介質(zhì)II是不同的材 料，要求這兩種介質(zhì)材料之間有很高的濕法腐蝕選擇比，例如氮化硅和氧化硅，這樣就可以 通過使用不同的化學(xué)試劑對它們形成的硬掩膜進行選擇性腐蝕。 3)在硬介質(zhì)I和II形成的硬掩膜上涂光刻膠，在即將形成漏區(qū)的區(qū)域上方光刻定 義一通孔，通過該通孔濕法腐蝕去掉該區(qū)域上方的硬介質(zhì)II，再去掉光刻膠，隨后刻蝕去掉 該區(qū)域上方的多晶硅，進行n型離子摻雜注入形成器件的漏區(qū)； 4)覆蓋漏區(qū)淀積硬介質(zhì)II，并以硬介質(zhì)I形成的硬掩膜的上表面為停止層化學(xué)機 械拋光硬介質(zhì)II，從而在漏區(qū)上形成硬掩膜，將漏區(qū)保護起來； 5)在硬介質(zhì)I和II形成的硬掩膜上涂光刻膠，在即將形成源區(qū)的區(qū)域上方光刻定 義一通孔，通過該通孔濕法腐蝕去掉該區(qū)域上方的硬介質(zhì)II，再去掉光刻膠，隨后刻蝕去掉 該區(qū)域上方的多晶硅，進行P型離子摻雜注入形成器件的源區(qū)； 6)覆蓋源區(qū)淀積硬介質(zhì)II，并以硬介質(zhì)I形成的硬掩膜的上表面為停止層化學(xué)機 械拋光硬介質(zhì)II，從而在源區(qū)上形成硬掩膜，將源區(qū)保護起來； 7)退火激活雜質(zhì)，最后采用常規(guī)的CMOS工藝進行晶體管制作的后道工序，得到所 述隧穿場效應(yīng)晶體管。 上述方法的步驟1)中，可以通過干氧氧化法生長一層氧化硅層作為柵介質(zhì)層，在 柵介質(zhì)層上采用化學(xué)氣相沉積淀積多晶硅。 上述步驟2)中，硬介質(zhì)I可以選用氮化硅，硬介質(zhì)II可以選用氧化硅，反之亦可， 硬介質(zhì)I和II的淀積方法一般都是采用化學(xué)氣相沉積法。優(yōu)選的，此步驟通過光刻和刻蝕 硬掩膜來定義溝道區(qū)在淀積硬介質(zhì)I形成硬掩膜后，在其上涂一層光刻膠，光刻定義溝道 區(qū)，然后通過刻蝕將光刻膠上的圖形轉(zhuǎn)移到該硬掩膜上，隨后去掉光刻膠，其中采用各向異 性干法刻蝕技術(shù)刻蝕硬介質(zhì)I形成的硬掩膜。 上述步驟3)和5)中，如果硬介質(zhì)II是氧化硅的話，可以采用氫氟酸濕法腐蝕去 掉；對多晶硅采用各向異性刻蝕技術(shù)刻蝕。 上述步驟4)和6)中，采用化學(xué)氣相淀積法淀積硬介質(zhì)II，最好是采用等離子體增 強化學(xué)氣相沉積(PECVD)來減小淀積過程中雜質(zhì)的擴散。 進一步的，在上述步驟6)和7)之間可以增加下述步驟通過濕法腐蝕去除溝道區(qū)
4上方的硬介質(zhì)I，再在此區(qū)域淀積硬介質(zhì)II并平坦化，使整個有源區(qū)都通過硬介質(zhì)II形成 的硬掩膜保護起來。 上述步驟7)在氮氣中快速熱退火(RTP)激活雜質(zhì)；所述后道工序包括通過光刻和 刻蝕形成柵、源和漏的引線孔，然后生長一層導(dǎo)電薄膜，再光刻和刻蝕導(dǎo)電薄膜形成電極和 互連，其中所生長的導(dǎo)電薄膜， 一般為金屬材料，如鋁、鈦、銅等，或多種金屬材料的疊層，如 先生長一層鈦，然后再生長鋁。 由于隧穿場效應(yīng)晶體管(TFET)源區(qū)和漏區(qū)摻雜類型不同，傳統(tǒng)制備平面TFET的 方法需要兩次光刻來定義器件的源區(qū)和漏區(qū)，這種非自對準(zhǔn)的制備流程對光刻工藝提出了 很高的要求。而本發(fā)明公開的自對準(zhǔn)制備平面TFET的方法，降低了常規(guī)制備平面TFET工 藝對光刻工藝的要求。在本發(fā)明的方法中，TFET的源漏區(qū)不是由光刻直接定義，而是通過 有源區(qū)上方、柵兩側(cè)的介質(zhì)膜定義的，通過濕法腐蝕源漏區(qū)上方的介質(zhì)膜就可以消除定義 溝道區(qū)、源區(qū)和漏區(qū)三次光刻之間的對準(zhǔn)偏差的影響。所以，基于此工藝可自對準(zhǔn)制備平面 TFET，由此緩解了平面TFET制備過程中對光刻對準(zhǔn)偏差的苛刻要求，有利于制備出特性穩(wěn) 定可靠的平面TFET器件。


圖1是TFET沿溝道方向的截面示意圖，圖中 1-襯底；2-柵介質(zhì)；3-重摻雜多晶硅；4-N+漏區(qū)；5_P+源區(qū)。 圖2是TFET關(guān)態(tài)時的能帶結(jié)構(gòu)示意圖。 圖3是TFET開態(tài)時的能帶結(jié)構(gòu)示意圖。 圖4(a)-4(m)是本發(fā)明提出的自對準(zhǔn)制備TFET工藝的流程示意圖。圖中各層材 料情況如下 1-體硅襯底；2-柵介質(zhì)；3-多晶硅；4-氮化硅；5_氧化硅；6_光刻膠；7_N+摻雜
硅，即器件漏區(qū)；8-P+摻雜硅，即器件源區(qū)；9-金屬引線。
工藝流程的簡要說明如下 圖4(a)在Si襯底上制備柵介質(zhì)，淀積多晶硅，多晶硅柵注入，淀積氮化硅；圖 4(b)在氮化硅上定義出TFET的溝道區(qū)；圖4(c)淀積氧化硅，然后以氮化硅作為停止層化 學(xué)機械拋光氧化硅；圖4(d)通過光刻在漏區(qū)上方定義通孔；圖4(e)濕法腐蝕去掉漏區(qū)上 方氧化硅；圖4(f)去掉光刻膠；圖4(g)通過刻蝕將漏區(qū)上方的多晶硅去掉；圖4(h)漏注 入，淀積氧化硅，然后以氮化硅作為停止層化學(xué)機械拋光氧化硅；圖4(i)通過光刻在源區(qū) 上方定義通孔，濕法腐蝕去掉源區(qū)上方氧化硅；圖4(j)源注入，淀積氧化硅，然后以氮化硅 作為停止層化學(xué)機械拋光氧化硅；圖4(k)濕法腐蝕去掉溝道區(qū)上方的氮化硅；圖4(1)淀 積氧化硅并平坦化；圖4(m)后道工序最終實現(xiàn)的自對準(zhǔn)TFET。
具體實施例方式
下邊結(jié)合附圖和具體實施例對本發(fā)明進行詳細說明，具體給出一實現(xiàn)本發(fā)明自對 準(zhǔn)制備TFET的工藝方案，但不以任何方式限制本發(fā)明的范圍。
根據(jù)下列步驟制備隧穿場效應(yīng)晶體管 1.襯底為體硅襯底，采用淺槽隔離(STI-shallow trench isolation)定義有源區(qū)； 2.柵氧氧化形成氧化硅，即柵介質(zhì)層，厚50 A; 3.在柵介質(zhì)層上低壓化學(xué)氣相沉積(LPCVD)多晶硅，厚2000 A; 4.對多晶硅As注入，注入能量50Kev，劑量4X 1015/cm2 ; 5.在多晶硅上低壓化學(xué)氣相沉積(LPCVD)氮化硅，厚2000 A，如圖4 (a)所示； 6.在氮化硅上涂一層光刻膠，光刻定義器件溝道區(qū)； 7.通過反應(yīng)離子刻蝕技術(shù)(RIE)刻蝕氮化硅，將光刻膠上的圖形轉(zhuǎn)移到該氮化硅 上，并去膠清洗，如圖4(b)所示； 8.低壓化學(xué)氣相沉積(LPCVD)氧化硅，厚約2500 A; 9.以氮化硅為停止層，化學(xué)機械拋光(CMP)氧化硅，如圖4(c)所示； 10.氮化硅和氧化硅上涂光刻膠，在漏區(qū)上方光刻定義一通孔，如圖4(d)所示； 11.氫氟酸過腐蝕漏區(qū)上方的氧化硅，如圖4(e)所示； 12.去膠清洗，如圖4(f)所示; 13.反應(yīng)離子刻蝕技術(shù)(RIE)刻蝕去掉漏區(qū)上方的多晶硅如圖4(g)所示； 14.對漏區(qū)區(qū)域進行As注入，注入能量lOKev，劑量4X 1015/cm2 ; 15.覆蓋漏區(qū)等離子體增強化學(xué)氣相淀積(PECVD)氧化硅，厚約4500 A; 16.以氮化硅為停止層，化學(xué)機械拋光(CMP)氧化硅，如圖4(h)所示； 17.氮化硅和氧化硅上涂光刻膠，在源區(qū)上方光刻定義一通孔； 18.氫氟酸過腐蝕源區(qū)上方的氧化硅，如圖4(i)所示； 19.去膠清洗； 20.反應(yīng)離子刻蝕技術(shù)(RIE)刻蝕去掉源區(qū)上方的多晶硅； 21.對源區(qū)區(qū)域進行BF2注入，注入能量10Kev，劑量3X1015/0112 ; 22.覆蓋源區(qū)等離子體增強化學(xué)氣相淀積(PECVD)氧化硅，厚約4500 A; 23.以氮化硅為停止層，化學(xué)機械拋光(CMP)氧化硅，如圖4(j)所示； 24.濃磷酸煮腐蝕掉溝道區(qū)上方的氮化硅，如圖4 (k)所示； 25.覆蓋溝道區(qū)等離子體增強化學(xué)氣相淀積(PECVD)氧化硅并化學(xué)機械拋光 (CMP)氧化硅，如圖4(1)所示，在整個有源區(qū)上形成氧化硅介質(zhì)保護層，最大厚度4000 A; 26.將器件至于氮氣中105(TC快速熱退火(RTP)5秒鐘，激活雜質(zhì)； 27.在氧化硅介質(zhì)保護層上涂光刻膠，光刻定義器件引線孔的形狀； 28. RIE刻蝕氧化硅，形成引線孔； 29.采用緩沖氫氟酸(BHF)將引線孔內(nèi)的氧化硅腐蝕干凈； 30.去膠清洗； 31.依次濺射金屬鈦和鋁，厚度分別為700 A和lym，形成導(dǎo)電金屬薄膜； 32.在導(dǎo)電金屬薄膜上涂光刻膠，光刻定義器件金屬引線的形狀； 33. RIE依次刻蝕金屬鋁和金屬鈦，形成引線； 34.去膠清洗； 35.合金化N2+H2中43(TC下退火30分鐘，形成如圖4 (m)所示結(jié)構(gòu)。 上面描述的實施例并非用于限定本發(fā)明，任何本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)
明的精神和范圍內(nèi)，可做各種的更動和潤飾，因此本發(fā)明的保護范圍視權(quán)利要求范圍所界
6定。
權(quán)利要求
一種基于平面工藝自對準(zhǔn)制備隧穿場效應(yīng)晶體管的方法，包括如下步驟1)在襯底上通過淺槽隔離定義有源區(qū)，然后依次生長柵介質(zhì)、淀積多晶硅，并進行多晶硅柵注入；2)在多晶硅柵上淀積并刻蝕硬介質(zhì)I，定義溝道區(qū)，再淀積硬介質(zhì)II，并以硬介質(zhì)I掩膜的上表面為停止層化學(xué)機械拋光硬介質(zhì)II，其中硬介質(zhì)I和硬介質(zhì)II是不同的材料，可以通過不同的化學(xué)試劑進行選擇性腐蝕；3)在硬介質(zhì)I和II掩膜上涂光刻膠，在即將形成漏區(qū)的區(qū)域上方光刻定義一通孔，通過該通孔濕法腐蝕去掉該區(qū)域上方的硬介質(zhì)II，再去掉光刻膠，隨后刻蝕去掉該區(qū)域上方的多晶硅，進行n型離子摻雜注入形成器件的漏區(qū)；4)覆蓋漏區(qū)淀積硬介質(zhì)II，并以硬介質(zhì)I掩膜的上表面為停止層化學(xué)機械拋光硬介質(zhì)II，形成保護漏區(qū)的硬掩膜；5)在硬介質(zhì)I和II掩膜上涂光刻膠，在即將形成源區(qū)的區(qū)域上方光刻定義一通孔，通過該通孔濕法腐蝕去掉該區(qū)域上方的硬介質(zhì)II，再去掉光刻膠，隨后刻蝕去掉該區(qū)域上方的多晶硅，進行p型離子摻雜注入形成器件的源區(qū)；6)覆蓋源區(qū)淀積硬介質(zhì)II，并以硬介質(zhì)I掩膜的上表面為停止層化學(xué)機械拋光硬介質(zhì)II，形成保護源區(qū)的硬掩膜；7)退火激活雜質(zhì)，完成晶體管制作的后道工序。
2. 如權(quán)利要求1所述的方法，其特征在于，所述硬介質(zhì)I是氮化硅，硬介質(zhì)II是氧化 硅；或者硬介質(zhì)I是氧化硅，硬介質(zhì)II是氮化硅。
3. 如權(quán)利要求1所述的方法，其特征在于，采用化學(xué)氣相淀積法淀積硬介質(zhì)I和硬介質(zhì)II。
4. 如權(quán)利要求1所述的方法，其特征在于，所述步驟6)和7)之間增加下述步驟通過 濕法腐蝕去除溝道區(qū)上方的硬介質(zhì)I，再在此區(qū)域淀積硬介質(zhì)II并平坦化，形成保護整個 有源區(qū)的硬介質(zhì)II掩膜。
5. 如權(quán)利要求l所述的方法，其特征在于，所述步驟l)中通過干氧氧化法生長一層氧 化硅作為柵介質(zhì)，在柵介質(zhì)上采用化學(xué)氣相沉積淀積多晶硅。
6. 如權(quán)利要求1所述的方法，其特征在于，所述步驟2)中定義溝道區(qū)的具體步驟是 淀積硬介質(zhì)I并在其上涂一層光刻膠，光刻定義溝道區(qū)，然后通過刻蝕將光刻膠上的圖形 轉(zhuǎn)移到硬介質(zhì)I掩膜上，隨后去掉光刻膠。
7. 如權(quán)利要求1所述的方法，其特征在于，所述硬介質(zhì)II是氧化硅，在所述步驟3)和 5)中采用氫氟酸濕法腐蝕去掉硬介質(zhì)II。
8. 如權(quán)利要求1所述的方法，其特征在于，所述步驟3)和5)中采用各向異性刻蝕技術(shù) 刻蝕多晶硅。
9. 如權(quán)利要求1所述的方法，其特征在于，所述步驟4)和6)中采用等離子體增強化學(xué) 氣相沉積法淀積硬介質(zhì)II。
10. 如權(quán)利要求1所述的方法，其特征在于，所述步驟7)在氮氣中快速熱退火激活雜質(zhì)。
全文摘要
本發(fā)明公開了一種基于平面工藝自對準(zhǔn)制備隧穿場效應(yīng)晶體管(TFET)的方法，降低了制備平面TFET對光刻工藝的要求。該方法中，TFET的源漏區(qū)不是由光刻直接定義的，而是通過有源區(qū)上方、柵兩側(cè)的不同于定義溝道區(qū)的介質(zhì)膜的另一種介質(zhì)膜定義的，通過濕法腐蝕選擇性去除源漏區(qū)上方的介質(zhì)膜就可以消除定義溝道區(qū)、源區(qū)和漏區(qū)三次光刻之間的對準(zhǔn)偏差的影響。所以，基于此工藝可自對準(zhǔn)制備平面TFET，由此緩解了平面TFET制備過程中對光刻對準(zhǔn)偏差的苛刻要求，有利于制備出特性穩(wěn)定可靠的平面TFET器件。
文檔編號H01L21/336GK101777499SQ20101010014
公開日2010年7月14日 申請日期2010年1月22日 優(yōu)先權(quán)日2010年1月22日
發(fā)明者云全新, 浦雙雙, 王潤聲, 艾玉杰, 范春暉, 郝志華, 黃如 申請人:北京大學(xué)