專(zhuān)利名稱(chēng)：Esd高壓dmos器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種ESD高壓DMOS器件，本發(fā) 明還涉及一種ESD高壓DMOS器件的制造方法。
背景技術(shù)：
在B⑶工藝中，高壓ESD器件的設(shè)計(jì)與制作是整個(gè)工藝的重要部分，也是難點(diǎn)之 一，主要原因是一、要準(zhǔn)確設(shè)計(jì)ESD高壓器件的觸發(fā)電壓，不能高于內(nèi)部電路中器件的擊 穿電壓，確保ESD器件對(duì)電路的有效保護(hù)；二、仔細(xì)設(shè)計(jì)器件中的雜質(zhì)分布，優(yōu)化器件中電 場(chǎng)分布，盡可能在ESD觸發(fā)時(shí)漂移區(qū)的最大電場(chǎng)遠(yuǎn)離表面，從而避免觸發(fā)時(shí)對(duì)柵氧的損傷 而引發(fā)漏電；三、盡可能減小ESD器件的導(dǎo)通電阻，增強(qiáng)器件對(duì)靜電的瀉放能力。低壓ESD器件通常是通過(guò)在漏端注入同型或異型雜質(zhì)，改變漏端結(jié)的擊穿電壓， 以增強(qiáng)ESD器件能力。但對(duì)于高壓ESD器件，漏端的擊穿已經(jīng)不再由源漏注入條件決定，而 是取決于漂移區(qū)的離子注入，因?yàn)槠茀^(qū)的注入深度遠(yuǎn)大于源漏離子注入。因此只有通過(guò) 改變漂移區(qū)的雜質(zhì)分布才能調(diào)節(jié)高壓ESD能力。然而通過(guò)在漂移區(qū)注入中增加注入劑量通 常不能實(shí)現(xiàn)ESD器件優(yōu)化，這是由于漂移區(qū)的雜質(zhì)都需要通過(guò)高溫推進(jìn)過(guò)程，增加注入劑 量的結(jié)果是在推進(jìn)后漂移區(qū)表面和內(nèi)部濃度都有提高，這樣會(huì)增加觸發(fā)時(shí)漂移區(qū)的表面電 場(chǎng)，使柵氧較易損壞。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種ESD高壓DMOS器件，能有效降低器件的觸 發(fā)電壓、減小漂移區(qū)電阻和器件的導(dǎo)通電阻，還能減小漂移區(qū)表面電場(chǎng)強(qiáng)度、保護(hù)柵氧；為 此本發(fā)明還提供一種ESD高壓DMOS器件的制造方法。為解決上述技術(shù)問(wèn)題，本發(fā)明提供的ESD高壓DMOS器件，包括一漂移區(qū)，具有第 一導(dǎo)電類(lèi)型，為在一第一導(dǎo)電類(lèi)型的硅外延層中注入第一導(dǎo)電類(lèi)型離子形成，所述硅外延 層形成在一第一導(dǎo)電類(lèi)型的埋層上，所述埋層形成在一第二導(dǎo)電類(lèi)型的襯底上；一溝道區(qū)， 具有第二導(dǎo)電類(lèi)型，為形成在所述漂移區(qū)表面部分區(qū)域中的一離子注入?yún)^(qū)；一漏區(qū)，具有第 一導(dǎo)電類(lèi)型，形成在所述漂移區(qū)表面部分區(qū)域中，所述漏區(qū)與溝道區(qū)間隔離有一場(chǎng)氧化層 和表面部分漂移區(qū)；一源區(qū)，具有第一導(dǎo)電類(lèi)型，形成在所述溝道區(qū)的表面部分區(qū)域中；一 多晶硅柵，通過(guò)一柵氧化層和所述溝道區(qū)以及漂移區(qū)隔離，所述多晶硅柵覆蓋了全部溝道 區(qū)表面和部分場(chǎng)氧化層以及所述溝道區(qū)和場(chǎng)氧化層間的漂移區(qū)；一 ESD離子注入?yún)^(qū)，具有 第一導(dǎo)電類(lèi)型，形成于所述場(chǎng)氧化層正下方的部分漂移區(qū)中，是通過(guò)在所述埋層中注入第 一導(dǎo)電類(lèi)型離子，并通過(guò)退火推進(jìn)擴(kuò)散進(jìn)入所述漂移區(qū)中，所述ESD離子注入?yún)^(qū)在所述埋 層到所述場(chǎng)氧化層底部間具有濃度逐漸遞減的雜質(zhì)分布。對(duì)于ESD高壓P型DMOS器件，所述第一導(dǎo)電類(lèi)型為P型、第二導(dǎo)電類(lèi)型為N型，所 述ESD離子注入的雜質(zhì)為硼；對(duì)于ESD高壓N型DMOS器件，所述第一導(dǎo)電類(lèi)型為N型、第 二導(dǎo)電類(lèi)型為P型，當(dāng)所述ESD高壓N型DMOS器件的工作電壓大于20V時(shí)，所述ESD離子注入的雜質(zhì)為磷，當(dāng)所述ESD高壓N型DMOS器件的工作電壓小于20V時(shí)，所述ESD離子注入的雜質(zhì)為磷或砷。所述ESD離子注入的劑量范圍為lel4 lel5Cm_2、能量范圍為30 200keV。所述ESD離子注入的劑量具體值由所述ESD高壓DMOS器件的觸發(fā)電壓決定，劑量 越高，觸發(fā)電壓越低，所述ESD高壓DMOS器件的導(dǎo)通電阻越低。本發(fā)明提供的ESD高壓DMOS器件的制造方法，包括如下步驟步驟一、在第二導(dǎo)電類(lèi)型的襯底上注入第一導(dǎo)電類(lèi)型的離子形成一埋層；步驟二、在所述埋層的選定區(qū)域中進(jìn)行ESD離子注入，所述選定區(qū)域?yàn)閳?chǎng)氧化層 形成區(qū)域的正下方；步驟三、生長(zhǎng)一第一導(dǎo)電類(lèi)型的硅外延層；步驟四、第一導(dǎo)電類(lèi)型的離子注入并退火擴(kuò)散形成漂移區(qū)，所述ESD離子注入?yún)^(qū) 在退火擴(kuò)散過(guò)程中形成一從所述埋層到所述漂移區(qū)表面的濃度逐漸遞減的雜質(zhì)分布；步驟五、制作隔離區(qū)，形成場(chǎng)氧化層；步驟六、在所述漂移區(qū)的部分區(qū)域中注入第二導(dǎo)電類(lèi)型的離子形成溝道區(qū)；步驟七、在形成有所述溝道區(qū)、漂移區(qū)和場(chǎng)氧化層的襯底上形成柵氧化層；步驟八、在所述柵氧化層上淀積多晶硅并刻蝕形成多晶硅柵，所述多晶硅柵的一 側(cè)覆蓋部分所述場(chǎng)氧化層，另一側(cè)覆蓋了部分所述溝道區(qū)；步驟九、淀積并刻蝕形成所述多晶硅柵的氮化硅側(cè)墻；步驟十、用所述多晶硅柵和所述場(chǎng)氧化層為屏蔽層進(jìn)行離子注入形成源漏區(qū)，所 述源區(qū)形成在所述溝道區(qū)中，所述漏區(qū)形成在所述場(chǎng)氧化層的旁側(cè)漂移區(qū)中。對(duì)于ESD高壓P型DMOS器件，所述第一導(dǎo)電類(lèi)型為P型、第二導(dǎo)電類(lèi)型為N型，步 驟二中所述ESD離子注入的雜質(zhì)為硼；對(duì)于ESD高壓N型DMOS所述第一導(dǎo)電類(lèi)型為N型、 第二導(dǎo)電類(lèi)型為P型，在所述ESD高壓N型DMOS器件的工作電壓大于20V時(shí)，步驟二中所 述ESD離子注入的雜質(zhì)為磷，所述ESD高壓N型DMOS器件的工作電壓小于20V時(shí)，步驟二 中所述ESD離子注入的雜質(zhì)為磷或砷。步驟二中所述ESD離子注入的劑量范圍為lel4 lel5cnT2、能量范圍為30 200keV。本發(fā)明通過(guò)在ESD高壓器件的漂移區(qū)下方的埋層中進(jìn)行ESD離子注入，通過(guò)在以 后的熱過(guò)程中縱向和橫向擴(kuò)散，改變漂移區(qū)的雜質(zhì)分布，形成在漂移區(qū)中在所述埋層到所 述場(chǎng)氧化層底部間由內(nèi)向外逐漸遞減的雜質(zhì)分布，能有效降低漂移區(qū)的表面電場(chǎng)，保證ESD 器件在工作時(shí)不易損傷柵氧。本發(fā)明還能通過(guò)漂移區(qū)總的摻雜濃度的提高減小器件的擊穿 電壓，從而減小ESD器件的觸發(fā)電壓，并能減小漂移區(qū)電阻和器件的導(dǎo)通電阻。


下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明圖1是本發(fā)明實(shí)施例的結(jié)構(gòu)示意圖；圖2A-圖21是本發(fā)明實(shí)施例在制造過(guò)程中的結(jié)構(gòu)示意圖；圖3是現(xiàn)有高壓N型DMOS器件與本發(fā)明實(shí)施例的有源區(qū)摻雜示意圖；圖4是TCAD模擬的現(xiàn)有N型高壓DMOS器件和本發(fā)明實(shí)施例在不同ESD注入條件 下漂移區(qū)橫向和縱向磷的濃度分布圖。
具體實(shí)施例方式如圖1所示，為本發(fā)明實(shí)施例的結(jié)構(gòu)示意圖，本發(fā)明實(shí)施例為一ESD高壓N型DMOS 器件，包括一 N型輕摻 雜(N-)漂移區(qū)305，在N-硅外延層304中注入N型輕摻雜離子形成， 所述硅外延層304形成在N型重?fù)诫s(N+)埋層302上，所述埋層302形成在P型襯底301 上。一 P型溝道區(qū)307，為形成在所述漂移區(qū)305表面部分區(qū)域中的一 P型離子注入?yún)^(qū)。一 N+漏區(qū)311，形成在所述漂移區(qū)305表面部分區(qū)域中，所述漏區(qū)311與所述溝道 區(qū)307間隔離有一場(chǎng)氧化層306和表面部分漂移區(qū)305。一 N+源區(qū)312，形成在所述溝道區(qū)307的表面部分區(qū)域中。一多晶硅柵309，通過(guò)一柵氧化層308和所述溝道區(qū)307以及漂移區(qū)305隔離，所 述多晶硅柵309覆蓋了全部溝道區(qū)307表面和部分場(chǎng)氧化層306以及所述溝道區(qū)307和場(chǎng) 氧化層306間的漂移區(qū)305。在所述多晶硅309的兩側(cè)形成有氮化硅側(cè)墻310。一 N型ESD離子注入?yún)^(qū)303，形成于所述場(chǎng)氧化層306正下方的部分漂移區(qū)中，是 通過(guò)在所述埋層302中注入磷離子，并通過(guò)退火推進(jìn)擴(kuò)散進(jìn)入所述漂移區(qū)305中，所述ESD 離子注入?yún)^(qū)303在所述埋層302到所述場(chǎng)氧化層306底部間具有濃度逐漸遞減的雜質(zhì)分 布。所述ESD離子注入?yún)^(qū)303的磷離子注入的劑量范圍為lel4 le15cm_2、能量范圍 為30 200keV。在所述ESD高壓N型DMOS器件的工作電壓小于20V時(shí)，所述ESD離子注 入?yún)^(qū)303的注入雜質(zhì)也能為砷離子。所述ESD離子注入?yún)^(qū)303的雜質(zhì)離子注入的劑量具體 值由所述N型ESD高壓DMOS器件的觸發(fā)電壓決定，劑量越高，觸發(fā)電壓越低，所述N型ESD 高壓DMOS器件的導(dǎo)通電阻越低。如圖2A到圖21所示，為本發(fā)明實(shí)施例在制造過(guò)程中的結(jié)構(gòu)示意圖，本發(fā)明實(shí)施例 的ESD高壓N型DMOS器件的制造方法，包括如下步驟步驟一、在P型襯底301上注入銻離子形成N+埋層302。步驟二、在所述P型埋層302的選定區(qū)域中進(jìn)行ESD離子注入形成ESD離子注入 區(qū)303，所述選定區(qū)域?yàn)閳?chǎng)氧化層形成區(qū)域的正下方。步驟三、生長(zhǎng)一 N-硅外延層304。步驟四、N型輕摻雜離子注入并退火擴(kuò)散形成N-漂移區(qū)305，所述ESD離子注入?yún)^(qū) 303在退火擴(kuò)散過(guò)程中形成一從所述埋層302到所述漂移區(qū)305表面的濃度逐漸遞減的雜 質(zhì)分布。步驟五、制作隔離區(qū)，形成場(chǎng)氧化層306。步驟六、在所述漂移區(qū)305的部分區(qū)域中注入P型離子形成P型溝道區(qū)307。步驟七、在形成有所述溝道區(qū)307、漂移區(qū)305和場(chǎng)氧化層306的襯底上形成柵氧 化層308 ；步驟八、在所述柵氧化層308上淀積多晶硅并刻蝕形成多晶硅柵309，所述多晶硅 柵309的一側(cè)覆蓋部分所述場(chǎng)氧化層306，另一側(cè)覆蓋了部分所述溝道區(qū)307 ；步驟九、淀積并刻蝕形成所述多晶硅柵309的氮化硅側(cè)墻310 ；
步驟十、用所述多晶硅柵309和所述場(chǎng)氧化層306為屏蔽層進(jìn)行離子注入形成N+ 源區(qū)312和N+漏區(qū)311，所述源區(qū)312形成在所述溝道區(qū)307中，所述漏區(qū)311形成在所述 場(chǎng)氧化層306的旁側(cè)漂移區(qū)305中。在所述ESD高壓N型DMOS器件的工作電壓大于20V時(shí)，步驟二中所述ESD離子注 入的雜質(zhì)為磷，所述的ESD高壓N型DMOS器件的工作電壓小于20V時(shí)，步驟二中所述ESD 離子注 入的雜質(zhì)為磷或砷。步驟二中所述ESD離子注入的劑量范圍為lel4 lel5CnT2、能 量范圍為30 200keV。所述ESD離子注入的劑量具體值由所述ESD高壓DMOS器件的觸發(fā) 電壓決定，劑量越高，觸發(fā)電壓越低，所述ESD高壓DMOS器件的導(dǎo)通電阻越低。如圖3所示，為現(xiàn)有N型高壓N型DMOS器件與本發(fā)明實(shí)施例的有源區(qū)摻雜示意圖， 圖3(a)對(duì)應(yīng)于現(xiàn)有高壓N型DMOS器件的有源區(qū)摻雜示意圖，圖3 (b)對(duì)應(yīng)于本發(fā)明實(shí)施例 的有源區(qū)摻雜示意圖。在本發(fā)明實(shí)施例的ESD高壓N型DMOS器件的漂移區(qū)正下方所對(duì)應(yīng)的 埋層上選擇進(jìn)行ESD磷或砷注入，并經(jīng)過(guò)漂移區(qū)推進(jìn)的熱過(guò)程實(shí)現(xiàn)ESD注入雜質(zhì)的擴(kuò)散，對(duì) 漂移區(qū)進(jìn)行再摻雜。經(jīng)過(guò)縱向擴(kuò)散，實(shí)現(xiàn)漂移區(qū)由內(nèi)向表面逐漸遞減的N型雜質(zhì)分布，這樣 的雜質(zhì)分布決定器件工作時(shí)的最大電場(chǎng)向體內(nèi)推進(jìn)，避免表面電場(chǎng)強(qiáng)度過(guò)大造成的柵氧化 層損傷；經(jīng)過(guò)橫向擴(kuò)散，適當(dāng)降低了漂移區(qū)與溝道之間結(jié)的擊穿電壓，從而減小該N型ESD 高壓DMOS器件的觸發(fā)電壓，使得ESD高壓N型DMOS器件的觸發(fā)電壓略小于現(xiàn)有高壓N型 DMOS器件的擊穿電壓，有效保護(hù)內(nèi)部電路。如圖4所示，TCAD模擬的現(xiàn)有高壓N型DMOS器件和本發(fā)明實(shí)施例在不同ESD 注入條件下漂移區(qū)橫向和縱向磷的濃度分布圖，其中無(wú)ESD注入(No ESD implant)對(duì) 應(yīng)于現(xiàn)有高壓N型DMOS器件，本發(fā)明實(shí)施例有兩個(gè)不同的磷離子注入條件分布為ESD Plel4_60/0、ESD :Plel5_60/0。三種條件下的器件結(jié)構(gòu)如圖4的上半部分所示，并分別在其 中標(biāo)出了切線(xiàn)1、切線(xiàn)2和切線(xiàn)3，切線(xiàn)為1為一豎直線(xiàn)并對(duì)應(yīng)于溝道區(qū)和場(chǎng)氧化層間的漂 移區(qū)中的縱向雜質(zhì)分布，這里橫向定義為溝道方向，縱向定義為垂直溝道的方向；切線(xiàn)2為 一豎直線(xiàn)并對(duì)應(yīng)于場(chǎng)氧化層下的漂移區(qū)中的縱向雜質(zhì)分布；切線(xiàn)3為一水平直線(xiàn)并對(duì)應(yīng)于 場(chǎng)氧化層深度處的器件的橫向雜質(zhì)分布。如圖4的下半部分所示，為各切線(xiàn)對(duì)應(yīng)位置處則 雜質(zhì)分布曲線(xiàn)，對(duì)比可以看出，如果不作ESD離子注入，漂移區(qū)的N型雜質(zhì)濃度分布從內(nèi)部 向表面逐漸遞增，但加入ESD離子注入以后，漂移區(qū)的N型雜質(zhì)濃度分布從內(nèi)部向表面逐漸 遞減，而且ESD注入劑量越大，遞減越快，這樣的雜質(zhì)分布有利于表面電場(chǎng)降低。TCAD還模擬了如圖4所示的三種不同ESD離子注入條件下的40V/5VESD高壓N型 DMOS器件特性，如表一所示，可以看出，ESD離子注入幾乎不會(huì)改變溝道區(qū)摻雜，也就不會(huì) 改變閾值電壓，但隨著ESD離子注入劑量的增加，DMOS的飽和電流顯著增大，擊穿電壓則明 顯減小?？梢?jiàn)ESD離子注入可調(diào)節(jié)ESD器件的觸發(fā)電壓，改善ESD器件的靜電瀉放能力。
ESD離子注入條件閾值電壓(V) I飽和電流(μ A/ μ m) I擊穿電壓(V)
065？70508
Plel4—60/00 65395 Τ
權(quán)利要求
1.一種ESD高壓DMOS器件，包括一漂移區(qū)，具有第一導(dǎo)電類(lèi)型，為在一第一導(dǎo)電類(lèi)型的硅外延層中注入第一導(dǎo)電類(lèi)型 離子形成，所述硅外延層形成在一第一導(dǎo)電類(lèi)型的埋層上，所述埋層形成在一第二導(dǎo)電類(lèi) 型的襯底上；一溝道區(qū)，具有第二導(dǎo)電類(lèi)型，為形成在所述漂移區(qū)表面部分區(qū)域中的一離子注入?yún)^(qū)；一漏區(qū)，具有第一導(dǎo)電類(lèi)型，形成在所述漂移區(qū)表面部分區(qū)域中，所述漏區(qū)與溝道區(qū)間 隔離有一場(chǎng)氧化層和表面部分漂移區(qū)；一源區(qū)，具有第一導(dǎo)電類(lèi)型，形成在所述溝道區(qū)的表面部分區(qū)域中； 一多晶硅柵，通過(guò)一柵氧化層和所述溝道區(qū)以及漂移區(qū)隔離，所述多晶硅柵覆蓋了全 部溝道區(qū)表面和部分場(chǎng)氧化層以及所述溝道區(qū)和場(chǎng)氧化層間的漂移區(qū)；其特征在于，還包括一 ESD離子注入?yún)^(qū)，具有第一導(dǎo)電類(lèi)型，形成于所述場(chǎng)氧化層正 下方的部分漂移區(qū)中，是通過(guò)在所述埋層中注入第一導(dǎo)電類(lèi)型離子，并通過(guò)退火推進(jìn)擴(kuò)散 進(jìn)入所述漂移區(qū)中，所述ESD離子注入?yún)^(qū)在所述埋層到所述場(chǎng)氧化層底部間具有濃度逐漸 遞減的雜質(zhì)分布。
2.如權(quán)利要求1所述的ESD高壓DMOS器件，其特征在于對(duì)于ESD高壓P型DMOS器 件，所述第一導(dǎo)電類(lèi)型為P型、第二導(dǎo)電類(lèi)型為N型，所述ESD離子注入的雜質(zhì)為硼；對(duì)于 ESD高壓N型DMOS器件，所述第一導(dǎo)電類(lèi)型為N型、第二導(dǎo)電類(lèi)型為P型，當(dāng)所述ESD高壓 N型DMOS器件的工作電壓大于20V時(shí)，所述ESD離子注入的雜質(zhì)為磷，當(dāng)所述ESD高壓N型 DMOS器件的工作電壓小于20V時(shí)，所述ESD離子注入的雜質(zhì)為磷或砷。
3.如權(quán)利要求1或2所述的ESD高壓DMOS器件，其特征在于所述ESD離子注入的劑 量范圍為lel4 lel5cnT2、能量范圍為30 200keV。
4.如權(quán)利要求1或2或3所述的ESD高壓DMOS器件，其特征在于所述ESD離子注入 的劑量具體值由所述ESD高壓DMOS器件的觸發(fā)電壓決定，劑量越高，觸發(fā)電壓越低，所述 ESD高壓DMOS器件的導(dǎo)通電阻越低。
5.一種ESD高壓DMOS器件的制造方法，其特征在于，包括如下步驟 步驟一、在第二導(dǎo)電類(lèi)型的襯底上注入第一導(dǎo)電類(lèi)型的離子形成一埋層；步驟二、在所述埋層的選定區(qū)域中進(jìn)行ESD離子注入，所述選定區(qū)域?yàn)閳?chǎng)氧化層形成 區(qū)域的正下方；步驟三、生長(zhǎng)一第一導(dǎo)電類(lèi)型的硅外延層；步驟四、第一導(dǎo)電類(lèi)型的離子注入并退火擴(kuò)散形成漂移區(qū)，所述ESD離子注入?yún)^(qū)在退 火擴(kuò)散過(guò)程中形成一從所述埋層到所述漂移區(qū)表面的濃度逐漸遞減的雜質(zhì)分布； 步驟五、制作隔離區(qū)，形成場(chǎng)氧化層；步驟六、在所述漂移區(qū)的部分區(qū)域中注入第二導(dǎo)電類(lèi)型的離子形成溝道區(qū)； 步驟七、在形成有所述溝道區(qū)、漂移區(qū)和場(chǎng)氧化層的襯底上形成柵氧化層； 步驟八、在所述柵氧化層上淀積多晶硅并刻蝕形成多晶硅柵，所述多晶硅柵的一側(cè)覆 蓋部分所述場(chǎng)氧化層，另一側(cè)覆蓋了部分所述溝道區(qū)； 步驟九、淀積并刻蝕形成所述多晶硅柵的氮化硅側(cè)墻；步驟十、用所述多晶硅柵和所述場(chǎng)氧化層為屏蔽層進(jìn)行離子注入形成源漏區(qū)，所述源區(qū)形成在所述溝道區(qū)中，所述漏區(qū)形成在所述場(chǎng)氧化層的旁側(cè)漂移區(qū)中。
6.如權(quán)利要求5所述的ESD高壓DMOS器件的制造方法，其特征在于對(duì)于ESD高壓P 型DMOS器件，所述第一導(dǎo)電類(lèi)型為P型、第二導(dǎo)電類(lèi)型為N型，步驟二中所述ESD離子注入 的雜質(zhì)為硼；對(duì)于ESD高壓N型DMOS所述第一導(dǎo)電類(lèi)型為N型、第二導(dǎo)電類(lèi)型為P型，在 所述ESD高壓N型DMOS器件的工作電壓大于20V時(shí)，步驟二中所述ESD離子注入的雜質(zhì)為 磷，所述ESD高壓N型DMOS器件的工作電壓小于20V時(shí)，步驟二中所述ESD離子注入的雜 質(zhì)為磷或砷。
7.如權(quán)利要求5或6所述的ESD高壓DMOS器件，其特征在于步驟二中所述ESD離子 注入的劑量范圍為lel4 lel5cnT2、能量范圍為30 200keV。
8.如權(quán)利要求5或6或7所述的ESD高壓DMOS器件，其特征在于所述ESD離子注入 的劑量具體值由所述ESD高壓DMOS器件的觸發(fā)電壓決定，劑量越高，觸發(fā)電壓越低，所述 ESD高壓DMOS器件的導(dǎo)通電阻越低。
全文摘要
本發(fā)明公開(kāi)了一種ESD高壓DMOS器件，包括一ESD離子注入?yún)^(qū)，形成于場(chǎng)氧化層正下方的部分漂移區(qū)中，是通過(guò)在埋層中注入雜質(zhì)離子，并通過(guò)退火推進(jìn)擴(kuò)散進(jìn)入所述漂移區(qū)中，ESD離子注入?yún)^(qū)在埋層到場(chǎng)氧化層底部間具有濃度逐漸遞減的雜質(zhì)分布。本發(fā)明還公開(kāi)該ESD高壓DMOS器件的制造方法。本發(fā)明能有效降低器件的觸發(fā)電壓、減小漂移區(qū)電阻和器件的導(dǎo)通電阻，還能減小漂移區(qū)表面電場(chǎng)強(qiáng)度、保護(hù)柵氧。
文檔編號(hào)H01L29/36GK102130163SQ20101002728
公開(kāi)日2011年7月20日 申請(qǐng)日期2010年1月18日 優(yōu)先權(quán)日2010年1月18日
發(fā)明者錢(qián)文生 申請(qǐng)人:上海華虹Nec電子有限公司