專利名稱：利用墊和硅穿孔tsv的平行檢查點的制作方法
利用墊和硅穿孔TSV的平行檢查點
背景技術：
雙列直插式存儲模塊(DIMM)包括一連串的隨機存取存儲器(RAM)集成電路。這些RAM集成電路通常采用動態(tài)RAM (DRAM)單元來存儲數據。DIMM設置在印刷電路板上，且被設計為應用于計算刀片、個人電腦、工作站或服務器中。通過使用DIMM，可有利于快速數據檢查點。檢查點是一種將容錯嵌入計算系統(tǒng)內的技術。其包括例如存儲當前應用狀態(tài)的快照，并在發(fā)生故障的情況下利用該快照重啟應用的運行。


通過示例關于附圖來描述本發(fā)明的某些實施例 圖I是根據示例實施例的示出了可操作地連接至處理器插座的DIMM的計算刀片的示圖。圖2是根據示例實施例的示出了同構存儲器體系結構的堆棧存儲器的示圖。圖3是根據示例實施例的示出了異構存儲器體系結構的堆棧存儲器的示圖。圖4是根據示例實施例的示出了為讀或寫操作而激活存儲器單元的現有技術墊(mat)的示圖。圖5是根據示例實施例的示出了數據的讀取的現有技術墊的示圖。圖6是根據示例實施例的為在平行檢查點過程中讀或寫數據而利用地址發(fā)生器模塊來激活存儲器單元的墊的示圖。圖7是根據示例實施例的用于在平行檢查點過程中執(zhí)行利用硅穿孔(TSV)控制器的讀操作的墊的示圖。圖8是根據示例實施例的用于在平行檢查點過程中執(zhí)行寫操作以將數據寫入多個子陣列的墊的示圖。圖9是根據示例實施例的示出了為了平行檢查點而執(zhí)行的有利于數據的讀或寫的方法的流程圖。圖10是根據示例實施例的示出了為了在平行檢查點過程中沿TSV傳輸數據而激活地址發(fā)生器的方法的流程圖。圖11是根據示例實施例的示出了為了在平行檢查點過程中將數據寫入被激活的存儲器單元而激活地址發(fā)生器的方法的流程圖。圖12是根據示例實施例的示出了為了在涉及異構存儲器的平行檢查點過程中將數據寫入被激活的存儲器單元而激活地址發(fā)生器的方法的流程圖。
具體實施例方式示出的是一種利用具有堆棧存儲器的DMM的關于平行檢查點的系統(tǒng)和方法，堆棧存儲器包括垂直集成的存儲器管芯(memory die)。在本文中所使用的平行檢查點涉及DRAM管芯中的多個墊(mat)利用每一個墊或一組墊中的TSV、TSV控制器以及地址發(fā)生器電路將數據同時轉移到堆棧管芯。在本文中使用的堆棧存儲器包括垂直集成于作為DRAM芯片的一部分的一個單堆疊存儲器管芯內的兩層以上的有源電子元件。可通過包括單片電路、晶片依附晶片、管芯依附晶片或管芯依附管芯技術的技術制造堆棧存儲器。通過使用TSV有利于垂直集成。采用三維(3D)堆棧形式的存儲器管芯可為同構或異構。在本文中使用的同構包括采用一對一的結構的存儲器管芯的分層，其中相似的存儲器類型被垂直分層。在本文中使用的異構包括采用一對多的結構的存儲器管芯的分層，其中不同的存儲器類型被垂直分層。在某些示例實施例中，存儲器管芯被組成為每一個存儲器管芯具有一個以上的墊。堆棧存儲器中的每一個存儲器管芯可被細分為一組以上的子陣列。一組子陣列為一個墊。子陣列包括存儲器單元的陣列。例如，管芯可被分為一組以上的四元子陣列。墊除了 包括至少一個子陣列之外，還包括局部解碼器、預解碼器、多路復用器、多路分配器、地址產生模塊、TSV控制器以及為從子陣列中的一個以上讀取數據或將數據寫入子陣列中的一個以上而所需的其它邏輯電路中的至少一種。通過使用這些邏輯電路，可實現關于數據的讀和寫的平行性。位于一個共同的存儲器管芯上的墊通過使用多條內部連線(例如中央總線或H形樹段)而連接，而位于作為相同的堆棧存儲器的組成部分的不同存儲器管芯上的墊通過使用TSV而垂直集成。在同構堆棧存儲器的情況中，利用TSV將位于一個存儲器管芯上的一個墊中的存儲器連接至位于另一個墊上的相似類型的存儲器。該另一個墊位于另一個存儲器管芯上。在異構堆棧存儲器的情況中，利用TSV將位于一個墊上的一類存儲器連接至位于另一個墊上的不同類的存儲器。該另一個墊位于另一個存儲器管芯上。通過使用TSV，可維持位于相同的堆棧存儲器內的不同存儲器管芯之間的平行性。在某些示例實施例中，以同構方式組織堆棧存儲器內的墊，以使采用相似類型的存儲器的墊利用TSV在多條管芯之間連接。例如，位于作為堆棧存儲器的組成部分的第一管芯上的第一墊連接至位于作為該堆棧存儲器的組成部分的第二管芯上的第二墊。第一管芯和第二管芯兩者均使用的存儲器類型可為動態(tài)隨機存取存儲器(DRAM)、或者其它的非易失性存儲器(例如閃存、磁阻隨機存取存儲器(MRAM)、相變隨機存取存儲器(PCRAM))、憶阻器或某些其它適合類型的存儲器。在某些示例實施例中，以異構方式組織堆棧存儲器內的墊，以使采用不同類型存儲器的墊利用TSV在多條管芯之間連接。例如，在兩個管芯均為相同的堆棧存儲器的組成部分時，位于第一管芯上的第一墊連接至位于第二管芯上的第二墊。第一管芯和第二管芯所使用的存儲器類型不同，以使第一管芯可使用DRAM，而第二管芯可使用閃存。在某些示例實施例中，利用異構堆棧存儲器以便有利于關于存儲區(qū)域/存儲密度的不均勻性。在一個示例實施例中，其中在不同的管芯中的存儲器具有不同的區(qū)域特性，可將數據從位于一個存儲器管芯上的一個墊寫入位于多個不同的存儲器管芯上的多個其它的墊。這些墊中的每一個位于相同的堆棧存儲器內。該寫入可基于相對于位于該堆棧存儲器上的另一個墊該一個墊具有較低密度的存儲器。在某些示例實施例中，其中堆棧管芯關于存儲器延遲表現為異構，以管道輸送方式將數據從位于一個存儲器管芯上的一個墊寫入位于多個不同的存儲器管芯上的多個其它的墊。例如，來自具有快速存儲器的墊的數據向具有慢速存儲器的不同管芯中的墊讀取(或寫入)數據。由于具有高等待時間的墊需要較多的時間來完成其操作，快速墊可能使對多個墊的存取交錯進行，以便覆蓋該延遲。圖I是示出了可操作地連接至處理器插座的DIMM的示例計算刀片100的示圖。示出了多個插座101和與其相聯(lián)的中央處理器(CPU)，計算刀片100利用該中央處理器以便產生與存儲器相關的讀或寫指令。經由雙數據速率(DDR)總線102可操作地連接至插座101的是DIMM 103。堆棧存儲器104和堆棧存儲器105是該DIMM 103的一部分。該DIMM 103可包括多個堆棧存儲器(例如除堆棧存儲器104和105之外的8個堆棧存儲器模塊)。此外，堆棧存儲器可包括DRAM、MRAN、PCRAM、憶阻器或以同構或異構方式組織的某些其它適合類型的存儲器。圖2是示出了示例同構存儲器體系結構的堆棧存儲器104的示圖。示出了存儲器管芯201和存儲器管芯202。多個墊位于存儲器管芯201上。這些墊包括墊207-222?？刹僮鞯貙⑦@些墊204-219中的每一個連接的是以例如中央總線223的形式的一條以上的內部連線。此外，多個TSV可操作地將存儲器管芯201和存儲器管芯202連接。例如，示出了 可操作地將墊219連接至墊225的TSV 224。還示出了墊225的分解圖，分解圖示出了位于墊225上的示例子陣列203-206。TSV 224支持數據在存儲器管芯201和存儲器管芯202
之間的傳輸。如所示，同構存儲器體系結構具有墊之間的--映射，以使例如墊219映射到
墊225。這種一一映射是建立在每一個墊利用相同類型的存儲器的基礎上。圖3是示出了示例異構存儲器體系結構的堆棧存儲器105的示例的示圖。示出了存儲器管芯301和存儲器管芯302。位于這些存儲器管芯301-302中的每一個上的是多個墊。例如，位于存儲器管芯301上的是墊307-322。可操作地將這些不同墊307-322連接的是一條以上的以例如中央總線323形式的內部連線。在某些示例實施例中，連接不同墊的內部連線可能無法節(jié)約電能。如果利用TSV在墊之間讀或寫數據，則可能補充這種能力缺失。此外，可操作地將存儲器管芯301連接至存儲器管芯302的是TSV 324。具體地，TSV324將墊319連接至墊325。如圖所示，相比于墊319，墊325在面積上較大，且包括較低密度型存儲器。例如，包括墊319的存儲器管芯301可具有16個墊，總共具有64個子陣列。相反，包括墊325的存儲器管芯302可具有4個墊，總共具有16個子陣列。還示出了墊325的分解圖，該分解圖示出了位于墊325上的示例子陣列303-306。數據在墊319和325之間沿TSV 324的傳輸是異構的一種表示，因為其示出了較小面積的存儲器管芯向較大面積的存儲器管芯寫或讀數據。在某些示例實施例中，如果不同面積或延遲/等待時間的墊通過TSV被連接，則可能需要對墊執(zhí)行修改，以便允許存儲器管芯之間的互通。例如，如果關于面積墊325大于墊319，則存儲器管芯302可被細分為多個存儲器管芯。另外，如果這些面積或延遲/等待時間不同，則可以改變TSV連接的間隔尺寸，以使存儲器管芯301中的兩個以上墊可通過TSV與存儲器管芯302中的一個墊組合和連接。此外，如果在存儲器管芯上存在未使用的硅面積，則可重新組織芯片庫，以使該未使用的硅可被使用。在某些示例實施例中，可利用該未使用的硅的重新組織來減少功率消耗。在某些示例實施例中，TSV的相對間隔尺寸提供了允許在位于不同的存儲器管芯上的不同子陣列之間的管道輸送存取的機會。例如，假設TSV帶寬為“b位”。在檢查點過程中，來自存儲器管芯301的數據是以b位的速率從位于存儲器管芯301上的子陣列讀取，且被轉移到存儲器管芯302中的相對子陣列。利用管道輸送，存儲器管芯301可立即啟動數據從存儲器管芯301的子陣列至存儲器管芯302中的相對子陣列的下一 b位轉移。由于墊中不同子陣列以管道輸送的方式被存取，因此可不必等待之前的轉移操作完成即可啟動該轉移。此外，通過調節(jié)共享TSV連接的子陣列的數量和TSV 324的帶寬，可縮短等待時間。例如，具有墊至墊連接(例如假設每一個墊具有4個子陣列)的3D設計可具有4個路線的速度高達4X的管道輸送轉移。圖4是示例現有技術墊400的示圖，該示圖示出了激活存儲器單元以用于讀或寫操作。示出了為子陣列203-206和對地址進行解碼以訪問子陣列203-206中的單元的預解碼器模塊402。通過內部連線(一條或多條)接收一地址，作為地址輸入位401。位于子陣列203-206中的每一個上的是預充電/寫入模塊、連接的二維存儲器單元以及讀出放大器(SA)/多路復用器。此外，位于子陣列中的每一個上的是行解碼器。在一個示例實施例中，地址的一部分被接收，且利用預解碼器模塊402被解碼以用于子陣列203-206中的一個或多個。在子陣列203-206中的一個或多個上的行解碼器進一步對剩余地址位進行解碼，為了向子陣列上的二維存儲器單元讀或寫數據。
圖5是示出了數據的讀取的示例現有技術墊500的示圖。示出了將從其讀取數據的子陣列203-206。該數據從子陣列203-206被讀取，且通過多路復用器(MUX)501被路由作為數據輸出位502，并沿內部連線被發(fā)送。在某些示例實施例中，利用三態(tài)緩沖器代替多路復用器501來從子陣列203-206讀取數據。另外，其它的示例實施例可利用全局總線或其它適合的基底來從子陣列203-206讀取數據。該數據可被路由至存儲控制器或其它的適
口O圖6是為在平行檢查點過程中讀或寫數據而利用地址發(fā)生器模塊來激活存儲器單元的示例墊600的示圖。示出了控制器601，該控制器601產生指令多路復用器603從地址發(fā)生器604檢索地址的備份信號602?？刂破?01可為DIMM控制器、存儲控制器或某些其它適合類型的控制器。地址發(fā)生器604可為產生與子陣列203-206中的存儲器單元位置對應的數字值。此外，控制器601還可指令地址發(fā)生器604開始、設置、復位、改變或另外修改與地址發(fā)生器604相關的計數器值(例如時鐘值)。如果未接收到備份信號601，則多路復用器602從地址輸入605處表示的總線檢索地址。利用由地址發(fā)生器604產生的或從總線檢索得到的地址來從/向子陣列203-206讀或寫數據。如果接收到該備份信號602，則地址發(fā)生器604可產生關于位于存儲器管芯上的墊中的每一個的地址，以平行讀或寫數據。具體地，由地址發(fā)生器604所產生的地址可在位于存儲器管芯上的一個以上的墊中被共享。在某些示例實施例中，補充電容器，來解決如在本文中所述的平行檢查點過程的執(zhí)行中較差情形的峰值功率使用。圖7是用于在平行檢查點過程中利用TSV控制器執(zhí)行讀操作的示例墊700的示圖。示出了產生向多路復用器703提供的備份信號702的控制器701?？刂破?01可為DMM控制器、存儲控制器或其它適合的控制器。備份信號702通知墊700將從子陣列203-206讀取數據，并且備份信號702沿TSV 708被傳輸。在本文中所使用的備份信號可為位值(例如“O”或“I”)。在某些示例實施例中，如果未提供備份信號702，則從子陣列203-206讀取數據并沿輸出總線704傳輸該數據。如圖所示，如果接收到備份信號702，則多路復用器703從子陣列203-206中的一個或多個檢索數據，并準備該數據在TSV 708上的傳輸。TSV控制器模塊707控制數據在TSV 708上的放置。由多路復用器703檢索的數據沿TSV 708被傳輸。TSV控制器模塊707的示例包括確定性控制器(例如計數器)、TSV存取控制裝置或某些其它適合的裝置。在數據在TSV 708上的傳輸過程中，TSV控制器707激活不同的三態(tài)緩沖器705和706。圖8是用于在平行檢查點過程中執(zhí)行寫操作以將數據寫入多個子陣列的示例墊800的示圖。示出了產生地址信號802的控制器801和多路分配器803?？刂破?01可為DMM控制器、存儲控制器或其它適合的裝置。如果接收到該地址信號802，則多路分配器803從TSV 224檢索數據和/或存儲器地址，并將其寫入子陣列203-206中的一個或多個和與其相關的存儲器單元。在某些示例實施例中，該數據由墊700通過由TSV控制器707管理的TSV 708被提供給墊800。如果未接收到地址信號802，則從數據輸入總線804檢索數據，并將該數據寫入子陣列203-206和與其相關的存儲器單元。在某些示例實施例中，當存在備份信號或來自存儲控制器的檢查點請求時，頂部管芯中的每一個墊的內容被轉移到備份存儲器中的對應墊。例如，存儲器管芯301的數據被轉移到存儲器管芯302 (即假設存儲器管芯302充當主存儲器)。如圖6-8所示，由于每一個墊配置有足夠的邏輯電路，以便從存儲器單元讀或寫數據，因此在整個存儲器上的備 份操作可平行發(fā)生。完成備份操作的時間是墊的尺寸(例如面積和/或密度)和連接墊的內部連線(例如中央總線、H形樹段以及TSV)的帶寬的函數。圖9是示出了為了平行檢查點而執(zhí)行的有利于數據的讀或寫的示例方法900的流程圖?？稍谟嬎愕镀?00上執(zhí)行該方法900。執(zhí)行操作901，以便等待處理器(例如與插座101相連的CPU)來發(fā)送檢查點請求。執(zhí)行確定操作902，來確定該請求是否為存儲器行激活請求。如果確定操作902評估為“否”，則執(zhí)行確定操作903。如果確定操作902評估為“是”，則執(zhí)行操作907。操作907，當被執(zhí)行時，基于放置在地址總線中的地址而激活存儲器行。在某些示例實施例中，可由控制器601執(zhí)行操作907。執(zhí)行確定操作903，來確定該請求是否為由控制器601待執(zhí)行的存儲器列激活請求。如果確定操作903評估為“是”，則執(zhí)行確定操作906。如果確定操作903評估為“否”，則執(zhí)行確定操作904。確定操作906確定該請求是否為讀請求?？捎煽刂破?01執(zhí)行該確定操作906。如果確定操作906評估為“是”，則執(zhí)行操作908。操作908，當被執(zhí)行時，利用列地址從當前激活的行選擇列組并將其發(fā)送至控制器701 (例如存儲控制器)。如果確定操作906評估為“否”，則執(zhí)行操作909。操作909更新利用列地址來自當前激活的行的該列組，該更新利用數據總線中的數據來進行。利用控制器801進行操作909。執(zhí)行確定操作904，來確定是否請求平行檢查點。如果確定操作904評估為“否”，則執(zhí)行操作905。如果確定操作904評估為“是”，則執(zhí)行操作910?？捎煽刂破?01執(zhí)行確定操作904。執(zhí)行操作905，來進行如由存儲控制器所指示的DRAM程序。由控制器(例如控制器601)執(zhí)行操作910，來啟動備份過程。圖10是示出了為了在平行檢查點過程中沿TSV傳輸數據而激活地址發(fā)生器的示例方法1000的流程圖。示出了被執(zhí)行以設置備份信號(例如設置為“I”)并激活地址發(fā)生器604的操作1001。該操作1001可由控制器601來執(zhí)行。執(zhí)行確定操作1002以確定地址發(fā)生器是否在其所連接的一個特定墊或一組特定墊中已完成產生地址。如果確定操作1002評估為“否”，則執(zhí)行操作1003。如果確定操作1002評估為“是”，則執(zhí)行操作1005。執(zhí)行操作1003，以利用由地址發(fā)生器604產生的地址來激活由該地址所表示的相應的單元。該操作1003可由預解碼器605來執(zhí)行。執(zhí)行操作1004，以從被激活的單元讀取數據，并通過TSV將該數據發(fā)送至另一個管芯(例如備份管芯)。執(zhí)行操作1005，以等待與插座101相連的處理器來發(fā)送下一個請求(例如備份請求)。圖11是示出了為了在平行檢查點過程中將數據寫入被激活的存儲器單元而激活地址發(fā)生器的示例方法1100的流程圖。示出了被執(zhí)行以設置備份信號(例如設置為“I”)并激活地址發(fā)生器604的操作1101。該操作1101可由控制器601來執(zhí)行。執(zhí)行確定操作1102以確定地址發(fā)生器是否在其所連接的一個特定墊或一組特定墊中已完成產生地址。如果確定操作1102評估為“否”，則執(zhí)行操作1103。如果確定操作1102評估為“是”，則執(zhí)行
操作1105。執(zhí)行操作1103，以利用由地址發(fā)生器604產生的地址來激活由該地址所表示的相應的單元。該操作1103可由預解碼器605來執(zhí)行。執(zhí)行操作1104，以從TSV讀取數據并將其存儲在被激活的單元中。執(zhí)行操作1105，以等待與插座101相連的處理器來發(fā)送下一個請求(例如備份請求)。圖12是示出了為了在涉及異構存儲器的平行檢查點過程中將數據寫入被激活的存儲器單元而激活地址發(fā)生器的示例方法1200的流程圖。示出了被執(zhí)行以設置備份信號(例如設置為“I”)并激活地址發(fā)生器604的操作1201。該操作1201可由控制器601來執(zhí)行。執(zhí)行操作1202，以產生地址，使得該地址在多個子陣列上交錯。在本文中所使用的交錯包括與非鄰接地址位置對應的存儲器地址的產生。例如，如果使用交錯，則地址可由地址發(fā)生器產生，以使這些地址在連接至TSV的不同子陣列之間循環(huán)進行。執(zhí)行確定操作1203，以確定地址發(fā)生器是否在其所連接的一個特定墊或一組特定墊中已完成產生地址。如果確定操作1203評估為“否”，則執(zhí)行操作1204。如果確定操作1203評估為“是”，則執(zhí)行操作1206。執(zhí)行操作1204，以利用由地址發(fā)生器604產生的地址來激活由該地址所表示的相應的單元。該操作1204可由預解碼器605來執(zhí)行。執(zhí)行操作1205，以從TSV讀取數據并將其存儲在被激活的單元中。執(zhí)行操作1206，以等待與插座101相連的處理器來發(fā)送下一個請求(例如備份請求)。在某些示例實施例中，在本文中所示的方法被存儲在所示為單個介質的可移動的物理存儲介質中，術語“機器可讀介質”應被理解為包括存儲一組以上指令的單個介質或多個介質(例如集中或分布數據庫，和/或相關的高速緩沖存儲器和服務器)。術語“機器可讀介質”還應被理解為包括能夠存儲、編碼或承載用于機器執(zhí)行的一組指令和使得該機器執(zhí)行本文中所示的方法的任意一種或任意多種的任意介質。從而術語“機器可讀介質”應被理解為包括但不限于固態(tài)存儲器、光磁介質以及載波信號。在本文中提及的方法可被寫成在存儲裝置中存儲的數據和指令，存儲裝置作為一個以上的計算機可讀或計算機可用存儲媒體或介質被實現。存儲媒體包括不同形式的持久性存儲器和非持久性存儲器。注意的是，上面討論的軟件指令可被設置于一個計算機可讀或計算機可用存儲介質上，或者可被設置于分布于具有可能多的節(jié)點的大型系統(tǒng)中的多個計算機可讀或計算機可用存儲媒體上。這種計算機可讀或計算機可用存儲介質或媒體被考慮作為物品(或制品)的組成部分。物品或制品可涉及任意制造的單個元件或多個元件。在以上的描述中，闡述了大量細節(jié)，以便提供對本發(fā)明的理解。不過，本領域技術人員將理解，本發(fā)明沒有這些細節(jié)也可實踐本發(fā)明。雖然關于有限數量的實施例公開了本發(fā)明，但本領域技術人員將理解據其做出的大量修改和變化。所附權利要求意圖在于覆蓋落入本發(fā)明的“真實”精神和范圍內的這種修改和變化。
權利要求
1.一種計算機系統(tǒng)，包括 位于堆棧存儲器上的存儲器管芯，被組成為包括數據的多個墊；以及 位于所述堆棧存儲器上的另一個存儲器管芯，被組成為另外多個墊，且通過硅穿孔TSV被連接至所述存儲器管芯，所述數據沿所述TSV被傳輸。
2.根據權利要求I所述的計算機系統(tǒng)，進一步包括與所述多個墊中的位于所述存儲器管芯上的墊相關的地址發(fā)生器，所述地址發(fā)生器產生與位于所述存儲器管芯上的所述墊相關的子陣列存儲器單元的地址。
3.根據權利要求2所述的計算機系統(tǒng)，其中所述地址發(fā)生器產生多個地址，所述多個地址中的每一個地址與多個子陣列存儲器單元中的一個子陣列存儲器單元相關。
4.根據權利要求2所述的計算機系統(tǒng)，其中所述地址發(fā)生器產生所述地址，作為存儲器讀操作或存儲器寫操作中的至少一種的一部分。
5.根據權利要求I所述的計算機系統(tǒng)，進一步包括啟動所述數據沿所述TSV傳輸的控制器。
6.一種計算機系統(tǒng)，包括 多個子陣列，被分組作為位于存儲器管芯上的墊，所述多個子陣列包括從所述子陣列中的至少一個子陣列讀取的數據；以及 TSV控制模塊，與位于所述存儲器管芯上的所述墊相關，所述TSV控制TSV控制器控制數據在連接所述墊和位于另一個存儲器管芯上的另一個墊的硅穿孔TSV上的放置。
7.根據權利要求6所述的計算機系統(tǒng)，進一步包括包含所述存儲器管芯和所述另一個存儲器管芯的堆棧存儲器，所述堆棧存儲器是雙列直插式存儲模塊DIMM的一部分。
8.根據權利要求6所述的計算機系統(tǒng)，其中所述存儲器管芯和所述另一個存儲器管芯為同構，且具有相同的存儲區(qū)域特點或相同的存儲延遲特點中的至少一種。
9.根據權利要求6所述的計算機系統(tǒng)，其中所述存儲器管芯和所述另一個存儲器管芯為異構，且具有不同的存儲延遲特點或不同的區(qū)域特點中的至少一種。
10.根據權利要求6所述的計算機系統(tǒng)，進一步包括與所述墊相關的、接收信號的多路復用器，所述信號指令所述多路復用器通過所述TSV將所述數據引向位于所述另一個存儲器管芯上的所述另一個墊。
11.一種計算機系統(tǒng)，包括 多個子陣列，被分組作為位于存儲器管芯上的墊，所述多個子陣列通過硅穿孔TSV被連接至另外多個子陣列，所述另外多個子陣列被分組作為位于另一個存儲器管芯上的另一個墊，所述另外多個子陣列接收待寫入所述另外多個子陣列中的至少一個另外子陣列的數據；以及 控制器，產生信號來識別與所述另外子陣列中的待寫入所述數據的所述至少一個另外子陣列相關的地址。
12.根據權利要求11所述的計算機系統(tǒng)，其中所述信號被接收作為平行檢查點模式的一部分。
13.根據權利要求11所述的計算機系統(tǒng)，其中所述控制器是DIMM控制器、中央處理器CPU或存儲控制器中的至少一種。
14.根據權利要求11所述的計算機系統(tǒng)，進一步包括與所述另一個墊相關的、能從輸入總線或所述TSV中的至少一種接收所述數據的多路復用器。
15.根據權利要求11所述的計算機系統(tǒng)，其中所述墊和另一個墊均具有四個子陣列。
全文摘要
一種系統(tǒng)和方法，包括位于堆棧存儲器上的存儲器管芯，該存儲器管芯被組成為包括數據的多個墊。該系統(tǒng)和方法還包括位于所述堆棧存儲器上的另一個存儲器管芯，該另一個存儲器管芯被組成為另外多個墊，且通過硅穿孔(TSV)被連接至所述存儲器管芯，所述數據沿TSV被傳輸。
文檔編號H01L23/043GK102687267SQ200980162152
公開日2012年9月19日 申請日期2009年11月13日 優(yōu)先權日2009年11月13日
發(fā)明者納溫·穆拉利馬諾哈爾, 諾曼·保羅·茹匹 申請人:惠普發(fā)展公司，有限責任合伙企業(yè)