專利名稱：電容隔離的失配補(bǔ)償型讀出放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及存儲器讀出放大器，更具體地說，涉及電容隔離的失配補(bǔ)償型讀出放大器。
背景技術(shù)：
在動態(tài)隨機(jī)存取存儲器(DRAM)器件中，通常利用讀出放大器來讀出連接至每個 DRAM存儲單元(包括存儲電容器和晶體管)的公共位線上的電壓。在讀取操作期間尋址該單元時，所述晶體管在位線上選擇性切換存儲的電容器電壓值。存儲電容器存儲代表邏輯二進(jìn)制“0”和“ 1，，值的相對較小的電壓值。隨著半導(dǎo)體器件技術(shù)持續(xù)朝向提供更小器件大小以及每個集成電路(IC)更多器件(因此IC內(nèi)的電路中使用的電壓更小)發(fā)展，通常包括一個讀出放大器的若干晶體管之間的閾值電壓內(nèi)固有的失配變得更加困難，并且針對其所做的正確補(bǔ)償也更重要。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個實施例，例如DRAM數(shù)據(jù)存儲單元陣列的讀出放大器包括一個或多個串聯(lián)在一起的放大器級。所述放大器級一起形成DRAM陣列的讀出放大器。每個放大器級都包括一個隔離電容器，以將每個放大器級內(nèi)的晶體管的閾值電壓之間的任何失配減少至相對較小的值。來自DRAM存儲器單元陣列的位線連接至第一放大器級。來自最后放大器級的輸出端連接至寫回開關(guān)，寫回開關(guān)的輸出端連接至所述第一放大器級的輸入端處的位線。


參考示意性附圖，其中相同的元素具有相同的編號，這些附圖是圖1是根據(jù)本發(fā)明的一個實施例的二級電容隔離的失配讀出放大器的一個實施例的示意圖；圖2是圖1的放大器在預(yù)充電工作模式內(nèi)的簡化方塊圖；圖3是圖1的放大器在預(yù)設(shè)工作模式內(nèi)的簡化方塊圖；圖4是圖1的放大器在信號發(fā)展工作模式內(nèi)的簡化方塊圖；圖5是圖1的放大器在放大工作模式內(nèi)的簡化方塊圖；圖6是圖1的放大器在寫回工作模式內(nèi)的簡化方塊圖；圖7是讀取DRAM存儲器陣列內(nèi)所存儲的“0”時，圖1的放大器內(nèi)的各種信號的圖表；以及圖8是讀取DRAM存儲器陣列內(nèi)所存儲的“1”時，圖1的放大器內(nèi)的各種信號的圖表。
具體實施例方式
5
參考圖1，其中例示了根據(jù)本發(fā)明的一個實施例的包括一對相同的放大器級 102-104的讀出放大器電路配置100的示意圖。但是，在備選實施例中，僅可使用一個放大器級，或可使用超過兩個放大器級。所述一對放大器級102-104包括DRAM陣列108的讀出放大器。通常，此類DRAM陣列108可含有幾百或幾千個存儲單元，每個單元都包括一個電容器以存儲代表邏輯二進(jìn)制“0”或“1”值的電壓值，以及一個晶體管以在位線信號線106 上切換存儲單元的電壓值。位線106連接至第一放大器級102的輸入端并可能為一對位線中的一個位線，該位線提供陣列108內(nèi)被選擇用于讀取或?qū)懭氲囊粋€對應(yīng)DRAM單元內(nèi)存儲的邏輯二進(jìn)制值的“真”和“補(bǔ)充(cpmplement)”狀態(tài)。備選地，DRAM陣列108可包括另一種存儲器單元陣列，如包括靜態(tài)RAM(SRAM)器件的那些存儲器單元陣列。來自第二放大器級104的線110上的輸出端連接至寫回開關(guān)112，并且來自寫回開關(guān)112的輸出端的線上的輸出信號連接回位線106。對于第一放大器級102，位線106連接至隔離電容器114和電容器分流開關(guān)116 兩者，在此電容器114和分流開關(guān)116是并聯(lián)的。根據(jù)本發(fā)明的一個實施例，電容器114的值可以約為選通反相器132的輸入電容的10倍以上。電容器分流開關(guān)116可包括并聯(lián)的 NFET 118和PFET 120。NFETl 18的柵極受信號sh的控制，而PFET 120的柵極受信號sh b 的控制。此后將說明電容器分流開關(guān)116的功能。電容器114和電容器分流開關(guān)116的輸出側(cè)在信號節(jié)點sn0122處連接在一起。四個晶體管124-130在電源電壓Vdd與地之間串聯(lián)。這四個晶體管1M-130形成第一放大器級102的選通反相器132。信號節(jié)點sn0122連接至用作放大器的晶體管126-128的柵極。因此，信號節(jié)點sn0122是到第一放大器級102 的選通反相器132的輸入端。其他兩個晶體管124、130用作作為選通反相器132的一部分的功率柵極(power gate)。晶體管之間的連接點形成第一放大器級102的線134 上的輸出端。晶體管1 的柵極受信號set_b0的控制，而晶體管130的柵極受信號setO的控制。第一放大器級102還包括由NFET 138和PFET 140并聯(lián)形成的預(yù)設(shè)開關(guān)或反相器分流器件136。預(yù)設(shè)開關(guān)136的輸入側(cè)連接至信號節(jié)點sn0122，而預(yù)設(shè)開關(guān)136的輸出側(cè)連接至第一放大器級102的輸出端134。NFET 138的柵極受信號pre的控制，而PFET140的柵極受信號pre b的控制。如上所述，第二放大器級104可與第一放大器級102完全相同。來自第一放大器級102的輸出信號134連接在第二放大器級104的輸入端處。第二放大器級104包括電容器142以及包含NFET 146和PFET 148的電容器分流開關(guān)144。提供了信號節(jié)點snll50。 四個晶體管152-158串聯(lián)并形成第二放大器級104的選通反相器160，并在線110上提供選通反相器160的輸出。因此，信號節(jié)點snll50是到第二放大器級104的選通反相器160的輸入端。預(yù)設(shè)開關(guān)或反相器分流器件162包括NFET 164和PFET166。圖1中指示了提供給第二放大器級104內(nèi)的各晶體管的各種選通控制信號。來自第二放大器級104的線110上的輸出信號連接至寫回開關(guān)112的輸入端，所述開關(guān)包括并聯(lián)的NFET 170和PFET 172。NFET 170的柵極受信號wb的控制，而PFET 172 的柵極受信號wb b 172的控制。寫回開關(guān)112的輸出端連接回位線106。通過對第一和第二放大器級102-104以及寫回開關(guān)112的各種工作模式的描述， 可最佳地理解讀出放大器電路配置100的工作。圖2-6均以簡化形式例示了特定工作模式內(nèi)的電路配置100。此外，圖7和8的圖表例示了經(jīng)過一段時間后，電路配置100內(nèi)的各種信號的電壓值。具體而言，圖7例示了從陣列108內(nèi)的單元之一讀出邏輯二進(jìn)制“0”的情況。圖8例示了從陣列108內(nèi)的單元之一讀出邏輯二進(jìn)制“1”的情況。圖2例示了圖1的讀出放大器電路配置的預(yù)充電工作模式。在預(yù)充電模式期間， 將位線106驅(qū)動至預(yù)充電電平，在此情況中是0伏特，但是可以是針對單元維持優(yōu)化的任意電平。第一和第二放大器級102-104內(nèi)的兩個選通反相器132、160分別被浮置或門關(guān)斷 (gated off)。這例示于圖7和圖8內(nèi)，在這些圖的相應(yīng)圖表的時間周期的開始處，其中位線106 (BL)上的電壓值為0伏特。圖3例示了預(yù)設(shè)工作模式，其中開關(guān)180閉合并且大約300毫伏(mV)的電壓基準(zhǔn) Vref 182被施加到位線106，并且對應(yīng)第一和第二放大器級102-104內(nèi)的選通反相器132、 160均被預(yù)設(shè)至其相應(yīng)的電壓跳脫點(trip point)。此工作模式展示了期望的失配偏移補(bǔ)償，其中使節(jié)點sn0122和snll50之間的電壓差為相對較小的值，如sn0122和snll50的信號軌跡間的差異所指示的，其中此電壓差由圖7和圖8內(nèi)帶有箭頭186的線條所示。這通過以下操作實現(xiàn)暫時接通所述開關(guān)或第一放大器級102內(nèi)的傳輸晶體管IM和130以及第二放大器級104內(nèi)的類似晶體管152和158，而同時閉合相應(yīng)級102-104內(nèi)的預(yù)設(shè)開關(guān)或反相器分流開關(guān)136、162，從而將每個選通反相器132、160的輸入端和輸出端實際上短路在一起。因此，每個級102-104內(nèi)的隔離電容器114、142幫助去除每個級102-104內(nèi)的各晶體管的閾值電壓間同樣多的失配。如圖7至圖8內(nèi)所示，第一放大器級102的信號節(jié)點sn0122的跳脫點大約等于第二放大器級104的信號節(jié)點snll50的跳脫點，這兩個跳脫點大約都是450mV。圖4例示了信號發(fā)展工作模式，其中通過關(guān)斷選通反相器132、160而“浮置”第一和第二放大器級102-104，此后陣列單元108中的一個選定單元將其存儲的電荷量轉(zhuǎn)移至位線106，如圖4內(nèi)帶有箭頭188的線條所示。在此模式內(nèi)，開關(guān)180斷開并且預(yù)設(shè)開關(guān)或反相器分流開關(guān)136、162被關(guān)斷。通過斷言字線《10190來選擇所述陣列單元中的一個單元。第一放大器級102內(nèi)的隔離電容器114將位線106上的任何電荷轉(zhuǎn)移至讀出節(jié)點122。 參考圖7至圖8，從位線106轉(zhuǎn)移至信號節(jié)點sn0122的電荷量由帶有箭頭192的線條所示。圖5例示了放大工作模式，其中第一和第二放大器級102-104分別放大第一和第二信號節(jié)點sn0122和snll50處的電壓。這通過以下操作實現(xiàn)接通所述開關(guān)或第一放大器級102內(nèi)的傳輸晶體管124、130以及第二放大器級104內(nèi)的類似晶體管152、158。這允許第一放大器級102內(nèi)的放大晶體管和第二放大器級104內(nèi)的放大晶體管1M-156 放大每個級102-104的相應(yīng)信號節(jié)點sn0122和snll50處的電壓。對于圖7的圖表內(nèi)所指示的讀取“0”操作，將信號節(jié)點sn0122處的電壓驅(qū)動為遠(yuǎn)低于跳脫點，其中選通反相器132 將此下降電壓(low going voltage)反相，并在第一放大器級102的輸出端134處提供高電壓信號。對于圖8的圖表內(nèi)所指示的讀取“1”操作，將信號節(jié)點sn0122處的電壓驅(qū)動為遠(yuǎn)高于跳脫點，其中選通反相器132將此升高電壓(high going voltage)反相，并在第一放大器級102的輸出端134處提供低電壓信號。第二放大器級104以類似方式工作，其中對于讀取“0”操作，信號節(jié)點snll50處的電壓是由第二放大器級104的選通反相器160反相的升高電壓(圖7)，并且其中對于讀取“1”操作，信號節(jié)點snll50處的電壓是由選通反相器160反相的下降電壓(圖8)。圖6例示了在放大工作模式之后的寫回工作模式。在寫回模式內(nèi)，寫回開關(guān)112
7閉合，由此根據(jù)在上述讀取“0”或讀取“ 1，，操作內(nèi)所讀取的特定陣列單元的電壓值，將位線 106上的電壓電平增強(qiáng)至高或低電壓電平。此外，在此工作模式期間閉合電容器分流開關(guān) 116、144，以避免任何來自模擬電壓電平的功率。本文中所用的術(shù)語，僅僅是為了描述特定的實施例，而不意圖限定本發(fā)明。本文中所用的單數(shù)形式的“一”和“該”，旨在也包括復(fù)數(shù)形式，除非上下文中明確地另行指出。還要知道，“包含”和/或“包括”一詞在本說明書中使用時，說明存在所指出的特征、整體、步驟、操作、元素和/或組件，但是并不排除存在或增加一個或多個其它特征、整體、步驟、操作、元素和/或組件，以及/或者它們的組合。以下的權(quán)利要求中的對應(yīng)結(jié)構(gòu)、材料、操作以及所有功能性限定的裝置(means) 或步驟的等同替換，旨在包括任何用于與在權(quán)利要求中具體指出的其它單元相組合地執(zhí)行該功能的結(jié)構(gòu)、材料或操作。所給出的對本發(fā)明的描述其目的在于示意和描述，并非是窮盡性的，也并非是要把本發(fā)明限定到所表述的形式。對于所屬技術(shù)領(lǐng)域的普通技術(shù)人員來說， 在不偏離本發(fā)明范圍和精神的情況下，顯然可以作出許多修改和變型。對實施例的選擇和說明，是為了最好地解釋本發(fā)明的原理和實際應(yīng)用，使所屬技術(shù)領(lǐng)域的普通技術(shù)人員能夠明了，本發(fā)明可以有適合所要的特定用途的具有各種改變的各種實施方式。
權(quán)利要求
1.一種器件，包括第一放大器級，其上施加有一輸入信號；其中所述第一放大器級包括并聯(lián)的隔離電容器和電容器分流開關(guān)，所述輸入信號施加到所述隔離電容器和所述電容器分流開關(guān)，并且其中所述隔離電容器和所述電容器分流開關(guān)的輸出端在信號節(jié)點處連接，其中所述第一放大器級還包括連接至所述信號節(jié)點的反相器以及連接在所述信號節(jié)點與所述反相器的輸出端之間的反相器分流開關(guān)。
2.如權(quán)利要求1中所述的器件，其中所述輸入信號在來自DRAM存儲器單元陣列的位線上，并且其中所述第一放大器級包括用于所述DRAM存儲器單元陣列的讀出放大器。
3.如權(quán)利要求2中所述的器件，還包括寫回開關(guān)，其連接至所述第一放大器級的輸出端并提供連接至所述位線的輸出端，其中當(dāng)選擇性地閉合所述寫回開關(guān)時，增強(qiáng)電壓值被施加到所述位線。
4.如權(quán)利要求1中所述的器件，還包括第二放大器級，其具有與所述第一放大器級的輸出端連接的輸入端，所述第二放大器級具有并聯(lián)的隔離電容器和電容器分流開關(guān)，并且其中所述隔離電容器和所述電容器分流開關(guān)的輸出端在信號節(jié)點處連接，其中所述第二放大器級還包括連接至所述信號節(jié)點的反相器以及連接在所述信號節(jié)點與所述反相器的輸出端之間的反相器分流開關(guān)。
5.如權(quán)利要求4中所述的器件，其中在所述第一和第二放大器級的預(yù)設(shè)工作時段內(nèi)， 所述第一放大器級的所述信號節(jié)點與所述第二放大器級的所述信號節(jié)點之間的電壓差具有排除由所述輸入信號上的電壓值所代表的二進(jìn)制邏輯電平的任何錯誤讀數(shù)的值。
6.一種讀出放大器，包括第一放大器級，其上施加有一輸入信號，其中所述第一放大器級包括并聯(lián)的隔離電容器和電容器分流開關(guān)，所述輸入信號施加到所述隔離電容器和所述電容器分流開關(guān)，并且其中所述隔離電容器和所述電容器分流開關(guān)的輸出端在信號節(jié)點處連接，其中所述第一放大器級還包括連接至所述信號節(jié)點的反相器以及連接在所述信號節(jié)點與所述反相器的輸出端之間的反相器分流開關(guān)，并且其中所述輸入信號在來自存儲器單元陣列的位線上；以及第二放大器級，其具有與所述第一放大器級的輸出端連接的輸入端，所述第二放大器級具有并聯(lián)的隔離電容器和電容器分流開關(guān)，并且其中所述隔離電容器和所述電容器分流開關(guān)的輸出端在信號節(jié)點處連接，其中所述第二放大器級還包括連接至所述信號節(jié)點的反相器以及連接在所述信號節(jié)點與所述反相器的輸出端之間的反相器分流開關(guān)。
7.如權(quán)利要求6中所述的讀出放大器，還包括寫回開關(guān)，其連接至所述第二放大器級的輸出端并提供連接至所述位線的輸出端，其中當(dāng)選擇性地閉合所述寫回開關(guān)時，增強(qiáng)電壓值被施加到所述位線。
8.如權(quán)利要求6中所述的讀出放大器，其中在所述第一和第二放大器級的預(yù)設(shè)工作時段內(nèi)，所述第一放大器級的所述信號節(jié)點與所述第二放大器級的所述信號節(jié)點之間的電壓差具有排除由所述輸入信號上的電壓值所代表的二進(jìn)制邏輯電平的任何錯誤讀數(shù)的值。
9.如權(quán)利要求6中所述的讀出放大器，其中在信號發(fā)展工作模式期間，所述第一和第二放大器級被浮置并且所述存儲器單元陣列中的一個選定存儲器單元將其存儲的電荷量轉(zhuǎn)移至所述位線，其中所述第一放大器級的所述隔離電容器將所述位線上的任何電荷轉(zhuǎn)移至所述第一放大器級的讀出節(jié)點。
10.如權(quán)利要求6中所述的讀出放大器，其中所述存儲器單元陣列包括DRAM存儲器單元陣列。
11.一種放大器，包括并聯(lián)的隔離電容器和電容器分流開關(guān)，并且輸入信號施加到所述隔離電容器和所述電容器分流開關(guān)，其中所述隔離電容器和所述電容器分流開關(guān)的輸出端在信號節(jié)點處連接； 以及反相器，其連接至所述信號節(jié)點，以及反相器分流開關(guān)，其連接在所述信號節(jié)點與所述反相器的輸出端之間。
12.如權(quán)利要求11中所述的放大器，其中所述輸入信號在來自存儲器單元陣列的位線上。
13.如權(quán)利要求11中所述的放大器，其中所述存儲器單元陣列包括DRAM存儲器單元陣列。
14.如權(quán)利要求12中所述的放大器，其中所述放大器包括用于所述存儲器單元陣列的讀出放大器。
15.如權(quán)利要求12中所述的放大器，其中在放大工作模式中，所述放大器放大所述信號節(jié)點處的電壓，其中對于所述位線上的二進(jìn)制邏輯“0”值的讀取操作，所述信號節(jié)點處的電壓被放大為遠(yuǎn)低于跳脫點，其中所述反相器使所述信號節(jié)點處的電壓反相并在所述放大器的輸出端處提供高電壓信號，其中對于所述位線上的二進(jìn)制邏輯“1”值的讀取操作，所述信號節(jié)點處的電壓被放大為遠(yuǎn)高于所述跳脫點，其中所述反相器使所述信號節(jié)點處的電壓反相并在所述放大器的所述輸出端處提供低電壓信號。
16.一種裝置，包括第一和第二放大器級，每個級上均施加有一輸入信號，其中每個級都包括并聯(lián)的隔離電容器和電容器分流開關(guān)，所述輸入信號施加到所述隔離電容器和所述電容器分流開關(guān)， 并且其中所述隔離電容器和所述電容器分流開關(guān)的輸出端在每個對應(yīng)級的信號節(jié)點處連接，其中每個級還包括連接至該級的所述信號節(jié)點的反相器以及連接在該級的所述信號節(jié)點與所述反相器的輸出端之間的反相器分流開關(guān)；其中所述第一放大器級的所述輸入信號在來自存儲器單元陣列的位線上，并且其中所述第二放大器級的所述輸入信號來自所述第一放大器級的所述反相器的輸出端。
17.如權(quán)利要求16中所述的裝置，其中所述存儲器單元陣列包括DRAM存儲器單元陣列。
18.如權(quán)利要求16中所述的裝置，其中所述第一和第二放大器級包括用于所述存儲器單元陣列的讀出放大器。
19.如權(quán)利要求16中所述的裝置，還包括寫回開關(guān)，其連接至所述第二放大器級的輸出端并提供連接至所述位線的輸出端，其中當(dāng)選擇性地閉合所述寫回開關(guān)時，增強(qiáng)電壓值被施加到所述位線。
20.如權(quán)利要求16中所述的裝置，其中在所述第一和第二放大器級的預(yù)設(shè)工作時段內(nèi)，所述第一放大器級的所述信號節(jié)點與所述第二放大器級的所述信號節(jié)點之間的電壓差具有排除由所述輸入信號上的電壓值所代表的二進(jìn)制邏輯電平的任何錯誤讀數(shù)的值。
21.一種放大器件，包括至少一個放大器級，其上施加有一輸入信號，其中所述輸入信號在來自存儲器單元陣列的位線上，其中所述至少一個放大器級包括并聯(lián)的隔離電容器和電容器分流開關(guān)，所述輸入信號施加到所述隔離電容器和所述電容器分流開關(guān)，并且其中所述隔離電容器和所述電容器分流開關(guān)的輸出端在信號節(jié)點處連接，其中所述至少一個放大器級還包括連接至所述信號節(jié)點的反相器以及所述反相器的輸出端，并且其中所述放大器件包括各種工作模式以讀取來自所述存儲器單元之一的電壓值并將電壓值寫入所述存儲器單元之一。
22.如權(quán)利要求21中所述的放大器件，還包括第二放大器級，其具有與所述至少一個放大器級的輸出端連接的輸入端，所述第二放大器級具有并聯(lián)的隔離電容器和電容器分流開關(guān)，并且其中所述隔離電容器和所述電容器分流開關(guān)的輸出端在信號節(jié)點處連接，其中所述第二放大器級還包括連接至所述信號節(jié)點的反相器以及連接在所述信號節(jié)點與所述反相器的輸出端之間的反相器分流開關(guān)；以及寫回開關(guān)，其連接至所述第二放大器級的輸出端并提供連接至所述位線的輸出端，其中當(dāng)在所述放大器件的寫回工作模式期間選擇性地閉合所述寫回開關(guān)時，增強(qiáng)電壓值被施加到所述位線。
23.如權(quán)利要求22中所述的放大器件，其中在所述放大器件的預(yù)設(shè)工作模式期間，所述至少一個放大器級的所述信號節(jié)點與所述第二放大器級的所述信號節(jié)點之間的電壓差具有排除由所述輸入信號上的電壓值所代表的二進(jìn)制邏輯電平的任何錯誤讀數(shù)的值。
24.如權(quán)利要求21中所述的放大器件，其中在所述放大器件的放大工作模式內(nèi)發(fā)生讀取工作模式，其中對于所述位線上的二進(jìn)制邏輯“0”值的讀取操作，所述至少一個放大器級的所述信號節(jié)點處的電壓被放大為遠(yuǎn)低于跳脫點，其中所述至少一個放大器級的所述反相器使所述至少一個放大器級的所述信號節(jié)點處的電壓反相并在所述至少一個放大器級的輸出端處提供高電壓信號，其中對于所述位線上的二進(jìn)制邏輯“1”值的讀取操作，所述至少一個放大器級的所述信號節(jié)點處的電壓被放大為遠(yuǎn)高于所述跳脫點，其中所述至少一個放大器級的所述反相器使所述至少一個放大器級的所述信號節(jié)點處的電壓反相并在所述至少一個放大器級的所述輸出端處提供低電壓信號。
25.如權(quán)利要求22中所述的放大器件，其中在信號發(fā)展工作模式期間，所述至少一個和第二放大器級被浮置并且所述存儲器單元陣列中的一個選定存儲器單元將其存儲的電荷量轉(zhuǎn)移至所述位線，其中所述至少一個放大器級的所述隔離電容器將所述位線上的任何電荷轉(zhuǎn)移至所述至少一個放大器級的讀出節(jié)點。
全文摘要
根據(jù)本發(fā)明的一個實施例，例如DRAM數(shù)據(jù)存儲單元陣列(108)的讀出放大器包括一個或多個串聯(lián)在一起的放大器級(102、104)。所述放大器級(102、104)一起形成DRAM陣列(108)的讀出放大器。每個放大器級都包括一個隔離電容器(114)，以將每個放大器級內(nèi)的晶體管的閾值電壓之間的任何失配減少至相對較小的值。來自DRAM存儲器單元陣列(108)的位線(106)連接至第一放大器級(102)。來自最后放大器級(104)的輸出端連接至寫回開關(guān)(112)，寫回開關(guān)(112)的輸出端連接至所述第一放大器級(102)的輸入端處的位線(106)。
文檔編號H01L27/108GK102265396SQ200980152021
公開日2011年11月30日 申請日期2009年11月16日 優(yōu)先權(quán)日2008年12月24日
發(fā)明者J·E·小巴特 申請人:國際商業(yè)機(jī)器公司