專利名稱：半導(dǎo)體基板、封裝與裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及一種半導(dǎo)體基板，更具體地涉及一種半導(dǎo)體基板、半導(dǎo)體封裝 與半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
現(xiàn)今，隨著消費(fèi)者所期望的電子產(chǎn)品的微型化趨勢(shì)，應(yīng)用于各種電子產(chǎn)品中的半 導(dǎo)體裝置的尺寸也被限制以便滿足所需的規(guī)格。然而，半導(dǎo)體裝置的微型化涉及半導(dǎo)體裝 置的內(nèi)部結(jié)構(gòu)，當(dāng)減小半導(dǎo)體裝置的尺寸時(shí)這應(yīng)該被考慮。舉例來(lái)說，當(dāng)諸如集成電路芯片 的半導(dǎo)體裝置需進(jìn)行復(fù)雜的邏輯功能時(shí)，該半導(dǎo)體裝置的內(nèi)部導(dǎo)電走線的布局應(yīng)該精確地 被控制。然而，在這種情況下，難以減小半導(dǎo)體裝置的尺寸，而限制了半導(dǎo)體裝置的微型化。半導(dǎo)體裝置的電子封裝結(jié)構(gòu)包括單芯片封裝和多芯片封裝。對(duì)于封裝上封裝，多 個(gè)半導(dǎo)體基板疊加，如此將使裝置的總厚度增加不少。因此，難以達(dá)到微型化的目的。如何 緩解上述微型化的情況在半導(dǎo)體裝置的開發(fā)中是非常重要的。

發(fā)明內(nèi)容
因此，本發(fā)明的目標(biāo)是提供一種半導(dǎo)體基板、半導(dǎo)體封裝、半導(dǎo)體裝置及其制造方 法。半導(dǎo)體基板具有用于容置半導(dǎo)體元件，諸如半導(dǎo)體芯片的凹部，從而降低整體厚度，有 助于半導(dǎo)體裝置的微型化。本發(fā)明通過提供這樣的半導(dǎo)體基板而實(shí)現(xiàn)上述目標(biāo)，該半導(dǎo)體基板包括載體、第 一導(dǎo)電層與第二導(dǎo)電層。載體具有第一表面和與第一表面相反的第二表面，其中載體還具 有凹部，用以容置半導(dǎo)體元件。第一導(dǎo)電層埋設(shè)在第一表面中，并形成多個(gè)電隔離的封裝走 線。第二導(dǎo)電層埋設(shè)在第二表面中，并與第一導(dǎo)電層電連接。本發(fā)明通過提供這樣的半導(dǎo)體封裝而實(shí)現(xiàn)上述目標(biāo)，該半導(dǎo)體封裝包括載體、第 一導(dǎo)電層、第二導(dǎo)電層、半導(dǎo)體芯片與填充結(jié)構(gòu)。載體具有第一表面和與第一表面相反的第 二表面，其中載體還具有凹部。第一導(dǎo)電層埋設(shè)在第一表面中，并形成多個(gè)電隔離的封裝走 線。第二導(dǎo)電層埋設(shè)在第二表面中，并與第一導(dǎo)電層電連接。半導(dǎo)體芯片設(shè)置在凹部中。填 充結(jié)構(gòu)設(shè)置在凹部中，用于填充半導(dǎo)體芯片與載體之間的空隙。本發(fā)明通過提供這樣的半導(dǎo)體裝置而實(shí)現(xiàn)上述目標(biāo)，該半導(dǎo)體裝置包括多個(gè)半導(dǎo) 體基板和多個(gè)粘結(jié)層。多個(gè)半導(dǎo)體基板逐層設(shè)置。每個(gè)半導(dǎo)體基板包括載體、第一導(dǎo)電層與 第二導(dǎo)電層。載體具有第一表面和與第一表面相反的第二表面，其中載體還具有凹部。第 一導(dǎo)電層埋設(shè)在第一表面中，并形成多個(gè)電隔離的封裝走線。第二導(dǎo)電層埋設(shè)在第二表面 中，并與第一導(dǎo)電層電連接。粘結(jié)層設(shè)置在半導(dǎo)體基板之間，以結(jié)合半導(dǎo)體基板。本發(fā)明通過提供這樣的半導(dǎo)體基板的制造方法而實(shí)現(xiàn)上述目標(biāo)。該半導(dǎo)體基板的制造方法包括提供基層；形成第一導(dǎo)電層在基層上，以便形成多個(gè)電隔離的封裝走線；形 成第二導(dǎo)電層在第一導(dǎo)電層上；形成模制材料層，以覆蓋第一導(dǎo)電層和第二導(dǎo)電層；在模 制材料層中形成凹部，并暴露第二導(dǎo)電層，以形成載體；以及去除基層。本發(fā)明通過提供這樣的半導(dǎo)體封裝的制造方法而實(shí)現(xiàn)上述目標(biāo)。該半導(dǎo)體封裝的 制造方法包括步驟提供基層；形成第一導(dǎo)電層在基層上，以便形成多個(gè)電隔離的封裝走 線；形成第二導(dǎo)電層在第一導(dǎo)電層上；形成模制材料層，以覆蓋第一導(dǎo)電層和第二導(dǎo)電層； 在模制材料層中形成凹部，并暴露第二導(dǎo)電層，以形成載體；去除基層；設(shè)置半導(dǎo)體芯片在 凹部中；以及在凹部中形成填充結(jié)構(gòu)，以填充半導(dǎo)體芯片與載體之間的空隙。本發(fā)明通過提供這樣的半導(dǎo)體裝置的制造方法而實(shí)現(xiàn)上述目標(biāo)。該制造方法包括 步驟提供多個(gè)半導(dǎo)體基板，其中每個(gè)半導(dǎo)體基板包括載體、第一導(dǎo)電層和第二導(dǎo)電層，載 體具有凹部，第一導(dǎo)電層埋設(shè)在載體的第一表面中，第二導(dǎo)電層埋設(shè)在載體的與第一表面 相反的第二表面中；在半導(dǎo)體基板之間提供多個(gè)粘結(jié)層；以及通過接合粘結(jié)層而結(jié)合半導(dǎo) 體基板。通過以下對(duì)優(yōu)選但是是非限制性實(shí)施例的詳細(xì)描述，本發(fā)明的其他目標(biāo)、特征和 優(yōu)點(diǎn)將變得顯而易見。參考附圖進(jìn)行以下說明。


圖1至14示出半導(dǎo)體基板的制造方法的工藝；圖15至21示出半導(dǎo)體基板的另一制造方法的工藝；圖22至沈示出半導(dǎo)體基板的不同結(jié)構(gòu)；圖27示出逐層設(shè)置的二個(gè)半導(dǎo)體基板；圖觀至四示出將半導(dǎo)體芯片設(shè)置在半導(dǎo)體基板上的工藝；以及圖30至32示出半導(dǎo)體裝置的制造方法的工藝。
具體實(shí)施例方式根據(jù)本發(fā)明優(yōu)選實(shí)施例的半導(dǎo)體基板、半導(dǎo)體封裝與半導(dǎo)體裝置及其制造方法被 公開。圖1至圖14示出半導(dǎo)體基板的制造方法的工藝。如圖1所示，提供基層100?；鶎?00優(yōu)選是材料為鋼的導(dǎo)電結(jié)構(gòu)。接著，如圖2所示，在基層100上形成光致抗蝕劑層102。光致抗蝕劑層102的材 料可為正型抗蝕劑或負(fù)型抗蝕劑。然后，如圖3所示，通過例如光刻工藝圖案化光致抗蝕劑層102。具有圖案設(shè)計(jì)的 光掩模104設(shè)置在光致抗蝕劑層102上方，使得光致抗蝕劑層102被輻射選擇性曝光，光掩 模104的圖案被轉(zhuǎn)移到光致抗蝕劑層102。光致抗蝕劑層102例如是正型光致抗蝕劑層，從 而其的曝光部分10 會(huì)在后續(xù)顯影工藝中采用的顯影劑液體中溶解并被清洗掉。最后，保 留圖案化光致抗蝕劑層102b在基層100上，如圖4所示。接著，如圖5所示，形成第一導(dǎo)電層106于基層100上，以便形成多個(gè)電隔離的封 裝走線(trace)。由于基層100上設(shè)置有圖案化光致抗蝕劑層102b，第一導(dǎo)電層106的材 料形成在圖案化光致抗蝕劑層102b的開口中。第一導(dǎo)電層106可以通過電鍍形成，且優(yōu)選 層數(shù)多于一層，其材料為Cu、Ni、Au或Sn。第一導(dǎo)電層106的多層結(jié)構(gòu)及其所需的厚度可通過重復(fù)以上的相關(guān)步驟而實(shí)現(xiàn)。之后，圖案化光致抗蝕劑層102b被去除，保留第一導(dǎo)電 層106于基層100上，如圖6所示。第一導(dǎo)電層106的封裝走線可根據(jù)所需的走線圖案布 置，從而形成走線布局，這涉及裝置的操作功能。然后，如圖7所示，形成另一光致抗蝕劑層108于基層100上并覆蓋第一導(dǎo)電層 106。光致抗蝕劑層108的材料也可為正型抗蝕劑或負(fù)型抗蝕劑。接著，如圖8所示，通過例如光刻工藝圖案化光致抗蝕劑層108。光掩模110設(shè)置 在光致抗蝕劑層108上方，使得光致抗蝕劑層10被輻射選擇性曝光，光掩模110的圖案被 轉(zhuǎn)移到光致抗蝕劑層108。光致抗蝕劑層108例如為正型光致抗蝕劑層，使得其的曝光部分 108a會(huì)在后續(xù)顯影工藝中采用的顯影劑液體中溶解并被清洗掉。最后，保留圖案化光致抗 蝕劑層108b在基層100上，如圖9所示。圖案化光致抗蝕劑層108b的開口對(duì)應(yīng)第一導(dǎo)電 層106而定位。然后，如圖10所示，形成第二導(dǎo)電層112于第一導(dǎo)電層106上。由于基層100上 設(shè)置有圖案化光致抗蝕劑層108b，第二導(dǎo)電層112的材料形成在圖案化光致抗蝕劑層108b 的開口中。第二導(dǎo)電層112可以通過電鍍形成，且層數(shù)多于一層，其材料為Cu、Ni、Au或Sn。 第二導(dǎo)電層112的多層結(jié)構(gòu)及其所需的厚度可通過重復(fù)以上的相關(guān)步驟而實(shí)現(xiàn)。之后，圖 案化光致抗蝕劑層108b被去除，保留第二導(dǎo)電層112于第一導(dǎo)電層106上，如圖11所示。 第二導(dǎo)電層112由多個(gè)導(dǎo)電柱組成。導(dǎo)電柱的位置與數(shù)量?jī)?yōu)選與第一導(dǎo)電層106的封裝走 線一致。上述與第一導(dǎo)電層106和第二導(dǎo)電層112的形成相關(guān)的步驟可重復(fù)好幾次，從而 形成用于進(jìn)行所需功能的更多個(gè)導(dǎo)電層。接著，形成模制材料層以覆蓋第一導(dǎo)電層106與第二導(dǎo)電層112，其中，模制材料 層的材料優(yōu)選為絕緣材料。如圖12所示，具有突出IHa的模子14用于在模制材料層116 上形成凹部116a。然后，通過研磨減薄模制材料層116，用于暴露第二導(dǎo)電層112的上表面。由此，如 圖13所示，形成載體120及其凹部120a。之后，去除基層100，如圖14所示，完成半導(dǎo)體基 板125的制造。此外，根據(jù)工藝，第一導(dǎo)體層106和第二導(dǎo)體層112的暴露的走線或柱表面可突出 于載體120的表面或是從載體120的表面凹入。舉例來(lái)說，在暴露走線表面的步驟后，也可 通過蝕刻進(jìn)一步去除走線層，以使走線表面從載體120的表面凹入。另一方面，也可通過例 如無(wú)電鍍鎳浸金(electroless nickel immersion gold，ENIG)工藝在走線表面添加額外的 金屬層，使得其突出于載體120的表面。相同的工藝也可用于柱表面。半導(dǎo)體基板125亦可根據(jù)其他的方法被制造。圖15至圖21示出半導(dǎo)體基板的另 一制造方法的工藝。該制造方法包括圖1至圖5所示的以上步驟，下面將不再重復(fù)描述。如圖15至圖16所示，形成模制材料層130在基層100上并覆蓋第一導(dǎo)電層106。 模制材料層130的材料優(yōu)選為絕緣材料。接著，通過研磨將模制材料層130減薄以形成厚度較小的模制材料層130a，并暴 露第一導(dǎo)電層106的上表面，如圖17所示。然后，如圖18所示，采用與圖7至圖11中描述的相似的工藝形成第二導(dǎo)電層112 于第一導(dǎo)電層106上。接著，如圖19所示，在模制材料層130a上形成另一模制材料層132以覆蓋第一導(dǎo)電層106與第二導(dǎo)電層112。然后，與圖12的模子14相似的模子用于在模制材料層上形成 凹部。之后，通過研磨將模制材料層減薄，以暴露第二導(dǎo)電層112的上表面。如圖20所 示，完成載體120及其凹部120a的形成。最后，去除基層100，完成半導(dǎo)體基板125 (如圖 14所示)的制造。備選地，如圖21所示，可部分去除基層110的材料，用于形成環(huán)形結(jié)構(gòu)100a。環(huán)形 結(jié)構(gòu)IOOa增強(qiáng)半導(dǎo)體基板12 與其他元件結(jié)合時(shí)的支撐強(qiáng)度。如圖14或圖21所示，半導(dǎo)體基板125、12 的每個(gè)包括載體120。第一導(dǎo)電層106 與第二導(dǎo)電層112電連接，且埋設(shè)在載體120 二個(gè)相反表面中。載體120的凹部120a可用 以容置任何半導(dǎo)體元件，如半導(dǎo)體芯片。半導(dǎo)體基板可具有其他的結(jié)構(gòu)設(shè)計(jì)。圖22至圖沈 示出半導(dǎo)體基板的不同結(jié)構(gòu)。在圖22中，半導(dǎo)體基板12 的載體120的凹部為貫穿孔120b。貫穿孔120b從載 體120的上表面延伸至載體120的底表面。在圖23中，半導(dǎo)體基板125c的載體120的凹部為凹進(jìn)120c。凹進(jìn)120c從載體 120的上表面朝載體120的底表面延伸直至第一導(dǎo)電層106，以部分暴露第一導(dǎo)電層106的 表面，這使得凹進(jìn)120c內(nèi)的半導(dǎo)體芯片(未示出)能夠與第一導(dǎo)電層106的電性連接。在圖M中，半導(dǎo)體基板125d的載體120的凹部為凹進(jìn)120d的形式，凹進(jìn)120d的 凹進(jìn)深度不同于圖23的凹進(jìn)123c。凹進(jìn)120d從載體120的上表面朝載體120的底表面延 伸，而不暴露第一導(dǎo)電層106。此外，在凹進(jìn)120a的內(nèi)表面設(shè)置金屬屏蔽層134，用于提供 靜電放電(ESD)防護(hù)功能。另外，金屬屏蔽層134可延伸至載體120的上表面。圖27示出 疊層設(shè)置的二個(gè)半導(dǎo)體基板125d。設(shè)置在上半導(dǎo)體基板125d的凹進(jìn)120d內(nèi)的半導(dǎo)體芯 片136電性連接到下半導(dǎo)體基板125d的上表面。凹進(jìn)120d的金屬屏蔽層134作為半導(dǎo)體 芯片136的靜電防護(hù)層，使半導(dǎo)體芯片136與上半導(dǎo)體基板125d及另一半導(dǎo)體芯片138隔離。在圖25中，半導(dǎo)體基板12 的載體120具有凹進(jìn)120e形式的凹部，凹進(jìn)120e具 有臺(tái)階120f。臺(tái)階120f與載體120的上表面之間具有高度差。當(dāng)設(shè)置金屬屏蔽層(如圖 24的金屬屏蔽層135)在凹進(jìn)120e中時(shí)，金屬屏蔽層還可延伸至臺(tái)階120f，用以與其他元 件電性連接。在圖沈中，半導(dǎo)體基板125f還包括鈍化層140和142，鈍化層140和142分別 設(shè)置在載體120的底表面與上表面上。優(yōu)選地，鈍化層140、142可通過絲網(wǎng)印刷(screen printing)接著固化而形成，且具有開口用于暴露第一導(dǎo)電層106與第二導(dǎo)電層112，使得 第一導(dǎo)電層106與第二導(dǎo)電層112能夠通過焊料層144、146與其他元件電性連接。焊料層 144、146優(yōu)選通過電鍍(electroplating)或焊料膏印刷(solder paste printing)工藝形 成。鈍化層可以僅設(shè)置在載體120的上表面或底表面上。鈍化層的布置和數(shù)量取決于對(duì)半 導(dǎo)體裝置的需求。圖觀至圖四示出半導(dǎo)體芯片設(shè)置在半導(dǎo)體基板上的工藝。以上公開的所有半導(dǎo) 體基板可以與至少一個(gè)半導(dǎo)體芯片結(jié)合，但這里將圖23的半導(dǎo)體基板125c作為示例。如圖28所示，半導(dǎo)體基板125c定位于接合平臺(tái)160上，半導(dǎo)體基板125c的凹進(jìn) 120c朝上。以倒裝芯片(flip-chip)封裝為例。當(dāng)半導(dǎo)體芯片170制作完成后，半導(dǎo)體芯片170設(shè)置在接合頭162上，接合頭160與半導(dǎo)體芯片170同時(shí)反轉(zhuǎn)并移動(dòng)到凹進(jìn)120c上 方的位置。優(yōu)選地，在半導(dǎo)體芯片170移動(dòng)到凹進(jìn)120c之前，設(shè)置在半導(dǎo)體芯片170上的 連接結(jié)構(gòu)首先對(duì)齊第一導(dǎo)電層106。優(yōu)選地，連接結(jié)構(gòu)包括銅塊(copper bump) 172與焊料 層174，用以電連接半導(dǎo)體芯片170與第一導(dǎo)電層106。半導(dǎo)體芯片170到第一導(dǎo)電層106 的附著通過熱壓接合實(shí)現(xiàn)。接著，如圖四所示，在凹進(jìn)120c中形成填充結(jié)構(gòu)180，以填充半導(dǎo)體芯片170與 載體120之間的空隙，由此形成半導(dǎo)體封裝190。填充結(jié)構(gòu)180包括至少一種填充材料，例 如，第一填充材料182和第二填充材料184。第一填充材料182位于半導(dǎo)體芯片170與載體 120之間。第二填充材料184圍繞半導(dǎo)體芯片170和第一填充材料182。優(yōu)選地，第一填充 材料182是底層填充粘合劑(underfill adhesive)，用于輔助半導(dǎo)體芯片170與載體120 之間的附著。第二填充材料184優(yōu)選是模塑料(molding compound)，用以密封半導(dǎo)體芯片 170與第一填充材料182且加強(qiáng)載體120對(duì)半導(dǎo)體芯片170的支撐。優(yōu)選地，半導(dǎo)體芯片 170的上表面被暴露，用于更好的散熱。備選地，第二填充材料184可完全包封半導(dǎo)體芯片 170，以提供更好的保護(hù)。半導(dǎo)體基板和半導(dǎo)體封裝還應(yīng)用于不同種類的半導(dǎo)體裝置。圖30至圖32示出半 導(dǎo)體裝置的制造方法的工藝。首先，如圖30所示，提供相同結(jié)構(gòu)或不同結(jié)構(gòu)的多個(gè)半導(dǎo)體 基板200、300和400。半導(dǎo)體基板200包括第一導(dǎo)電層206、第二導(dǎo)電層212與載體220。 第一導(dǎo)電層206與第二導(dǎo)電層212電性連接，且分別埋設(shè)在載體220的上表面與底表面中。 優(yōu)選地，在裝配前，多個(gè)導(dǎo)電焊墊250 (或焊料層)對(duì)應(yīng)于第一導(dǎo)電層206設(shè)置在載體220 的上表面上，用以電連接至其他半導(dǎo)體基板或電子部件。導(dǎo)電焊墊250的材料可為諸如Au、 Ag等的金屬材料。另外，在載體220的底表面上可對(duì)應(yīng)于第二導(dǎo)電層212設(shè)置多個(gè)焊料層 260 (或?qū)щ姾笁|)，用以連接至半導(dǎo)體基板300。焊料層沈0的材料可為諸如Sn、Ag等的 金屬。優(yōu)選地，在半導(dǎo)體基板200被裝配前，半導(dǎo)體芯片270和填充結(jié)構(gòu)觀0已經(jīng)設(shè)置在載 體220的凹進(jìn)220a中。半導(dǎo)體基板300包括第一導(dǎo)電層306、第二導(dǎo)電層312和載體320。第一導(dǎo)電層 306與第二導(dǎo)電層312電性連接，且分別埋設(shè)在載體320的上表面和底表面中。優(yōu)選地，多 個(gè)導(dǎo)電焊墊350(或焊料層)對(duì)應(yīng)于第一導(dǎo)電層306設(shè)置在載體320的上表面上，用于電連 接到半導(dǎo)體基板200的焊料層沈0。導(dǎo)電焊墊350的材料可為諸如Au、Ag等的金屬。多個(gè) 焊料層360(或?qū)щ姾笁|)對(duì)應(yīng)于第二導(dǎo)電層312設(shè)置在載體320的底表面上，用以連接至 半導(dǎo)體基板400。焊料層360的材料可為諸如Snjg等的金屬。優(yōu)選地，在半導(dǎo)體基板300 被裝配之前，載體320的凹進(jìn)320a中已設(shè)置半導(dǎo)體芯片370和填充結(jié)構(gòu)380。半導(dǎo)體基板400包括第一導(dǎo)電層406、第二導(dǎo)電層412與載體420。第一導(dǎo)電層 406與第二導(dǎo)電層412電性連接，且分別埋設(shè)在載體420的上表面和底表面中。優(yōu)選地，在 載體420的上表面上對(duì)應(yīng)于第一導(dǎo)電層406設(shè)置多個(gè)焊料層450 (或?qū)щ姾笁|)，用以電連 接至半導(dǎo)體基板300的焊料層360。在載體420的底表面上對(duì)應(yīng)于第二導(dǎo)電層412設(shè)置多 個(gè)焊料層460(或?qū)щ姾笁|)，用以連接至其他半導(dǎo)體基板或電子部件。焊料層450和460 的材料可為諸如Sn、Ag等的金屬。另外，在凹進(jìn)420a中設(shè)置一些導(dǎo)電焊墊470，用于連接 到其他元件。優(yōu)選地，焊料層沈0、360、450和460與導(dǎo)電焊墊250、350和470通過電鍍形 成在第一導(dǎo)電層206、306和406以及第二導(dǎo)電層212、312和412的暴露表面上。
接著，在半導(dǎo)體基板之間設(shè)置多個(gè)粘結(jié)層。如圖31所示，粘結(jié)層502位于半導(dǎo)體 基板200與300之間。優(yōu)選地，粘結(jié)層502直接涂布在半導(dǎo)體基板300的上表面上。另一 粘結(jié)層504位于半導(dǎo)體基板300與400之間。優(yōu)選地，粘結(jié)層504直接涂布在半導(dǎo)體基板 400的上表面上。粘結(jié)層502和504的材料優(yōu)選為絕緣材料。然后，半導(dǎo)體基板通過接合粘結(jié)層而結(jié)合。如圖31和32所示，半導(dǎo)體基板200、 300和400對(duì)齊且通過壓力彼此靠近，以便裝配且堆疊在一起。同時(shí)，堆疊在一起的半導(dǎo)體 基板200、300和400也被固化，以形成粘結(jié)層、焊墊層以及導(dǎo)電焊墊之間的連接。這里，完 成了半導(dǎo)體裝置510的制作。半導(dǎo)體裝置510還可通過導(dǎo)電焊墊250、470以及焊料層460 連接到其他電子部件或基板，從而擴(kuò)充半導(dǎo)體裝置510的結(jié)構(gòu)以及操作性能。以上公開了根據(jù)本發(fā)明優(yōu)選實(shí)施例的半導(dǎo)體基板、半導(dǎo)體封裝和半導(dǎo)體裝置及其 制造方法。半導(dǎo)體基板具有凹部，用于容置諸如半導(dǎo)體芯片的半導(dǎo)體元件，這不僅降低了裝 置的整體厚度，且有助于具有堆疊基板的半導(dǎo)體裝置的微型化。半導(dǎo)體基板的凹部可為選 擇性的暴露封裝走線的貫穿孔或凹進(jìn)，該封裝走線用于電連接到半導(dǎo)體芯片或其他元件。 另外，凹部中可形成底層填充粘合劑和模塑料。堆疊的半導(dǎo)體基板和半導(dǎo)體芯片之間的電 性連接通過導(dǎo)電焊墊和焊料層實(shí)現(xiàn)。如此一來(lái)，半導(dǎo)體裝置以其厚度被有效地控制而可擴(kuò) 展，且與常規(guī)裝置相比在半導(dǎo)體市場(chǎng)中更有競(jìng)爭(zhēng)力。雖然本發(fā)明通過示例且根據(jù)優(yōu)選實(shí)施例已經(jīng)被描述，但應(yīng)該理解的是，本發(fā)明不 限于此。相反，其旨在覆蓋各種修改、相似的布置和程序，本發(fā)明的權(quán)利要求的范圍應(yīng)該符 合最寬的解釋，以便包括所有這樣的修改、相似的布置和程序。
權(quán)利要求
1.一種半導(dǎo)體基板，包括載體，具有第一表面和與所述第一表面相反的第二表面，其中所述載體還具有用于容 置半導(dǎo)體元件的凹部；第一導(dǎo)電層，埋設(shè)于所述第一表面中，并形成多個(gè)電隔離的封裝走線；以及 第二導(dǎo)電層，埋設(shè)于所述第二表面中，并與所述第一導(dǎo)電層電連接。
2.如權(quán)利要求1所述的半導(dǎo)體基板，其中所述凹部為貫穿孔，所述貫穿孔從所述第一 表面延伸至所述第二表面。
3.如權(quán)利要求1所述的半導(dǎo)體基板，其中所述凹部為凹進(jìn)，所述凹進(jìn)從所述第二表面 朝向所述第一表面延伸。
4.如權(quán)利要求3所述的半導(dǎo)體基板，其中所述凹進(jìn)部分地暴露所述第一導(dǎo)電層。
5.如權(quán)利要求3所述的半導(dǎo)體基板，還包括金屬屏蔽層，該金屬屏蔽層設(shè)置在所述凹 進(jìn)內(nèi)的表面上。
6.如權(quán)利要求5所述的半導(dǎo)體基板，其中所述金屬屏蔽層的一部分延伸至所述第二表
7.如權(quán)利要求1所述的半導(dǎo)體基板，其中所述載體在所述凹進(jìn)內(nèi)還具有臺(tái)階，且所述 臺(tái)階與所述第二表面之間具有高度差。
8.如權(quán)利要求1所述的半導(dǎo)體基板，其中所述載體的材料為絕緣材料。
9.如權(quán)利要求1所述的半導(dǎo)體基板，還包括鈍化層，該鈍化層設(shè)置在所述第一表面或 所述第二表面上。
10.如權(quán)利要求9所述的半導(dǎo)體基板，其中所述鈍化層具有多個(gè)開口，所述半導(dǎo)體基板 還包括設(shè)置在所述開口中的多個(gè)焊料層。
11.一種半導(dǎo)體封裝，包括載體，具有第一表面和與所述第一表面相反的第二表面，其中所述載體還具有凹部； 第一導(dǎo)電層，埋設(shè)于所述第一表面中，并形成多個(gè)電隔離的封裝走線； 第二導(dǎo)電層，埋設(shè)于所述第二表面中，并與所述第一導(dǎo)電層電連接；以及 半導(dǎo)體芯片，設(shè)置在所述凹部中；以及填充結(jié)構(gòu)，設(shè)置于所述凹部中，用于填充所述半導(dǎo)體芯片與所述載體之間的空隙。
12.如權(quán)利要求11所述的半導(dǎo)體封裝，其中所述填充結(jié)構(gòu)包括第一填充材料和第二填 充材料，所述第一填充材料位于所述半導(dǎo)體芯片與所述載體之間，所述第二填充材料圍繞 所述半導(dǎo)體芯片和所述第一填充材料。
13.如權(quán)利要求11所述的半導(dǎo)體封裝，其中所述凹部為貫穿孔，所述貫穿孔從所述第 一表面延伸到所述第二表面。
14.如權(quán)利要求11所述的半導(dǎo)體封裝，其中所述凹部為凹進(jìn)，所述凹進(jìn)從所述第二表 面朝向所述第一表面延伸。
15.如權(quán)利要求14所述的半導(dǎo)體封裝，其中所述凹進(jìn)部分地暴露所述第一導(dǎo)電層。
16.如權(quán)利要求15所述的半導(dǎo)體封裝，其中所述半導(dǎo)體芯片電連接到所述第一導(dǎo)電層。
17.如權(quán)利要求14所述的半導(dǎo)體封裝，還包括金屬屏蔽層，該金屬屏蔽層設(shè)置在所述 凹進(jìn)內(nèi)的表面上。
18.如權(quán)利要求17所述的半導(dǎo)體封裝，其中所述金屬屏蔽層的一部分延伸到所述第二表面。
19.如權(quán)利要求14所述的半導(dǎo)體封裝，其中所述載體在所述凹進(jìn)內(nèi)還具有臺(tái)階，且所 述臺(tái)階與所述第二表面之間具有高度差。
20.如權(quán)利要求11所述的半導(dǎo)體封裝，其中所述載體的材料為絕緣材料。
21.如權(quán)利要求11所述的半導(dǎo)體封裝，還包括鈍化層，該鈍化層設(shè)置在所述第一表面 或所述第二表面上。
22.如權(quán)利要求21所述的半導(dǎo)體封裝，其中所述鈍化層具有多個(gè)開口，所述半導(dǎo)體封 裝還包括設(shè)置在所述開口中的多個(gè)焊料層。
23.一種半導(dǎo)體裝置，包括多個(gè)半導(dǎo)體基板，層疊設(shè)置，其中每個(gè)所述半導(dǎo)體基板包括載體，具有第一表面和與所述第一表面相反的第二表面，其中所述載體還具有凹部；第一導(dǎo)電層，埋設(shè)于所述第一表面中，并形成多個(gè)電隔離的封裝走線；以及第二導(dǎo)電層，埋設(shè)于所述第二表面中，并與所述第一導(dǎo)電層電連接；多個(gè)粘結(jié)層，設(shè)置在所述半導(dǎo)體基板之間，用以結(jié)合所述半導(dǎo)體基板。
24.如權(quán)利要求23所述的半導(dǎo)體裝置，還包括多個(gè)焊料層，該多個(gè)焊料層連接到不同 半導(dǎo)體基板的所述第一導(dǎo)電層和所述第二導(dǎo)電層。
25.如權(quán)利要求23所述的半導(dǎo)體裝置，還包括設(shè)置在所述凹部中的多個(gè)半導(dǎo)體芯片。
26.如權(quán)利要求25所述的半導(dǎo)體裝置，其中所述半導(dǎo)體芯片電連接到所述第一導(dǎo)電層。
27.如權(quán)利要求25所述的半導(dǎo)體裝置，還包括設(shè)置在所述凹部中的多個(gè)填充結(jié)構(gòu)，其 中所述填充結(jié)構(gòu)填充所述半導(dǎo)體芯片與所述載體之間的空隙。
28.如權(quán)利要求27所述的半導(dǎo)體裝置，其中每個(gè)所述填充結(jié)構(gòu)包括第一填充材料和第 二填充材料，所述第一填充材料位于所述半導(dǎo)體芯片與所述載體之間，所述第二填充材料 圍繞所述半導(dǎo)體芯片和所述第一填充材料。
29.如權(quán)利要求23所述的半導(dǎo)體裝置，其中所述凹部為貫穿孔，所述貫穿孔從所述第 一表面延伸到所述第二表面。
30.如權(quán)利要求23所述的半導(dǎo)體裝置，其中所述凹部為凹進(jìn)，所述凹進(jìn)從所述第二表 面朝向所述第一表面延伸。
31.如權(quán)利要求30所述的半導(dǎo)體裝置，其中所述凹進(jìn)部分地暴露所述第一導(dǎo)電層。
32.如權(quán)利要求30所述的半導(dǎo)體裝置，還包括多個(gè)金屬屏蔽層，該多個(gè)金屬屏蔽層設(shè) 置在所述凹進(jìn)內(nèi)的表面上。
33.如權(quán)利要求32所述的半導(dǎo)體裝置，其中每個(gè)所述金屬屏蔽層的一部分延伸到所述 第一表面。
34.如權(quán)利要求30所述的半導(dǎo)體裝置，其中所述載體在所述凹進(jìn)內(nèi)還具有臺(tái)階，且所 述臺(tái)階與所述第二表面之間具有高度差。
35.如權(quán)利要求23所述的半導(dǎo)體裝置，其中所述載體的材料為絕緣材料。
36.如權(quán)利要求23所述的半導(dǎo)體裝置，其中每個(gè)所述半導(dǎo)體基板還包括鈍化層，該鈍 化層設(shè)置在所述第一表面或所述第二表面上。
37.如權(quán)利要求36所述的半導(dǎo)體裝置，其中所述鈍化層具有多個(gè)開口，每個(gè)所述半導(dǎo) 體基板還包括設(shè)置在所述開口中的多個(gè)焊料層。
38.一種半導(dǎo)體基板的制造方法，包括提供基層；形成第一導(dǎo)電層在所述基層上，以便形成多個(gè)電隔離的封裝走線； 形成第二導(dǎo)電層在所述第一導(dǎo)電層上； 形成模制材料層，以覆蓋所述第一導(dǎo)電層和所述第二導(dǎo)電層； 在所述模制材料層中形成凹部，并暴露所述第二導(dǎo)電層，以形成載體；以及 去除所述基層。
39.如權(quán)利要求38所述的制造方法，在形成所述第二導(dǎo)電層前還包括 形成另一模制材料層，以覆蓋所述第一導(dǎo)電層；以及減薄所述模制材料層，以暴露所述第一導(dǎo)電層的上表面。
40.如權(quán)利要求38所述的制造方法，還包括在所述凹部中形成金屬屏蔽層。
41.如權(quán)利要求38所述的制造方法，還包括在所述載體上形成鈍化層。
42.如權(quán)利要求41所述的制造方法，還包括 在所述鈍化層中形成多個(gè)開口 ；以及在所述開口中形成多個(gè)焊料層。
43.一種半導(dǎo)體封裝的制造方法，包括 提供基層；形成第一導(dǎo)電層在所述基層上，以便形成多個(gè)電隔離的封裝走線； 形成第二導(dǎo)電層在所述第一導(dǎo)電層上； 形成模制材料層，以覆蓋所述第一導(dǎo)電層和所述第二導(dǎo)電層； 在所述模制材料層中形成凹部，并暴露所述第二導(dǎo)電層，以形成載體； 去除所述基層；設(shè)置半導(dǎo)體芯片在所述凹部中；以及在所述凹部中形成填充結(jié)構(gòu)，以填充所述半導(dǎo)體與所述載體之間的空隙。
44.如權(quán)利要求43所述的制造方法，在形成所述第二導(dǎo)電層前還包括 形成另一模制材料層，以覆蓋所述第一導(dǎo)電層；以及減薄所述模制材料層，以露出所述第一導(dǎo)電層的上表面。
45.如權(quán)利要求43所述的制造方法，還包括在所述凹部中設(shè)置金屬屏蔽層。
46.如權(quán)利要求43所述的制造方法，還包括在所述載體上形成鈍化層。
47.如權(quán)利要求46所述的制造方法，還包括 在所述鈍化層中形成多個(gè)開口；以及在所述開口中形成多個(gè)焊料層。
48.如權(quán)利要求43所述的制造方法，其中形成所述填充結(jié)構(gòu)的步驟包括 形成第一填充材料在所述半導(dǎo)體芯片與所述載體之間；以及形成第二填充材料，以圍繞所述半導(dǎo)體芯片和所述第一填充材料。
49.如權(quán)利要求43所述的制造方法，還包括將所述半導(dǎo)體電連接到所述第一導(dǎo)電層。
50.一種半導(dǎo)體裝置的制造方法，包括提供多個(gè)半導(dǎo)體基板，其中每個(gè)所述半導(dǎo)體基板包括載體、第一導(dǎo)電層和第二導(dǎo)電層， 所述載體具有凹部，所述第一導(dǎo)電層埋設(shè)在所述載體的第一表面中，所述第二導(dǎo)電層埋設(shè) 在所述載體的與所述第一表面相反的第二表面中；在所述半導(dǎo)體基板之間提供多個(gè)粘結(jié)層；以及通過接合所述粘結(jié)層而結(jié)合所述半導(dǎo)體基板。
51.如權(quán)利要求50所述的制造方法，還包括提供多個(gè)焊料層，以將不同半導(dǎo)體基板的 所述第一導(dǎo)電層與所述第二導(dǎo)電層連接。
52.如權(quán)利要求50所述的制造方法，還包括在所述凹部中設(shè)置多個(gè)半導(dǎo)體芯片。
53.如權(quán)利要求52所述的制造方法，還包括將所述半導(dǎo)體芯片電連接到所述第一導(dǎo) 電層。
54.如權(quán)利要求52所述的制造方法，還包括在所述凹部中形成多個(gè)填充結(jié)構(gòu)，以填充 所述半導(dǎo)體芯片與所述載體之間的空隙。
全文摘要
一種半導(dǎo)體基板被公開，該半導(dǎo)體基板包括載體、第一導(dǎo)電層與第二導(dǎo)電層。載體具有第一表面、第二表面以及用以容置半導(dǎo)體元件的凹部。第一導(dǎo)電層埋設(shè)在第一表面中，并形成多個(gè)電隔離的封裝走線。第二導(dǎo)電層埋設(shè)在第二表面中，并與第一導(dǎo)電層電連接。半導(dǎo)體基板可以應(yīng)用于半導(dǎo)體封裝，用于容納半導(dǎo)體芯片，且半導(dǎo)體基板與用于固定該芯片的填充結(jié)構(gòu)結(jié)合。此外，多個(gè)半導(dǎo)體基板可以被堆疊且通過粘結(jié)層連接，以便形成具有復(fù)雜結(jié)構(gòu)的半導(dǎo)體裝置。
文檔編號(hào)H01L23/538GK102144291SQ200980145387
公開日2011年8月3日 申請(qǐng)日期2009年11月17日 優(yōu)先權(quán)日2008年11月17日
發(fā)明者林少雄, 林建福 申請(qǐng)人:先進(jìn)封裝技術(shù)私人有限公司