專利名稱：雙重深度的淺溝槽隔離制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲器制造領(lǐng)域，尤其涉及一種適用于存儲器電路的雙重深度 淺溝槽隔離制造方法。
背景技術(shù)：
半導(dǎo)體存儲器制造領(lǐng)域中，存儲器電路一般包括邏輯電路區(qū)以及存儲單元陣列 區(qū)。存儲單元陣列區(qū)內(nèi)各單元之間通過淺溝槽隔離(STI)結(jié)構(gòu)相隔離，而邏輯電路區(qū)中，各 半導(dǎo)體器件之間也需要通過STI絕緣隔離，防止漏電流的產(chǎn)生。由于使用環(huán)境的不同，且存 儲單元陣列區(qū)的線寬尺寸較外圍的邏輯電路區(qū)更小，器件密集度更高，因此存儲單元陣列 區(qū)上的淺溝槽隔離的尺寸也較邏輯電路區(qū)上的小，深度更淺?，F(xiàn)有的存儲器制造工藝中，存儲器電路的淺溝槽隔離由于各區(qū)域的尺寸要求不 同，采用分區(qū)域制造的方式，圖1至圖8為現(xiàn)有的存儲器電路的淺溝槽隔離制造方法示意 圖。如圖1所示，在襯底10上定義出存儲單元陣列區(qū)I以及邏輯電路區(qū)II，并在襯底 10的表面依次形成有襯墊氧化層11以及刻蝕阻擋層12。其中襯墊氧化層11的材質(zhì)為氧 化硅，刻蝕阻擋層12的材質(zhì)為氮化硅。如圖2所示，在刻蝕阻擋層12的表面形成第一掩膜層21，所述第一掩膜層21為光 刻膠。如圖3所示，將所述第一掩膜層21圖形化，使得第一掩膜層21覆蓋邏輯電路區(qū) II，而在存儲單元陣列區(qū)I上定義出制作淺溝槽隔離的位置，并在所述位置上形成開口。如圖4所示，依照第一掩膜層21，依次刻蝕刻蝕阻擋層12、襯墊氧化層11以及襯 底10，直至形成所需深度的第一溝槽31。如圖5所示，去除所述第一掩膜21，在刻蝕阻擋層12的表面形成第二掩膜層22， 所述第二掩膜層22也為光刻膠，由于第一溝槽31尺寸的限制，形成第二掩膜層22時，可能 會在第一溝槽31處產(chǎn)生毛細效應(yīng)，第二掩膜層22未必如圖5所示填滿第一溝槽31，但在后 續(xù)過程中經(jīng)過沖洗去膠，并不會對第一溝槽31的尺寸造成影響。如圖6所示，將所述第二掩膜層22圖形化，使得第二掩膜層22覆蓋存儲單元陣列 區(qū)I，而在邏輯電路區(qū)II上定義出制作淺溝槽隔離的位置，并在所述位置上形成開口。如圖7所示，依照第二掩膜層22，依次刻蝕刻蝕阻擋層12、襯墊氧化層11以及襯 底10，直至形成所需深度的第二溝槽32。一般而言，第二溝槽32的深度以及寬度大于第一 溝槽31如圖8所示，去除第二掩膜層22，在第一溝槽31以及第二溝槽32內(nèi)填充絕緣介 質(zhì)，并進行退火，存儲單元陣列區(qū)I以及邏輯電路區(qū)II上分別形成尺寸不同的淺溝槽隔離?，F(xiàn)有的存儲器電路的淺溝槽隔離制造方法存在如下問題分區(qū)域形成淺溝槽隔離 時，需要使用兩次掩膜，掩膜圖形分別對應(yīng)存儲單元陣列區(qū)以及邏輯電路區(qū)，因此制作掩膜 的成本較高，且需要經(jīng)過兩次掩膜對準(zhǔn)，所形成的淺溝槽隔離對準(zhǔn)精度較低。

發(fā)明內(nèi)容
本發(fā)明解決的技術(shù)問題是提供一種雙重深度淺溝槽隔離的制造方法，工藝簡單， 成本低，適用于作為存儲器電路中不同區(qū)域的淺溝槽隔離。為解決上述問題，本發(fā)明提供的一種雙重深度的淺溝槽隔離制造方法，其特征在 于，包括提供半導(dǎo)體基底，所述半導(dǎo)體基底包括襯底以及襯底表面的介質(zhì)層，所述半導(dǎo)體 基底包括第一區(qū)域和第二區(qū)域；在所述介質(zhì)層表面形成第一掩膜層，并圖形化第一掩膜層；以第一掩膜層為掩膜，刻蝕介質(zhì)層和襯底，在第一區(qū)域以及第二區(qū)域內(nèi)形成第一 溝槽；去除第一掩膜層，在第一區(qū)域的表面形成第二掩膜層；在第二區(qū)域的第一溝槽內(nèi)繼續(xù)刻蝕襯底，形成第二溝槽；去除第二掩膜層，在第一溝槽以及第二溝槽內(nèi)填充絕緣物質(zhì)，形成雙重深度的淺 溝槽隔離。作為可選方案，所述介質(zhì)層是單一覆層或是由多層覆層所形成的堆棧結(jié)構(gòu)；其中 所述介質(zhì)層包括刻蝕阻擋層；所述刻蝕阻擋層材質(zhì)可以為氮化硅。作為可選方案，所述第一掩膜層為光刻膠；圖形化第一掩膜層具體包括在第一 區(qū)域以及第二區(qū)域上定義形成淺溝槽隔離的位置，并曝光顯影第一掩膜層，在所述定義位 置上形成開口。作為可選方案，所述第二掩膜層為單一覆層或是由多層覆層所形成的堆棧結(jié)構(gòu)。 可選的，所述第二掩膜層為氧化硅_氮化硅_氧化硅復(fù)合層。作為可選方案，所述刻蝕采用等離子刻蝕。所述雙重深度的淺溝槽隔離應(yīng)用于存儲器電路，第一區(qū)域為存儲單元陣列區(qū)，所 述第二區(qū)域為邏輯電路區(qū)。本發(fā)明與現(xiàn)有技術(shù)相比較，具有如下優(yōu)點第一掩膜層上的掩膜圖形已經(jīng)定義了 存儲單元陣列區(qū)與邏輯電路區(qū)上形成淺溝槽隔離的位置，因此僅需一次對準(zhǔn)，精度較高；而 第二掩膜層覆蓋存儲單元陣列區(qū)即可，無需形成精確的掩膜圖形，降低了生產(chǎn)制造的成本； 工藝流程簡單易于實現(xiàn)。


圖1至圖8是現(xiàn)有技術(shù)中存儲器電路的淺溝槽隔離制造方法示意圖；圖9是本發(fā)明所述雙重深度的淺溝槽隔離制造方法流程示意圖；圖10至圖17是本發(fā)明所述存儲器電路的淺溝槽隔離制造方法示意圖。
具體實施例方式在現(xiàn)有的存儲器電路制造過程中，各區(qū)域的淺溝槽隔離由于對尺寸要求的不同， 采取了分區(qū)刻蝕形成溝槽的方法，需要多次掩膜對準(zhǔn)。本發(fā)明利用一次掩膜溝槽成型，先定 義出所有區(qū)域的淺溝槽隔離的位置，刻蝕出等深的溝槽，形成滿足存儲單元陣列區(qū)的淺溝槽隔離尺寸要求，相對較淺的溝槽，然后通過二次掩膜覆蓋存儲單元陣列區(qū)，在邏輯電路區(qū) 上已形成溝槽的位置繼續(xù)刻蝕，進一步獲得較深的溝槽?；谏鲜鏊悸?，本發(fā)明所提供的一種雙重深度的淺溝槽隔離制造方法的流程如圖 9所示，基本步驟包括Si、提供半導(dǎo)體基底，所述半導(dǎo)體基底包括襯底以及襯底表面的介質(zhì)層，所述半導(dǎo) 體基底包括第一區(qū)域和第二區(qū)域；其中介質(zhì)層在后續(xù)工藝中起到刻蝕阻擋層的作用，可以是單一覆層或是由多層覆 層所形成的堆棧結(jié)構(gòu)；而第一區(qū)域以及第二區(qū)域?qū)?yīng)半導(dǎo)體基底上需要形成不同深度淺溝 槽隔離的區(qū)域。S2、在所述介質(zhì)層表面形成第一掩膜層，并圖形化第一掩膜層；其中圖形化第一掩膜層具體包括在第一區(qū)域以及第二區(qū)域上定義形成淺溝槽隔 離的位置，并曝光顯影第一掩膜層，在所述定義位置上形成開口。S3、以第一掩膜層為掩膜，刻蝕介質(zhì)層和襯底，在第一區(qū)域以及第二區(qū)域內(nèi)形成第 一溝槽；上述刻蝕過程中將在第一區(qū)域以及第二區(qū)域內(nèi)形成深度相同的第一溝槽，溝槽的 底部露出襯底。假設(shè)需要在第一區(qū)域上形成較小尺寸的淺溝槽隔離，則第一溝槽的深度為 制造所述較小尺寸的淺溝槽隔離所需的深度。S4、去除第一掩膜層，在第一區(qū)域的表面形成第二掩膜層；在半導(dǎo)體基底表面形成第二掩膜層，并刻蝕第二掩膜層，使其僅覆蓋半導(dǎo)體基底 上第一區(qū)域的表面。所述第二掩膜層在后續(xù)工藝中也起到刻蝕阻擋層的作用，可以是單一 覆層或是由多層覆層所形成的堆棧結(jié)構(gòu)。S5、在第二區(qū)域的第一溝槽內(nèi)繼續(xù)刻蝕襯底，形成第二溝槽；由于將在第二區(qū)域上形成較大尺寸的淺溝槽隔離，故所述第二溝槽的深度為制造 所述較大尺寸的淺溝槽隔離所需的深度。S6、去除第二掩膜層，在第一溝槽以及第二溝槽內(nèi)填充絕緣物質(zhì)，形成雙重深度的 淺溝槽隔離。其中，在填充絕緣物質(zhì)前，還可以在第一溝槽以及第二溝槽的內(nèi)表面形成一層襯 墊層，提高襯底與絕緣物質(zhì)的附著性。下面結(jié)合說明書附圖，將上述雙重深度的淺溝槽隔離制造方法應(yīng)用至存儲器電路 制造中，詳細介紹本發(fā)明的一個具體實施例。圖10至圖17是本發(fā)明所述存儲器電路的淺 溝槽隔離制造方法示意圖。如圖10所示，首先提供半導(dǎo)體基底，所述半導(dǎo)體基底上將制作存儲器電路，因此 在半導(dǎo)體基底上定義出存儲單元陣列區(qū)I以及邏輯電路區(qū)II，從背景技術(shù)可知，所述存儲 單元陣列區(qū)I上的淺溝槽隔離尺寸較邏輯電路區(qū)II上的淺溝槽隔離尺寸小。所述半導(dǎo)體基底包括襯底100以及襯底100表面的介質(zhì)層200，其中介質(zhì)層200在 后續(xù)工藝中起到刻蝕阻擋層的作用，可以是單一覆層或是由多層覆層所形成的堆棧結(jié)構(gòu)。 本實施例中，所述介質(zhì)層200包括襯墊氧化層201及其表面的刻蝕阻擋層202 ；其中襯墊氧 化層201的材質(zhì)為氧化硅，刻蝕阻擋層202的材質(zhì)為氮化硅，均可以通過化學(xué)氣相沉積法形 成。
5
如圖11所示，在所述介質(zhì)層200的表面形成第一掩膜層301，并圖形化第一掩膜層
301。本實施例中，所述第一掩膜層301的材質(zhì)可以為光刻膠，因此圖形化的步驟具體 包括在存儲單元陣列區(qū)I以及邏輯電路區(qū)II上定義形成淺溝槽隔離的位置，并曝光顯影 第一掩膜層301，在所述定義位置上形成開口。由于在第一掩膜層301上已經(jīng)完成了各區(qū)的淺溝槽隔離位置的定義，因此以圖形 化后的第一掩膜層301進行刻蝕形成溝槽，便能夠完成在所有區(qū)域上制作淺溝槽隔離的對 準(zhǔn)，相較于現(xiàn)有技術(shù)中分區(qū)域制作掩膜刻蝕形成溝槽時，多次對準(zhǔn)的步驟，能夠大幅提高對 準(zhǔn)精確度，提升產(chǎn)品的良率。如圖12所示，依照第一掩膜層301依次刻蝕介質(zhì)層200以及襯底100，形成第一溝 槽 401。本實施例中，可以采用RIE等離子刻蝕，以第一掩膜層301為掩膜，在上述圖形化 第一掩膜層301所形成的開口內(nèi)，依次刻蝕介質(zhì)層200中的刻蝕阻擋層202以及襯墊氧化 層201，然后刻蝕底部襯底100至一定深度。這樣將在存儲單元陣列區(qū)I以及邏輯電路區(qū) II上均形成了深度相等的第一溝槽401。所述第一溝槽401的深度等于存儲單元陣列區(qū)I 上預(yù)定形成較淺的淺溝槽隔離的深度。如圖13所示，去除第一掩膜層301，在存儲單元陣列區(qū)I的表面形成第二掩膜層
302。在前述步驟中，存儲單元陣列區(qū)I上的溝槽深度已滿足需要，但邏輯電路區(qū)II上 的溝槽深度還不夠深，需要進一步該區(qū)域的刻蝕襯底100。為了防止在后續(xù)刻蝕過程中，破 壞存儲單元陣列區(qū)I上溝槽的尺寸，因此需要在其表面形成第二掩膜層302以保護該區(qū)域。所述第二掩膜層302也可以是單一覆層或是由多層覆層所形成的堆棧結(jié)構(gòu)，可以 選用光刻膠，但為了強化其刻蝕阻擋層的作用，本實施例所述的第二掩膜層302采用氧化 硅_氮化硅_氧化硅堆棧結(jié)構(gòu)，形成ONO掩膜層；在氧化硅-氮化硅-氧化硅堆棧結(jié)構(gòu)中， 各層均可以通過化學(xué)氣相沉積形成。由于第二掩膜層302僅需形成于存儲單元陣列區(qū)I表面，而暴露出邏輯電路區(qū)II 的表面。因此對于第二掩膜層302，無需進行精確的圖形化過程，可以先在半導(dǎo)體基底表面 形成第二掩膜層302，并刻蝕第二掩膜層302，使其僅覆蓋半導(dǎo)體基底上存儲單元陣列區(qū)I 的表面。相較于現(xiàn)有技術(shù)大大降低了掩膜的生產(chǎn)成本。如圖14所示，在邏輯電路區(qū)II上的第一溝槽401內(nèi)繼續(xù)刻蝕襯底100，形成第二 溝槽402。本實施例中，可以采用RIE等離子刻蝕，在邏輯電路區(qū)II上原已形成的第一溝槽 401基礎(chǔ)上，繼續(xù)刻蝕襯底100，形成深度較深的第二溝槽401。所述第二溝槽402的深度等 于邏輯電路區(qū)II上預(yù)定形成較深的淺溝槽隔離的深度。如圖15所示，去除第二掩膜層302。其中去除第二掩膜層302的方法根據(jù)第二掩 膜層302的材質(zhì)進行選擇，假設(shè)第二掩膜層302為光刻膠，便可以直接清洗去膠。本實施例中，所述第二掩膜層302為氧化硅-氮化硅-氧化硅堆棧結(jié)構(gòu)，可以逐層 采用選擇性濕法刻蝕去除，例如氫氟酸可以刻蝕氧化硅，而熱磷酸能夠刻蝕去除氮化硅。同 時，第二掩膜層302為硬掩膜，其表面高出介質(zhì)層200，因此還可以結(jié)合化學(xué)機械拋光CMP去
6除，將上述器件表面磨平至介質(zhì)層200即可。如圖16所示，向存儲單元陣列區(qū)I上的第一溝槽401以及邏輯電路區(qū)II上的第 二溝槽402內(nèi)填充絕緣物質(zhì)，并使用化學(xué)機械拋光CMP將器件表面平坦化。本實施例中，所述絕緣物質(zhì)為氧化硅。為了在填充時提高襯底100與氧化硅之間 的附著性。還可以先在第一溝槽401以及第二溝槽402的內(nèi)表面形成襯墊層500，所述襯墊 層500材質(zhì)為氧化硅，可以通過化學(xué)氣相沉積形成，也可以直接在溝槽內(nèi)表面的襯底100上 通過高溫?zé)嵫趸ㄐ纬?。如圖17所示，去除介質(zhì)層200，在各區(qū)域上形成淺溝槽隔離，并進行高溫退火穩(wěn)固。上述實施例中，在存儲器電路的存儲單元陣列區(qū)I以及邏輯電路區(qū)II上分別形成 了雙重深度尺寸的淺溝槽隔離。進一步的，假設(shè)需要在多個區(qū)域上形成三重乃至多重深度 的淺溝槽隔離，也可以依據(jù)本發(fā)明所揭示的技術(shù)內(nèi)容，采取一次對準(zhǔn)形成溝槽，分區(qū)域形成 掩膜，逐次刻蝕，加深溝槽深度的方法，形成多重深度的淺溝槽隔離，本發(fā)明領(lǐng)域技術(shù)人員 應(yīng)當(dāng)容易推舉獲得技術(shù)并進行實際應(yīng)用，此處不再贅述。本發(fā)明雖然以較佳實施例公開如上，但其并不是用來限定權(quán)利要求，任何本領(lǐng)域 技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動和修改，因此本發(fā)明的 保護范圍應(yīng)當(dāng)以本發(fā)明權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種雙重深度的淺溝槽隔離制造方法，其特征在于，包括提供半導(dǎo)體基底，所述半導(dǎo)體基底包括襯底以及襯底表面的介質(zhì)層，所述半導(dǎo)體基底 包括第一區(qū)域和第二區(qū)域；在所述介質(zhì)層表面形成第一掩膜層，并圖形化第一掩膜層；以第一掩膜層為掩膜，刻蝕介質(zhì)層和襯底，在第一區(qū)域以及第二區(qū)域內(nèi)形成第一溝槽；去除第一掩膜層，在第一區(qū)域的表面形成第二掩膜層； 在第二區(qū)域的第一溝槽內(nèi)繼續(xù)刻蝕襯底，形成第二溝槽；去除第二掩膜層，在第一溝槽以及第二溝槽內(nèi)填充絕緣物質(zhì)，形成雙重深度的淺溝槽 隔罔。
2.如權(quán)利要求1所述的淺溝槽隔離制造方法，其特征在于，所述介質(zhì)層是單一覆層或 是由多層覆層所形成的堆棧結(jié)構(gòu)。
3.如權(quán)利要求2所述的淺溝槽隔離制造方法，其特征在于，所述介質(zhì)層包括刻蝕阻擋層。
4.如權(quán)利要求3所述的淺溝槽隔離制造方法，其特征在于，所述刻蝕阻擋層材質(zhì)為氮化硅。
5.如權(quán)利要求1所述的淺溝槽隔離制造方法，其特征在于，所述第一掩膜層為光刻膠。
6.如權(quán)利要求5所述的淺溝槽隔離制造方法，其特征在于，所述圖形化第一掩膜層具 體包括在第一區(qū)域以及第二區(qū)域上定義形成淺溝槽隔離的位置，并曝光顯影第一掩膜層， 在所述定義位置上形成開口。
7.如權(quán)利要求1所述的淺溝槽隔離制造方法，其特征在于，所述第二掩膜層為單一覆 層或是由多層覆層所形成的堆棧結(jié)構(gòu)。
8.如權(quán)利要求7所述的淺溝槽隔離制造方法，其特征在于，所述第二掩膜層為氧化 硅-氮化硅-氧化硅復(fù)合層。
9.如權(quán)利要求1所述的淺溝槽隔離制造方法，其特征在于，所述刻蝕采用等離子刻蝕。
10.如權(quán)利要求1所述的淺溝槽隔離制造方法，其特征在于，所述雙重深度的淺溝槽隔 離應(yīng)用于存儲器電路，第一區(qū)域為存儲單元陣列區(qū)，所述第二區(qū)域為邏輯電路區(qū)。
全文摘要
本發(fā)明提供了一種雙重深度的淺溝槽隔離制造方法，包括提供半導(dǎo)體基底，所述半導(dǎo)體基底包括襯底以及襯底表面的介質(zhì)層，所述半導(dǎo)體基底包括第一區(qū)域和第二區(qū)域；在所述介質(zhì)層表面形成第一掩膜層，并圖形化第一掩膜層；以第一掩膜層為掩膜，刻蝕介質(zhì)層和襯底，在第一區(qū)域以及第二區(qū)域內(nèi)形成第一溝槽；去除第一掩膜層，在第一區(qū)域的表面形成第二掩膜層；在第二區(qū)域的第一溝槽內(nèi)繼續(xù)刻蝕襯底，形成第二溝槽；去除第二掩膜層，在第一溝槽以及第二溝槽內(nèi)填充絕緣物質(zhì)，形成雙重深度的淺溝槽隔離。本發(fā)明在形成淺溝槽隔離時僅需一次對準(zhǔn)，精度較高；且第二掩膜層無需形成精確的掩膜圖形，降低了生產(chǎn)制造的成本；工藝流程簡單易于實現(xiàn)。
文檔編號H01L21/762GK102005404SQ20091019479
公開日2011年4月6日 申請日期2009年8月28日 優(yōu)先權(quán)日2009年8月28日
發(fā)明者劉梅, 李紹彬 申請人:中芯國際集成電路制造(上海)有限公司