專利名稱：形成用于溝槽柵器件的厚的底部電介質(zhì)(tbd)的結(jié)構(gòu)和方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及半導(dǎo)體技術(shù)，特別地涉及形成用于溝槽柵器 4牛的厚的底部電介質(zhì)的結(jié)構(gòu)和方法。
背景技術(shù)：
在溝槽功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)中的 主要參數(shù)是總柵電荷。在傳統(tǒng)溝槽功率MOSFET的一些應(yīng)用中， 例如，DC-DC轉(zhuǎn)換器，柵電荷越少，整體i殳計(jì)的效率越高。 一種減電容。
傳統(tǒng)的石圭的局部氧化(LOCOS )處理通常^皮用來(lái)沿溝槽的底部 形成厚電介質(zhì)。該處理通常包括沿溝槽側(cè)壁形成氮化石圭層以在形成 厚電介質(zhì)的過(guò)程中保護(hù)側(cè)壁。然而，用來(lái)沿溝槽底部去除氮化硅的 各向異性蝕刻也去除了遍布在毗鄰溝槽的臺(tái)面結(jié)構(gòu)表面上的氮化 硅。因此，在沿溝槽底部形成厚電介質(zhì)的過(guò)程中，在毗鄰溝槽的臺(tái) 面結(jié)構(gòu)上形成了類似的厚電介質(zhì)。
臺(tái)面結(jié)構(gòu)表面上的厚電介質(zhì)能夠引起很多問(wèn)題。首先，厚電介 質(zhì)通常伸出上溝槽角，這可能導(dǎo)致在柵多晶硅中形成空穴。此外， 從臺(tái)面結(jié)構(gòu)表面上去除厚電介質(zhì)需要大量蝕刻，這也可能蝕刻到沿問(wèn)題。此外，臺(tái)面 結(jié)構(gòu)表面上的電介質(zhì)的厚度的變化可能導(dǎo)致體注入過(guò)程中的變化， 導(dǎo)致器件的電參數(shù)的變化。
因此，需要沿柵溝槽的底部形成厚電介質(zhì)的改進(jìn)技術(shù)。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的實(shí)施例，形成包括溝槽柵場(chǎng)效應(yīng)晶體管(FET) 的半導(dǎo)體結(jié)構(gòu)的方法包括下列步驟。使用掩模在半導(dǎo)體區(qū)中形成多
個(gè)溝槽，掩模包括(i)在半導(dǎo)體區(qū)的表面上的第一絕緣層，(ii) 在第一絕緣層上的第一氧化阻擋層，以及(iii)在第一氧化阻擋層 上的第二絕緣層。沿每個(gè)溝槽的底部形成厚的底部電介質(zhì)(TBD)。 在形成TBD的過(guò)程中，第一氧化阻擋層防止沿半導(dǎo)體區(qū)的表面形 成電介質(zhì)層。
在一個(gè)實(shí)施例中，形成多個(gè)溝槽之后，第二絕緣層的至少一部 分保留在第 一氧化阻擋層上。
在另一實(shí)施例中，半導(dǎo)體區(qū)包括硅，以及TBD是通過(guò)使用硅 的局部氧化(LOCOS)處理佳J圭氧化來(lái)形成的。
在另一實(shí)施例中，第二氧化阻擋層形成為沿每個(gè)溝槽的相對(duì)側(cè) 壁延伸，但是沿每個(gè)溝槽的底部是間斷的。第二氧化阻擋層防止在 形成TBD的過(guò)程中沿每個(gè)溝槽的相對(duì)側(cè)壁形成電介質(zhì)層。
在另一實(shí)施例中，在形成第二氧化阻擋層之前，沿每個(gè)溝槽的 相7寸側(cè)壁以及底部形成第三絕纟彖層。在另一實(shí)施例中，半導(dǎo)體區(qū)包括硅，以及使用硅蝕刻處理使每 個(gè)溝槽的底部角變圓。第二絕緣層在硅蝕刻處理過(guò)程中保護(hù)第 一氧 化阻擋層。
在另一實(shí)施例中，柵電極形成在每個(gè)溝槽中，在TBD之上并 與其接觸。
在再一實(shí)施例中，在半導(dǎo)體結(jié)構(gòu)的一個(gè)或多個(gè)FET區(qū)中形成溝 槽才冊(cè)FET,并且該半導(dǎo)體結(jié)構(gòu)還包4舌一個(gè)或多個(gè)肖特基區(qū)。在FET 區(qū)中，體區(qū)形成在半導(dǎo)體區(qū)中，以及源極區(qū)形成在毗鄰每個(gè)溝槽的 體區(qū)中。
在又一實(shí)施例中，互連層形成在一個(gè)或多個(gè)FET區(qū)和一個(gè)或多 個(gè)肖特基區(qū)中。互連層接觸在一個(gè)或多個(gè)肖特基區(qū)中的相鄰溝槽之 間的臺(tái)面結(jié)構(gòu)表面以形成肖特基4妄觸。互連層還4妄觸一個(gè)或多個(gè) FET區(qū)中的源4及區(qū)。
才艮據(jù)本發(fā)明的另 一實(shí)施例，形成包括屏蔽4冊(cè)FET的半導(dǎo)體結(jié)構(gòu) 的方法包括以下步驟。使用掩模形成在半導(dǎo)體區(qū)域中的多個(gè)溝槽， 掩模包括(i)在半導(dǎo)體區(qū)表面之上的第一絕緣層，(ii)在第一絕 緣層之上的第一氧化阻擋層，以及(iii)在第一氧化阻擋層上的第 二絕緣層。屏蔽電介質(zhì)形成為至少沿每個(gè)溝槽的下側(cè)壁延伸。沿每 個(gè)溝槽的底部形成厚的底部電介質(zhì)(TBD)。第一氧化阻擋層防止 在形成TBD的過(guò)程中沿半導(dǎo)體區(qū)的表面形成電介質(zhì)層。屏蔽電相* 被形成為布置在每個(gè)溝槽的底部部分中，以及柵電極被形成為位于 屏蔽電極之上。
在一個(gè)實(shí)施例中，半導(dǎo)體區(qū)包括遍布邱于底上方的漂移區(qū)。漂移 區(qū)具有低于襯底的摻雜濃度。多個(gè)溝槽形成為延伸穿過(guò)漂移區(qū)并在 襯底中終止。
8在另一實(shí)施例中，在形成柵電極之前，才及間電介質(zhì)(IED)層 形成在屏蔽電極上。
在另 一實(shí)施例中，形成IED層包4舌沉積氧化物層并4吏氧化物層 凹進(jìn)成每個(gè)溝槽。第 一氧化阻擋層在氧化物層凹進(jìn)的過(guò)程中保護(hù)半 導(dǎo)體區(qū)的表面。
在另一實(shí)施例中，4冊(cè)電介質(zhì)形成為襯在每個(gè)溝槽的上側(cè)壁上。 在一些實(shí)施例中，柵電介質(zhì)薄于屏蔽電介質(zhì)。
下面的具體實(shí)施方式
和附圖為本發(fā)明的特性和優(yōu)點(diǎn)l是供了更 好的理解。
根據(jù)本發(fā)明的實(shí)施例，形成包括屏蔽柵FET的半導(dǎo)體結(jié)構(gòu)的方 法包括以下步驟使用掩模在半導(dǎo)體區(qū)中形成多個(gè)溝槽，掩模包括 (i)在半導(dǎo)體區(qū)的表面上的第一絕緣層，(ii)在第一絕緣層上的第 一氧化阻擋層，以及(iii)在第一氧化阻擋層上的第二絕緣層；至 少沿每個(gè)溝槽的下側(cè)壁延伸形成屏蔽電介質(zhì)層；沿每個(gè)溝槽的底部 形成厚的底部電介質(zhì)(TBD)，第一氧化阻擋層防止在形成TBD的 過(guò)程中沿半導(dǎo)體區(qū)的表面形成電介質(zhì)層；形成位于每個(gè)溝槽的底部 部分中的屏蔽電極；以及在每個(gè)溝槽中的屏蔽電極上形成柵電極。
在一個(gè)實(shí)施例中，半導(dǎo)體區(qū)包括硅，以及厚的底部電介質(zhì)通過(guò) 使用硅的局部氧化(LOCOS)處理來(lái)使硅氧化而形成。
在另一個(gè)實(shí)施例中，在形成多個(gè)溝槽之后，第二絕緣層的至少 一部分保留在第 一 氧化阻擋層上并保護(hù)第 一 氧化阻擋層。在另一實(shí)施例中，半導(dǎo)體區(qū)包括在襯底上延伸的漂移區(qū)，該漂 移區(qū)具有低于襯底的摻雜濃度，其中，多個(gè)溝槽被形成為延伸穿過(guò) 漂移區(qū)并終止在襯底中。
在另一實(shí)施例中，該方法還包4舌以下步驟在形成4冊(cè)電才及之前， 在屏蔽電4及上形成才及間電介質(zhì)(IED)層。
在另一實(shí)施例中，形成IED層的步驟包括沉積氧化物層；以 及將氧化物層凹進(jìn)成每個(gè)溝槽，第一氧化阻擋層在使氧化物層凹進(jìn) 的過(guò)程中保護(hù)半導(dǎo)體區(qū)的表面。
在另一實(shí)施例中，^U吏用干蝕刻來(lái)將氧化物層凹進(jìn)成每個(gè)溝槽。
在另一實(shí)施例中，該方法進(jìn)一步包括形成襯在每個(gè)溝槽的上 側(cè)壁上的4冊(cè)電介質(zhì)。
在另一實(shí)施例中，4冊(cè)電介質(zhì)薄于屏蔽電介質(zhì)層。
在另一實(shí)施例中，該方法還包括形成沿每個(gè)溝槽的相對(duì)側(cè)壁 延伸但是沿每個(gè)溝槽的底部間斷的第二氧化阻擋層，第二氧化阻擋 層防止在形成TBD的過(guò)程中沿每個(gè)溝槽的相對(duì)側(cè)壁形成電介質(zhì)層。
在另一實(shí)施例中，第一和第二絕*彖層包4舌氧化物。
在另一實(shí)施例中，第一和第二氧化阻擋層包括氮化物。
在另一實(shí)施例中，該方法還包括在形成多個(gè)溝槽之后，使每 個(gè)溝槽的底部角變圓。在另一實(shí)施例中，半導(dǎo)體區(qū)包括硅，以及使用硅蝕刻處理使每 個(gè)溝槽的底部角變圓，其中第二絕緣層在硅蝕刻處理過(guò)程中保護(hù)第 一氧化阻擋層。
在另一實(shí)施例中，屏蔽柵FET形成在半導(dǎo)體結(jié)構(gòu)的一個(gè)或多個(gè) FET區(qū)中，以及該半導(dǎo)體結(jié)構(gòu)還包括一個(gè)或多個(gè)肖特基區(qū)，該方法 還包括在一個(gè)或多個(gè)FET區(qū)中，在半導(dǎo)體區(qū)中形成體區(qū)；以及在 毗鄰每個(gè)溝槽的體區(qū)中形成源才及區(qū)。
在另一實(shí)施例中，該方法還包括在一個(gè)或多個(gè)FET區(qū)中以及 在一個(gè)或多個(gè)肖特基區(qū)中形成互連層，互連層4妄觸在一個(gè)或多個(gè)肖 特基區(qū)中的毗鄰溝槽之間的臺(tái)面結(jié)構(gòu)的表面以形成肖特基接觸，互 連層還4妻觸一個(gè)或多個(gè)FET區(qū)中的源才及區(qū)。
根據(jù)本發(fā)明的另一實(shí)施例，形成包括屏蔽柵FET的半導(dǎo)體結(jié)構(gòu) 的方法包括使用掩模在半導(dǎo)體區(qū)中形成多個(gè)溝槽，掩模包括(i) 在半導(dǎo)體區(qū)上的第 一氧化物層，(ii)在第一氧化物層上的第 一氮化 物層，以及(iii)在第一氮化物層上的第二氧化物層；沿每個(gè)溝槽 的側(cè)壁和底部延伸形成屏蔽氧化物層；在屏蔽氧化物層上，沿每個(gè) 溝槽的相對(duì)側(cè)壁形成氮化隔離物；使硅氧化以沿每個(gè)溝槽的底部形 成厚底氧化物(TBO)，第一氮化物層防止在佳:硅氧化的過(guò)程中沿 半導(dǎo)體區(qū)的表面形成氧化物，以及氮化隔離物防止在使硅氧化的過(guò) 程中沿每個(gè)溝槽的相對(duì)側(cè)壁形成氧4匕物；在TBO上在每個(gè)溝槽的 底部部分中形成屏蔽電極；在每個(gè)溝槽中形成遍布屏蔽電極的極間
電介質(zhì)(IED)層；以及在IED層上在每個(gè)溝槽中形成斥冊(cè)電極。
在一個(gè)實(shí)施例中，在形成多個(gè)溝槽之后，第二氧化物層的至少 一部分保留在第 一 氮化物層上并保護(hù)第 一 氮化物層。在另一實(shí)施例中，半導(dǎo)體區(qū)包括在襯底上延伸的漂移區(qū)，該漂 移區(qū)具有低于襯底的摻雜濃度，其中，多個(gè)溝槽被形成為延伸穿過(guò) 漂移區(qū)并終止在襯底中。
在另一實(shí)施例中，形成IED層的步驟包括沉積第三氧化物層； 以及將第三氧化物層凹進(jìn)成每個(gè)溝槽，第 一 氧化阻擋層在使第三氧 化物層凹進(jìn)的過(guò)程中4呆護(hù)半導(dǎo)體區(qū)的表面。
在另 一實(shí)施例中，仫/使用干蝕刻來(lái)將第三氧化物層凹進(jìn)成每個(gè) 溝槽。
在另一實(shí)施例中，該方法進(jìn)一步包括形成村在每個(gè)溝槽的上 側(cè)壁上的柵極氧化物。
在另一實(shí)施例中，柵氧化物薄于屏蔽氧化物層。
在另一實(shí)施例中，該方法還包括在形成多個(gè)溝槽之后，使每 個(gè)溝槽的底部角變圓。
在另一實(shí)施例中，半導(dǎo)體區(qū)包括-石圭，以及4吏用石圭蝕刻處理來(lái)4吏 每個(gè)溝槽的底部角變圓，其中第二氧化物層在硅蝕刻處理過(guò)程中保 護(hù)第一氮化物層。
在另一實(shí)施例中，屏蔽4冊(cè)FET形成在半導(dǎo)體結(jié)構(gòu)的一個(gè)或多個(gè) FET區(qū)中，以及該半導(dǎo)體結(jié)構(gòu)還包括一個(gè)或多個(gè)肖特基區(qū)，該方法 還包括在一個(gè)或多個(gè)FET區(qū)中，在半導(dǎo)體區(qū)中形成體區(qū)，以及在 毗鄰每個(gè)溝槽的體區(qū)中形成多個(gè)源極區(qū)。
在另一實(shí)施例中，該方法還包括在一個(gè)或多個(gè)FET區(qū)中以及 在一個(gè)或多個(gè)肖特基區(qū)中形成互連層，互連層接觸在一個(gè)或多個(gè)肖
12連層還4妄觸一個(gè)或多個(gè)FET區(qū)中的各源才及區(qū)。
在另 一實(shí)施例中，每個(gè)溝槽中的屏蔽電極偏移至與源極區(qū)相同 的電勢(shì)。
在另一實(shí)施例中， 一個(gè)或多個(gè)FET區(qū)包括漏才及區(qū)，體區(qū)在其上 延伸，漏極區(qū)和源極區(qū)具有與體區(qū)相反的導(dǎo)電類型，以及每個(gè)溝槽 中的屏蔽電才及偏移至與漏才及區(qū)相同的電勢(shì)。
在另 一實(shí)施例中，每個(gè)溝槽中的屏蔽電極偏移至與柵電極相同 的電勢(shì)。
根據(jù)本發(fā)明的另 一實(shí)施例，包括屏蔽柵極FET的半導(dǎo)體結(jié)構(gòu)包 括在半導(dǎo)體區(qū)中的多個(gè)溝槽；在每個(gè)溝槽的底部部分中的屏蔽電 極；在屏蔽電極上的柵電極；襯在每個(gè)溝槽的下側(cè)壁上的屏蔽電介 質(zhì)；以及襯在每個(gè)溝槽底部上的厚的底部電介質(zhì)(TBD)，其中TBD 的厚度不同于屏蔽電介質(zhì)的厚度。
在一個(gè)實(shí)施例中，TBD的厚度大于屏蔽電介質(zhì)的厚度。
在一個(gè)實(shí)施例中，半導(dǎo)體結(jié)構(gòu)還包括4及間電介質(zhì)(IED)，在 屏蔽電才及和4冊(cè)電才及之間延伸；以及4冊(cè)電介質(zhì)，在4冊(cè)電才及的每側(cè)上， 襯在每個(gè)溝槽的上側(cè)壁上。
在另一實(shí)施例中，柵電介質(zhì)的厚度小于屏蔽電介質(zhì)的厚度。
在另一實(shí)施例中，屏蔽柵FET是在半導(dǎo)體結(jié)構(gòu)的一個(gè)或多個(gè) FET區(qū)中，以及該半導(dǎo)體結(jié)構(gòu)還包括一個(gè)或多個(gè)肖特基區(qū)，該結(jié)構(gòu) 還包括在一個(gè)或多個(gè)FET區(qū)中，在半導(dǎo)體區(qū)中的體區(qū)，以及在郵匕 鄰每個(gè)溝槽的體區(qū)中的多個(gè)源級(jí)區(qū)。在另一實(shí)施例中，半導(dǎo)體結(jié)構(gòu)還包括互連層，遍布一個(gè)或多 個(gè)FET區(qū)以及一個(gè)或多個(gè)肖4爭(zhēng)基區(qū)，該互連層4妾觸在一個(gè)或多個(gè)肖 特基區(qū)中的毗鄰溝槽之間的臺(tái)面結(jié)構(gòu)的表面以形成肖特基接觸，該 互連層還4妄觸一個(gè)或多個(gè)FET區(qū)中的各源極區(qū)。


圖1A-1I示出了根據(jù)本發(fā)明的實(shí)施例的在用于形成包括具有厚 的底部電介質(zhì)(TBD)的溝槽4冊(cè)FET的半導(dǎo)體結(jié)構(gòu)的制造工藝中的 各個(gè)步驟的簡(jiǎn)化截面示意圖2示出了根據(jù)本發(fā)明的實(shí)施例的溝槽柵FET結(jié)構(gòu)的簡(jiǎn)化截面 示意圖3示出了根據(jù)本發(fā)明的另 一實(shí)施例的單片集成的溝槽柵FET 和肖特基二極管的簡(jiǎn)化截面示意圖4A-4M示出了根據(jù)本發(fā)明的實(shí)施例的形成包括具有TBD的 屏蔽柵極溝槽FET的半導(dǎo)體結(jié)構(gòu)的制造工藝中各步驟的筒化截面 示意圖5示出了才艮據(jù)本發(fā)明的實(shí)施例的屏蔽4冊(cè)極溝槽FET結(jié)構(gòu)的簡(jiǎn) 化截面示意圖；以及
圖6示出了根據(jù)本發(fā)明另一實(shí)施例的單片集成的屏蔽柵溝槽 FET和肖特基二極管的簡(jiǎn)化截面示意圖。
具體實(shí)施例方式
根據(jù)本發(fā)明的實(shí)施例，厚電介質(zhì)層沿溝槽柵FET中的溝槽的底 部形成，同時(shí)防止類似的厚電介質(zhì)層形成在毗鄰每個(gè)溝槽的半導(dǎo)體區(qū)的臺(tái)面結(jié)構(gòu)表面上。氧化阻擋層在形成厚電介質(zhì)層期間保護(hù)臺(tái)面 結(jié)構(gòu)表面。在溝槽形成和溝槽角變圓處理過(guò)程中，氧化阻擋層^C上 覆的絕緣層保護(hù)。本發(fā)明的這些和其他優(yōu)點(diǎn)將在下面的示例性實(shí)施 例的上下文中更全面;也描述。
圖1A -11示出了根據(jù)本發(fā)明的實(shí)施例的在用于形成具有厚的底 部電介質(zhì)(TBD)的溝槽柵FET的制造工藝中的各個(gè)步驟的截面示 意圖。下面對(duì)于工藝流中的步驟的描述l又是示意性的，應(yīng)該理解本 發(fā)明的范圍不局限于這些特定示例。例如，在不背離本發(fā)明的精神 的情況下，諸如溫度、壓力、層厚等的工藝條件可以改變。
在圖1A中，半導(dǎo)體區(qū)IOO設(shè)置為形成溝槽柵FET的基底。在 一個(gè)實(shí)施例中，半導(dǎo)體區(qū)100包括形成在高摻雜N+型襯底上的N 型外延層。石更掩才莫101包括三層并且形成在半導(dǎo)體區(qū)100的表面108 之上。在一個(gè)實(shí)施例中，硬掩才莫101包括第一絕多彖層102、第一氧 化阻擋層104、以及第二絕緣層106。
第一絕緣層102形成在半導(dǎo)體區(qū)100的表面108之上。在一個(gè) 實(shí)施例中，第一絕纟彖層102包括襯墊氧化物，厚度在50-300A范圍 內(nèi)并且是^f吏用傳統(tǒng)^支術(shù)形成的。
第一氧化阻擋層104形成在第一絕纟彖層102上。在一個(gè)實(shí)施例 中，層102包括村墊氧化物，以及層104包括氮化石圭。氮化石圭可以 具有在1800-2000A范圍內(nèi)的厚度，并且可以使用傳統(tǒng)低壓化學(xué)汽 相沉積(LPCVD)工藝形成。襯墊氧化物提高了氮化硅層的粘著力 并且用作半導(dǎo)體區(qū)IOO和較高應(yīng)力的氮化硅層之間的緩沖器。氮化 石圭層作為氧化阻擋層來(lái)防止在圖1H中所示的形成TBD的處理過(guò)考呈 中在臺(tái)面結(jié)構(gòu)表面上形成厚電介質(zhì)。除了氮化石圭之外的其他抗氧化 材料也可以#皮<吏用，以及第一氧化阻擋層104的沖*確特性可以隨著 沉積室中的氣體比例、溫度、壓力和部4牛間隔的改變而變4匕。
15第二絕纟彖層106形成在第一氧^f匕阻擋層104上。在一個(gè)實(shí)施例 中，第二絕緣層106包括厚度在1300-1700A的范圍內(nèi)的氧化物， 并且可以使用標(biāo)準(zhǔn)汽相沉積(CVD)處理來(lái)形成該氧化物。其他呈 現(xiàn)類似特性的材料也可以被使用。
在圖1B中，使用光刻膠層(未示出)和標(biāo)準(zhǔn)光刻和蝕刻技術(shù) 來(lái)圖樣化石更掩才莫101。在圖1C中，可以4吏用傳統(tǒng)的通向異性蝕刻 處理來(lái)形成延伸進(jìn)入半導(dǎo)體區(qū)100的溝槽110。如圖1C所示，第二 絕緣層106的上層在溝槽蝕刻處理的過(guò)程中可以被去除，從而減少 第二絕纟彖層106的厚度。然而，第二絕纟彖層106可以形成為具有足 夠的厚度，從而在溝槽蝕刻步驟之后，第二絕緣層106的至少一部 分被保留。第二絕緣層106的保留部分保護(hù)下面的第一氧化阻擋層 104使之免于后續(xù)步驟中的一定蝕刻處理。溝槽形成之后，郵匕鄰溝 槽110的表面108形成先前所稱的臺(tái)面結(jié)構(gòu)表面。
在圖1D中，溝槽110的底部角被變圓以減少缺陷密度。在一 個(gè)實(shí)施例中，半導(dǎo)體區(qū)100包括硅，以及使用蝕刻硅的處理來(lái)使角 變圓。如圖1D所示，該處理可以沿溝沖曹110的側(cè)壁去除部分半導(dǎo) 體區(qū)100,從而使側(cè)壁凹進(jìn)。在一個(gè)實(shí)施例中，第二絕緣層106抗 石圭蝕刻并進(jìn)而在石主蝕刻處理過(guò)程中l(wèi)呆護(hù)第 一氧化阻擋層104。
在圖1E中，覆蓋溝槽110的底部和側(cè)壁形成第三絕緣層112。 在一個(gè)實(shí)施例中，第三絕緣層112包括厚度在100-400A范圍內(nèi)的 熱氧化物，并且可以4吏用傳統(tǒng)熱氧化l支術(shù)形成該熱氧化物。第一氧 化阻擋層104防止在臺(tái)面結(jié)構(gòu)表面108上形成第三絕纟彖層112。
在圖1F中，沿溝槽110的側(cè)壁和底部在第三絕緣層112之上 以及在硬掩才莫101之上形成第二氧化阻擋層114。在一個(gè)實(shí)施例中， 層112包括氧化物，以及層114包括氮化娃。氮化硅可以使用傳統(tǒng) LPCVD處 形成。該氧化物4是高了氮化物層的粘著力，并且用來(lái)在圖1G所示的下一處理步驟中執(zhí)行蝕刻的過(guò)程中保護(hù)沿溝槽110 的底部的下面的半導(dǎo)體區(qū)100。除了氮化物之外的抗氧化材料也可 以被使用，以及第二氧化阻擋層114的精確特性可以隨著沉積室中 的氣體比例、溫度、壓力和部件間隔的改變而變化。
在圖1G中，^吏用傳統(tǒng)的各向異性蝕刻處理沿溝槽110的底部 從硬掩模101的表面去除第二氧化阻擋層114。沿溝槽110的相對(duì)
側(cè)壁保留部分第二氧化阻擋層114,例如，以氮化物隔離物的形式。 在一些實(shí)施例中，可以4吏用各種傳統(tǒng)蝕刻劑材料和蝕刻環(huán)境。諸如 氣體、氣體比例以及RF功率的蝕刻變量可以根據(jù)已知技術(shù)來(lái)調(diào)節(jié) 以實(shí)現(xiàn)期望的各向異性蝕刻處理。
在圖1H中，沿溝沖曹110的底部形成TBD 116。在一個(gè)實(shí)施例 中，半導(dǎo)體區(qū)100包括硅，以及TBD 116通過(guò)使用傳統(tǒng)的硅局部氧 化(LOCOS )處理來(lái)侵_硅氧化形成。第二氧化阻擋層114阻止溝槽 110的側(cè)壁氧化，以及第一氧化阻擋層104阻止臺(tái)面結(jié)構(gòu)表面108 氧化。在一個(gè)實(shí)施例中，TBD 116具有在2000-3000A范圍內(nèi)的厚 度。根據(jù)第二氧化阻擋層114的性能，該處理可以是濕氧化或干氧 化。
在圖II中，4丸行傳統(tǒng)蝕刻處理來(lái)乂人溝槽110的側(cè)壁去除第二氧 化阻擋層114和第三絕鄉(xiāng)彖層112,并且去除石更掩才莫101的^f呆留部分。 在示例性實(shí)施例中，傳統(tǒng)氧化物蝕刻處理可以用來(lái)去除第一、第二 和第三絕纟彖層102、 106和112,以及傳統(tǒng)氮化石圭蝕刻處理可以用來(lái) 去除第一和第二氧化阻擋層104和114。氧化物蝕刻處理也可以乂人 TBD 116頂部去除一薄層。然而，這個(gè)量可以通過(guò)^f多改形成TBD 116 過(guò)程中的電介質(zhì)生長(zhǎng)配方參lt來(lái)補(bǔ)償。此外，4吏用薄的第一絕緣層 102J呆i正了在去除第一絕鄉(xiāng)彖層102時(shí)^f又去除了 TBD 116的一薄層。 在一個(gè)實(shí)施例中，在圖ll所示的蝕刻處理之后，4又沿溝槽110的底部4呆留TBD116。在另一實(shí)施例中，第三絕鄉(xiāng)彖材^?？梢証皮保留并可 以作為場(chǎng)-文應(yīng)晶體管的4冊(cè)電介質(zhì)。
隨著TBD 116的形成，溝槽4tFET的剩下部分可以^吏用多種 已知技術(shù)中的任一種形成。圖2示出了根據(jù)本發(fā)明的實(shí)施例的這樣 的溝4曹4冊(cè)FET結(jié)構(gòu)的截面4見圖。
在圖2中，N型摻雜的外延層234位于高摻雜N+襯底232之 上。使用傳統(tǒng)離子注入技術(shù)在外延層234的上部形成在P型導(dǎo)電的 體區(qū)222和N型導(dǎo)電的源極區(qū)228。由體區(qū)222和襯底232限定的 部分外延層234通常^皮稱作漂移區(qū)。漂移區(qū)和外t底232形成FET的 漏極區(qū)。溝槽210延伸進(jìn)入外延層234并在漂移區(qū)中終止?？商鎿Q 地，溝槽210可以更深地延伸以在襯底232中終止。在該實(shí)施例中， 斥冊(cè)電介質(zhì)層218沿溝槽側(cè)壁形成，而在前面的步驟中，第三絕纟彖層 112被去除。使用已知技術(shù)在溝槽210中TBD216和柵電介質(zhì)層218 之上形成凹進(jìn)的4冊(cè)電才及220。體區(qū)222可以在形成溝沖曹210之前或 在形成 一冊(cè)電纟及220之后形成，或者在該處理的其他階^殳形成。
圖2中的截面對(duì)應(yīng)于一個(gè)實(shí)施例，其中使用了具有帶狀且彼此 平行延伸的源極區(qū)228和溝槽210的開口單元(open cell)結(jié)構(gòu)。 在該實(shí)施例中，^使用傳統(tǒng)」技術(shù)沿源才及帶間斷或連續(xù):地形成P型導(dǎo)電 的重體區(qū)(heavy body region ) 230。使用已知4支術(shù)在體區(qū)222中形 成重體區(qū)230。在該結(jié)構(gòu)上形成電介質(zhì)層(例如，BPSG)，然后圖 樣化。在回流處理之后，電介質(zhì)層形成在溝槽210上延伸的電介質(zhì) ,224。電接觸源極區(qū)228和重體區(qū)230的上部互連層226 (例如 包括金屬)可以在整個(gè)結(jié)構(gòu)之上形成。也可以形成后部的漏才及互連 層(未示出)來(lái)接觸襯底232的后部。本發(fā)明的方法不局限于開口 單元結(jié)構(gòu)。對(duì)本領(lǐng)域的4支術(shù)人員來(lái)"i兌，由于本/>開，在閉口單元結(jié) 構(gòu)中實(shí)施本發(fā)明是顯而易見的。如圖1C-1D所示，第二絕^彖層106在溝槽形成和溝槽角變圓處 理的過(guò)程中覆蓋并保護(hù)第一氧化阻擋層104。通過(guò)保留第一氧化阻 擋層104，防止了在形成TBD 116的過(guò)程中在表面108上形成厚電 介質(zhì)?；诤芏嘣颍@都是有利的。在表面108上沒(méi)有厚電介質(zhì) 大大地降低了多晶硅空穴的可能性，從而提高了制造產(chǎn)量。并且， 不需要從臺(tái)面結(jié)構(gòu)表面上去除厚電介質(zhì)，從而減少了處理步驟的數(shù) 量并消除了沿上部溝槽側(cè)壁去除部分柵電介質(zhì)的可能性。此外，在 臺(tái)面結(jié)構(gòu)表面上沒(méi)有厚電介質(zhì)減少了體注入處理中的易變性，,人而 允許更好地控制注入特性并減少晶體管的電參數(shù)中的變化。
圖1A-1I描述的處理和圖2中示出的溝槽柵FET結(jié)構(gòu)也可以與 其他器件結(jié)構(gòu)有利地集成。例如，圖3示出了^4居本發(fā)明的另一實(shí) 施例的單片集的成溝槽柵FET和通常4皮稱作SynchFET的肖特基二 才及管的截面示意圖。
在圖3中，N型外延層334位于高摻雜N+型襯底332之上。 多個(gè)溝槽310延伸至外延層334中的預(yù)定深度。薄于TBD 316的柵 電介質(zhì)318襯在溝槽310的側(cè)壁上。柵電才及320嵌入在每個(gè)溝槽310 中。在一個(gè)實(shí)施例中，柵電極320包括多晶娃。電介質(zhì)蓋324在FET 區(qū)中的每個(gè)柵電極320之上延伸。
P型體區(qū)322位于FET區(qū)中的毗鄰溝槽310之間并沿溝槽側(cè)壁 延伸。高摻雜N+型源極區(qū)328直接位于體區(qū)322之上w比鄰溝槽側(cè) 壁。源才及區(qū)328垂直重疊4冊(cè)電才及320。在一個(gè)實(shí)施例中，體區(qū)322 和源極區(qū)328形成在外延層334的上部。當(dāng)溝槽柵MOSFET導(dǎo)通 時(shí)，垂直通道沿溝槽側(cè)壁形成在每個(gè)源才及區(qū)328和外延層334之間 的體區(qū)322中。
在圖3中，在FET和肖特基區(qū)之上形成共形阻擋層338。如可 以看到的，阻擋層338在肖特基區(qū)中基本上是平的，并且在FET區(qū)
19中在電介質(zhì)蓋324之上延伸。導(dǎo)電層326 (例如包4舌鋁)形成在阻 擋層338上。導(dǎo)電層326和阻擋層338形成源才及互連。在FET區(qū)中， 源極互連電接觸重體區(qū)330和源極區(qū)328， ^f旦與4冊(cè)電才及320絕緣。 在肖特基區(qū)中，源極互連接觸毗鄰溝槽之間的臺(tái)面結(jié)構(gòu)表面的地方 形成了肖特基接觸。因此，互連層326用作肖特基區(qū)中的肖特基二 極管的陽(yáng)極電極并且作為FET區(qū)中的FET的源極互連?；ミB層326 還接觸肖特基區(qū)中的柵電極320。因此，肖特基區(qū)中的柵電極320 在搮:作期間電偏壓至源電勢(shì)。4矣觸襯底332的后部互連(未示出) 用作FET區(qū)中的漏才及互連并用作肖特基區(qū)中的陰才及電才及。圖1A-1I 中描述的處理可以用來(lái)形成FET和肖特基區(qū)中的TBD 116。用于形 成肖特基區(qū)中基本平坦表面的處理步驟在2007年5月11日4是交的 普通轉(zhuǎn)讓專利申i青第11/747,847號(hào)標(biāo)題為"Structure and Method for Forming a Planar Schottky Contact"中描述，其全部?jī)?nèi)容通過(guò)引用結(jié) 合于此。
盡管使用溝槽柵MOSFET實(shí)施例對(duì)本發(fā)明進(jìn)行了描述，但是 由于本公開，在具有厚的底部電介質(zhì)的其他柵結(jié)構(gòu)中以及其他類型 的功率器件中實(shí)現(xiàn)本發(fā)明對(duì)于本領(lǐng)域的4支術(shù)人員來(lái)說(shuō)是顯而易見 的。例如，厚的底部電介質(zhì)可以在僅包括圖3的肖特基二極管的結(jié) 構(gòu)中實(shí)施。作為另一示例，圖4A-4M示出了在形成具有沖艮據(jù)本發(fā) 明的實(shí)施例形成的TBD的屏蔽柵溝槽FET的制造過(guò)程中的各個(gè)步 艱朵的截面;f見圖。
圖4A和4B描述了硬掩模401的形成和圖樣化，并且對(duì)應(yīng)于 前面描述的圖1A和1B，因此在此不再具體描述。在圖4C中，傳 統(tǒng)的各向異性蝕刻可以用來(lái)形成延伸進(jìn)入半導(dǎo)體區(qū)400的溝槽410。 溝槽410可以比非屏蔽柵實(shí)施例中的溝槽更深地延伸進(jìn)入半導(dǎo)體區(qū) 400以容納屏蔽電才及。如圖4C所示，第二絕緣層406的頂層可以 在溝槽蝕刻處理過(guò)程中去除，從而減少第二絕緣層406的厚度。在溝槽410比圖1C中的溝槽110更深地延伸的情況下，圖4A中的第 二絕緣層406可以形成為比圖1A中的第二絕緣層106更厚以保證 在形成溝槽410之后至少一部分第二絕纟彖層406 ^皮4呆留。
在圖4D中，溝槽410的底部角以類似于參考圖1D所描述的 方式被變圓以減少缺陷密度。在圖4E中，使用已知的技術(shù)來(lái)形成 屏蔽電介質(zhì)440以覆蓋溝槽410的側(cè)壁和底部。在形成屏蔽電介質(zhì) 440之后，沿溝槽410的側(cè)壁和硬掩才莫401的邊緣的基本垂直的輪_ 廓可能是所期望的。因此，根據(jù)屏蔽電介質(zhì)440的期望厚度，在圖 4D所示的角變圓處理的過(guò)程中，溝槽410的側(cè)壁可以相應(yīng)地被凹 進(jìn)。
在圖4F中，第二氧化阻擋層414以類似于參考圖1F所示的方 式沿溝槽410的側(cè)壁和底部形成在屏蔽電介質(zhì)440之上以及形成在 石更掩才莫401之上。在圖4G中，以類似于參考圖1G所示的方式， 沿溝槽410的底部，從硬掩模401的表面去除部分第二氧化阻擋層 414。
在圖4H中，以類似于參考圖1H所描述的方法，沿去除了第 二氧化阻擋層414的溝槽底部形成厚的底部電介質(zhì)(TBD) 442。 在圖41中，執(zhí)行傳統(tǒng)蝕刻處理以從溝槽410的側(cè)壁去除第二氧化阻 擋層414。在一個(gè)實(shí)施例中，第二氧^f匕阻擋層414包4舌氮<匕石圭，并 JW吏用傳統(tǒng)氮化石圭蝕刻處理#1去除。
在圖4J中，^吏用已知4支術(shù)在TBD 442上在溝槽410的下部中 形成屏蔽電極444。在一個(gè)實(shí)施例中，屏蔽電極444包括摻雜或非 4參雜多晶石圭。多晶石圭可以沉積在溝槽410中，然后4吏用標(biāo)準(zhǔn)蝕刻處 理#皮蝕刻以4吏多晶^圭凹進(jìn)在溝沖曹410的下部中。盡管在傳統(tǒng)的屏蔽 柵溝槽FET處理中，通常形成厚氧化物以在多晶硅深凹進(jìn)蝕刻的過(guò) 程中保護(hù)臺(tái)面結(jié)構(gòu)的表面，由于先前形成的第 一氧化阻擋層404在多晶硅深凹進(jìn)蝕刻的過(guò)程中有利地保護(hù)了臺(tái)面結(jié)構(gòu)表面408而消除 了在臺(tái)面結(jié)構(gòu)表面上形成這樣的厚氧化物的需求。第二絕緣層406 在多晶硅凹進(jìn)蝕刻處理過(guò)程中可以被完全去除。
在圖4K中，才及間電介質(zhì)(IED)層446形成在屏蔽電極444 之上。在一個(gè)實(shí)施例中，IED層446包4舌氧化物并且4吏用標(biāo)準(zhǔn)CVD 和蝕刻才支術(shù)形成。該氧化物可以沉積在溝槽410中，并且使用標(biāo)準(zhǔn) 干蝕刻和/或濕蝕刻來(lái)蝕刻該氧4匕物以在屏蔽電4及444上形成IED 層446。在一個(gè)實(shí)施例中， <又有利地/使用干蝕刻來(lái)^吏沉積的氧化物 凹進(jìn)。在傳統(tǒng)的用于形成IED層的處理中，在使用CVD處理沉積 氧化物之后，所沉積的氧化物通常需要^皮深凹進(jìn)成溝槽，因此既需 要干蝕刻處理也需要濕蝕刻處理。然而，因?yàn)榇嬖赹f呆護(hù)臺(tái)面結(jié)構(gòu)表 面408的第一氧化阻擋層404 (例如，包括氮化硅)，所以可以僅使 用干蝕刻來(lái)扭j亍沉積氧化物的深凹進(jìn)。因?yàn)楦晌g刻比濕蝕刻更可 控，所以采用干蝕刻是有利的，乂人而得到更統(tǒng)一的IED層。蝕刻處 理也可以沿溝槽410的上側(cè)壁去除屏蔽電才及440。
在圖4L中，柵電介質(zhì)層448沿溝槽410的上側(cè)壁形成。在一 個(gè)實(shí)施例中，柵電介質(zhì)層448包括厚度在100-700A的范圍內(nèi)的氧 化物，并且使用傳統(tǒng)技術(shù)形成。在一些實(shí)施例中，柵電介質(zhì)層448 薄于屏蔽電介質(zhì)440。
在圖4M中，4冊(cè)電才及450形成在溝槽410中，在IED層446之 和柵電介質(zhì)層448之上。在一個(gè)實(shí)施例中，柵電極450包括摻雜或 非摻雜多晶硅，并使用傳統(tǒng)技術(shù)形成。干蝕刻處理可以用來(lái)去除在 臺(tái)面結(jié)構(gòu)區(qū)上延伸的部分多晶桂。蝕刻處理可以使柵電極450凹進(jìn) 到半導(dǎo)體區(qū)400的表面408以下。
如在圖4C-4D中所示，第二絕緣層406在溝槽形成和溝槽角變 圓處理的過(guò)程中覆蓋并保護(hù)第一氧化阻擋層404。第一氧化阻擋層404進(jìn)而防止在形成TBD 442期間在表面408上形成厚電介質(zhì)。第 一氧化阻擋層404還在圖4J所描述的多晶^圭深凹進(jìn)蝕刻過(guò)程中4呆護(hù) 臺(tái)面結(jié)構(gòu)表面408。此夕卜，在圖4J和4K所示的形成IED 446中， 在深氧化物凹進(jìn)過(guò)程中存在第一氧化阻擋層404使得^U吏用干蝕刻 處理(與傳統(tǒng)才支術(shù)中的既4吏用干蝕刻又4吏用濕蝕刻不同)成為可能， 因此實(shí)現(xiàn)形成統(tǒng)一的IED。在一個(gè)實(shí)施例中，在形成IED層446之 后，4吏用傳統(tǒng)蝕刻處理去除第一氧化阻擋層404。在其他實(shí)施例中， 不去除第一氧化阻擋層404，直到形成柵電介質(zhì)448或形成柵電極 450之后。
而且，與沿溝槽底部和沿下溝槽側(cè)壁的電介質(zhì)層同時(shí)形成的傳 統(tǒng)屏蔽柵結(jié)構(gòu)不同，與沿下溝槽側(cè)壁形成的屏蔽電介質(zhì)440分開地 形成沿溝槽底部的TBD 442。這就使得這些電介質(zhì)區(qū)中的每一個(gè)都 能夠被獨(dú)立設(shè)計(jì)以實(shí)現(xiàn)期望的器件特性。例如，在屏蔽電極444依 賴于源極電勢(shì)的情況下，屏蔽電介質(zhì)440可以被制造的更薄用來(lái)改 善電荷平^"，其進(jìn)而可以^使得對(duì)于相同的擊穿電壓特性而增加漂移 區(qū)中的摻雜濃度(從而減少導(dǎo)通電阻)?？商鎿Q地，在屏蔽電極444 依賴于柵極電勢(shì)的情況下，在FET導(dǎo)通時(shí)，可以在漂移區(qū)中沿下溝 槽側(cè)壁形成聚集區(qū)。聚集區(qū)進(jìn)而有助于減少晶體管的導(dǎo)通電阻。通 過(guò)4吏用薄屏蔽電介質(zhì)440，可以加強(qiáng)聚集效應(yīng)，而厚電介質(zhì)層可以 被用作TBD 442來(lái)最小化柵漏電容。在另一屏蔽電極444依賴于漏 極的變型中，通常呈現(xiàn)在屏蔽電介質(zhì)440 (屏蔽電極444依賴于源 極電勢(shì))兩端的高電壓被消除，因此可以使用更薄的屏蔽電介質(zhì)440 而不用考慮屏蔽電介質(zhì)擊穿。在期望高電壓FET并且屏蔽電極444 依賴于源4及電勢(shì)的另 一 實(shí)施例中，屏蔽電才及440可以-故制成與所需 要的一樣厚來(lái)保證屏蔽電介質(zhì)440承受高電壓。將屏蔽電極444依 賴于源、漏或柵極電勢(shì)之一的技術(shù)在本領(lǐng)域是已知的。注意，本發(fā) 明不局限于上述的屏蔽電極偏壓、屏蔽電介質(zhì)厚度以及漂移區(qū)摻雜 濃度的組合。其〗也組合也可以取決于i殳計(jì)目的和目標(biāo)應(yīng)用。參考回圖4M,隨著屏蔽電才及444和4冊(cè)電才及450的形成，屏蔽 柵溝槽FET的其他部分可以使用多種已知技術(shù)中的任一種來(lái)形成。 圖5示出了根據(jù)本發(fā)明的這樣的屏蔽柵溝槽FET結(jié)構(gòu)的截面視圖。
在圖5中，N型外延層位于高摻雜N+型襯底532上。P型導(dǎo)電 的體區(qū)522和N型導(dǎo)電的源才及區(qū)528〗吏用傳統(tǒng)離子注入才支術(shù)形成在 外延層534的上部。由體區(qū)522和襯底532限定的外延層534的部 分形成通常所稱的漂移區(qū)。溝槽510延伸進(jìn)入外延層534并終止在 漂移區(qū)。在可選實(shí)施例中，溝槽510可以延伸穿過(guò)漂移區(qū)并終止在 4于底532中。沿溝槽510的底部形成TBD 542,以及沿郵匕鄰屏蔽電 極544的溝槽510的下側(cè)壁形成屏蔽電介質(zhì)540。沿毗鄰斥冊(cè)電極550 的上溝槽側(cè)壁形成4冊(cè)電介質(zhì)層548。IED層546形成在屏蔽電極544 和柵電極550之間。
圖5中的截面圖對(duì)應(yīng)于使用了具有帶狀并彼此平行延伸的源極 區(qū)528和溝槽510的開口單元結(jié)構(gòu)。在該實(shí)施例中，〗吏用傳統(tǒng)沖支術(shù) 來(lái)沿源才及帶間斷地或連續(xù)地形成P型導(dǎo)電的重體區(qū)530。電介質(zhì)官 524在溝槽和部分源4及區(qū)528上延伸。4妄觸源才及區(qū)528的頂部源互 連層526 (例如包括金屬)可以形成在該結(jié)構(gòu)之上。接觸襯底532 的后部的后部漏一及互連層(例如包括金屬)可以;故形成。本發(fā)明的 結(jié)構(gòu)和方法不局限于開口單元結(jié)構(gòu)。由于本^Hf,對(duì)于本領(lǐng)域的4支 術(shù)人員來(lái)i兌，在閉口單元結(jié)構(gòu)中實(shí)施本發(fā)明是顯而易見的。
圖4A-4M中描述的處理和圖5中示出的屏蔽柵溝槽FET結(jié)構(gòu) 也可以有利地與其他器件結(jié)構(gòu)集成。例如，圖6示出了根據(jù)本發(fā)明 的另一實(shí)施例的單片集成的屏蔽柵溝槽FET和肖特基二極管的截 面示意圖。
在圖6中，N型外延層634位于高摻雜N+型襯底632上。多 個(gè)溝槽610在漂移區(qū)(由襯底632和體區(qū)622限定)中延伸到預(yù)定深度，或可選地延伸進(jìn)入并終止在襯底532中。屏蔽電極644嵌入 在每個(gè)溝槽610中，并通過(guò)TBD 642和屏蔽電介質(zhì)640與外延層 634絕緣。柵電才及650形成在每個(gè)溝槽610的上部并且通過(guò)4冊(cè)電介 質(zhì)648絕緣。柵電極650和屏蔽電極644通過(guò)IED層646隔離。在 一個(gè)實(shí)施例中，肖特基區(qū)中的溝槽610可以僅包含單個(gè)電才及(例如， 屏蔽電極644或柵電極650)，而FET區(qū)中的溝槽610包含屏蔽電 極644和柵電極650。這可以通過(guò)在形成柵電極和屏蔽電極的步驟 過(guò)程中使用傳統(tǒng)掩模技術(shù)來(lái)實(shí)現(xiàn)。
P型體區(qū)622在FET區(qū)中的毗鄰溝槽610之間橫向延伸，并且 沿溝槽側(cè)壁垂直延伸。高摻雜N+型源極區(qū)628毗鄰溝槽側(cè)壁直接 位于體區(qū)622之上。源極區(qū)628垂直覆蓋柵電極650。當(dāng)溝槽柵 MOSFET導(dǎo)通時(shí)，在每個(gè)源才及區(qū)628和外延層634之間沿溝槽側(cè)壁 在體區(qū)622中形成垂直溝道。
在圖6中，在FET和肖特基區(qū)上形成共形的阻擋層638。如可 以看出的，阻擋層638在肖特基區(qū)中基本上為平的，并在FET區(qū)中 在電介質(zhì)蓋624上延伸。導(dǎo)電層626形成在阻擋層638之上。導(dǎo)電 層626和阻擋層638形成了上部互連，其電4妄觸重體區(qū)630和源才及 區(qū)628,但是與FET區(qū)中的柵電極650絕緣。在肖特基區(qū)中，肖特 基接觸形成為上部互連接觸毗鄰溝槽之間的臺(tái)面結(jié)構(gòu)表面。因此， 上部互連作為肖特基區(qū)中的肖特基二極管的陽(yáng)極電極，并且作為 FET區(qū)中的FET的源才及互連。后部互連(未示出)4妄觸襯底632， 因此作為肖特基區(qū)中的陰極電極并作為FET區(qū)中的源極互連。
注意，盡管通過(guò)圖2、3、5和6描述的實(shí)施例示出了 n溝道FET， 但是通過(guò)倒轉(zhuǎn)各個(gè)半導(dǎo)體區(qū)的極性也可以獲得p溝道FET。此外， 在區(qū)200、 300、 500、 600都是在襯底上延伸的外延層的實(shí)施例中， 得到襯底和外延層都具有相同導(dǎo)電類型的MOSFET，以及得到襯底 具有與外延層相反導(dǎo)電類型的IGBT。
25盡管上面示出并描述了多種特定實(shí)施例，但是本發(fā)明的實(shí)施例 不局限于此。例如，應(yīng)該理解在不背離本發(fā)明的前才是下，示出并描
述的結(jié)構(gòu)的摻雜極性可以被倒轉(zhuǎn)和/或各種元件的摻雜濃度可以祐: 改變。同樣，上述的各種實(shí)施例可以以硅、金剛砂、砷化鎵、氮化 鎵、鉆石或其他半導(dǎo)體材料實(shí)現(xiàn)。此外，在不背離本發(fā)明的范圍的 條件下，本發(fā)明的 一個(gè)或多個(gè)實(shí)施例的特性可以與本發(fā)明的其他實(shí) 施例的一個(gè)或多個(gè)特性相結(jié)合。
因此，本發(fā)明的范圍不應(yīng)該參照上述i兌明來(lái)確定而應(yīng)該參照所 附;f又利要求連同其全部等同物來(lái)確定。
權(quán)利要求
1.一種形成包括溝槽柵FET的半導(dǎo)體結(jié)構(gòu)的方法，所述方法包括使用掩模在半導(dǎo)體區(qū)中形成多個(gè)溝槽，所述掩模包括(i)所述半導(dǎo)體區(qū)的表面上的第一絕緣層，(ii)所述第一絕緣層上的第一氧化阻擋層，以及(iii)所述第一氧化阻擋層上的第二絕緣層；以及沿每個(gè)所述溝槽的底部形成厚的底部電介質(zhì)(TBD)，所述第一氧化阻擋層防止在形成所述TBD的過(guò)程中沿所述半導(dǎo)體區(qū)的所述表面形成電介質(zhì)層。
2. 才艮據(jù)4又利要求1所述的方法，其中，在形成所述多個(gè)溝槽之后， 所述第二絕緣層的至少 一 部分祐J呆留在所述第 一 氧化阻擋層上并保護(hù)所述第一氧化阻擋層。
3. 根據(jù)權(quán)利要求1所述的方法，其中，所述第二絕緣層厚于所述 第一絕緣層。
4. 才艮據(jù)權(quán)利要求1所述的方法，其中，所述半導(dǎo)體區(qū)包括石圭，以 及所述TBD是通過(guò)使用硅的局部氧化(LOCOS )處理氧化所 述石圭來(lái)形成的。
5. 根據(jù)權(quán)利要求1所述的方法，還包括形成沿每個(gè)溝^曹的相^H則壁延伸〗旦沿每個(gè)溝槽的底部不 連續(xù)的第二氧化阻擋層，所述第二氧化阻擋層防止在形成所述 TBD的過(guò)程中沿每個(gè)溝槽的所述相對(duì)側(cè)壁形成電介質(zhì)層。
6. 根據(jù)權(quán)利要求5所述的方法，還包括在形成所述第二氧化阻擋層之前，沿所述相對(duì)側(cè)壁以及 沿每個(gè)溝槽的所述底部形成第三絕纟彖層。
7. 根據(jù)權(quán)利要求5所述的方法，其中，所述第一絕緣層和所述第 二絕纟彖層包括氧化物。
8. 根據(jù)權(quán)利要求7所述的方法，其中，所述第一氧化阻擋層和所 述第二氧化阻擋層包括氮化物。
9. 根據(jù)權(quán)利要求1所述的方法，還包括在形成所述多個(gè)溝槽之后，使每個(gè)溝槽的底部角變圓。
10. 根據(jù)權(quán)利要求9所述的方法，其中，所述半導(dǎo)體區(qū)包括硅，以 及使用硅蝕刻處理4吏每個(gè)溝槽的所述底部角變圓，其中，所述 第二絕緣層在所述硅蝕刻處理過(guò)程中保護(hù)所述第 一 氧化阻擋層。
11. 根據(jù)權(quán)利要求1所述的方法，還包括在每個(gè)溝槽中在所述TBD上并與所述TBD接觸地形成 柵電極。
12. 根據(jù)權(quán)利要求11所述的方法，其中所述溝槽柵FET形成在所 述半導(dǎo)體結(jié)構(gòu)的一個(gè)或多個(gè)FET區(qū)中，以及所述半導(dǎo)體結(jié)構(gòu) 還包4舌一個(gè)或多個(gè)肖特基區(qū)，所述方法還包4舌在所述一個(gè)或多個(gè)FET區(qū)中在所述半導(dǎo)體區(qū)中形成體區(qū)；以及在所述體區(qū)中郵匕鄰每個(gè)溝槽形成多個(gè)源極區(qū)。
13. 根據(jù)權(quán)利要求12所述的方法，還包括在所述一個(gè)或多個(gè)FET區(qū)中以及在所述一個(gè)或多個(gè)肖特 基區(qū)中形成互連層，所述互連層接觸在所述一個(gè)或多個(gè)肖特基 區(qū)中的毗鄰溝槽之間的臺(tái)面結(jié)構(gòu)表面以形成肖特基接觸，所述 互連層還4妄觸在所述一個(gè)或多個(gè)FET區(qū)中的各所述源才及區(qū)。
14. 一種形成包纟舌溝槽4冊(cè)FET的半導(dǎo)體結(jié)構(gòu)的方法，所述方法包 括使用掩模在半導(dǎo)體區(qū)中形成多個(gè)溝槽，所述掩模包括 (i)所述半導(dǎo)體區(qū)的表面上的第一氧化物層，(ii)所述第一 氧化物層之上的第一氮化物層，以及(iii)所述第一氮化物層 之上的第二氧化物層；沿所述多個(gè)溝沖曹中的每一個(gè)的相只于側(cè)壁和底部形成第三 氧化物層；沿每個(gè)溝槽的所述相對(duì)側(cè)壁在所述第三氧化物層上形成 氮化物隔離物；以及使硅氧化以沿每個(gè)溝槽的所述底部形成厚的底部氧化物 (TBO )，所述第一氮化物層在所述使硅氧化的過(guò)程中防止沿 所述半導(dǎo)體區(qū)的所述表面形成氧化物，以及所述氮化物隔離物 在所述佳:石圭氧化的過(guò)程中防止沿每個(gè)溝槽的所述相對(duì)側(cè)壁形 成氧化物。
15. 根據(jù)權(quán)利要求14所述的方法，其中，在形成所述多個(gè)溝槽之后，所述第二氧化物層的至少一部分4皮保留在所述第一氮化物 層上并保護(hù)所述第一氮化物層。
16. 根據(jù)權(quán)利要求14所述的方法，還包括在形成所述多個(gè)溝槽之后，使每個(gè)溝槽的底部角變圓。
17. 根據(jù)權(quán)利要求16所述的方法，其中，所述半導(dǎo)體區(qū)包括硅，以及4吏用石圭蝕刻處理4吏每個(gè)溝槽的所述底部角變圓，其中所述 第二氧化物層在所述硅蝕刻處理過(guò)程中保護(hù)所述第 一 氮化物 層。
18. 根據(jù)權(quán)利要求14所述的方法，還包括沿每個(gè)溝槽的所述相對(duì)側(cè)壁去除所述氮化物隔離物以及 所述第三氧化物層；沿每個(gè)溝槽的所述相對(duì)側(cè)壁形成4冊(cè)氧化物層；以及在每個(gè)溝槽中在所述TBO上形成柵電極并且所述柵電極 與所述TBO接觸。
19. 根據(jù)權(quán)利要求18所述的方法，其中所述溝槽柵FET形成在所述半導(dǎo)體結(jié)構(gòu)的一個(gè)或多個(gè)FET區(qū)中，以及所述半導(dǎo)體結(jié)構(gòu) 還包4舌一個(gè)或多個(gè)肖特基區(qū)，所述方法還包4舌在所述一個(gè)或多個(gè)FET區(qū)中在所述半導(dǎo)體區(qū)中形成體區(qū)；以及在所述體區(qū)中毗鄰每個(gè)溝槽形成多個(gè)源極區(qū)。
20. 根據(jù)權(quán)利要求19所述的方法，還包括在所述一個(gè)或多個(gè)FET區(qū)中以及在所述一個(gè)或多個(gè)肖特 基區(qū)中形成互連層，所述互連層接觸在所述一個(gè)或多個(gè)肖特基 區(qū)中的毗鄰溝槽之間的臺(tái)面結(jié)構(gòu)表面以形成肖特基接觸，所述 互連層還接觸在所述一個(gè)或多個(gè)FET區(qū)中的各所述源才及區(qū)。
全文摘要
如下形成包括溝槽柵FET的半導(dǎo)體結(jié)構(gòu)。使用掩模在半導(dǎo)體區(qū)中形成多個(gè)溝槽。掩模包括(i)半導(dǎo)體區(qū)的表面上的第一絕緣層，(ii)第一絕緣層上的第一氧化阻擋層，以及(iii)第一氧化阻擋層上的第二絕緣層。沿每個(gè)溝槽的底部形成厚的底部電介質(zhì)(TBD)。第一氧化阻擋層防止在形成TBD的過(guò)程中沿半導(dǎo)體區(qū)的表面形成電介質(zhì)層。
文檔編號(hào)H01L21/8234GK101621031SQ20091015022
公開日2010年1月6日 申請(qǐng)日期2009年6月22日 優(yōu)先權(quán)日2008年6月20日
發(fā)明者克里斯托弗·勞倫斯·雷克塞爾, 潘南西 申請(qǐng)人:飛兆半導(dǎo)體公司