專利名稱：半導體器件以及其制作方法
技術領域：
本發(fā)明涉及一種通過層疊疊加其電路被集成的半導體元件(IC芯片) 而獲得的半導體器件以及其制作方法.
背景技術：
以移動電話和電子筆記本為典型的便攜用電子器具被要求具有各 種各樣的包括電子郵件的收發(fā)，聲頻識別，由小型照相機收錄圖像，利 用互聯(lián)網等功能.所以，便攜用電子器具需求電路規(guī)模和存儲量更大 的半導體器件(封裝).
另一方面，便攜用電子器具從攜帶方便的角度，對電子器具體積 的小型化，輕巧化，以及價格的低廉化的需求更加深入了一步.這樣 就等于對半導體器件(封裝)，電阻等的被動部件，裝栽用襯底等提 出了小型化和價格低廉化的要求，而且，做到幾乎和棵芯片相同尺寸 的半導體器件(封裝)，即芯片級封裝CSP (Chip Size Package)也
被開發(fā)出來了.(專利文件l)
所以，就有了提高半導體集成的多芯片封裝MCP(Multi Chip Package),該MCP將在多個半導體襯底上集成的集成電路(IC芯片) 搭栽到一個封裝.(專利文件2 )
專利文件1
專利公開Hei No. 9-121002 (P8-P10,圖1) 專利文件2
專利/>開Hei No. 5-90486 (P2-P3,圖1)
多芯片封裝MCP包括將使用多個半導體襯底形成的集成電路(IC 芯片)橫向排列從而來提高集成的MCP.然而，橫向排列多個IC芯片 造成了封裝面積增大，這樣就妨礙了裝栽用襯底的縮小。另外，專利文件2中提出的半導體器件(封裝)是將用硅片(半 導體襯底)形成的集成電路(IC芯片)多個層疊而獲得.用硅片形成 的IC芯片的厚度相對較厚，如將這些芯片層疊疊加，雖然封裝的面積
會減少，但封裝的體積卻會增大，其結果是，妨礙了使用該封裝的電 子器具的輕巧化.
因此，在多芯片封裝MCP中，為了減小封裝的體積，采用了將用 硅片形成的IC芯片研磨薄的工藝(背面研磨(back grind)).但是， 由于這個背面研磨的研磨工藝會在硅片的背面留下深幾十nm的研磨痕 跡，并成為導致半導體元件的機械強度降低的一個原因.其結果，該 半導體元件的研磨工藝導致了成品率降低的問題.
而且，硅片比玻璃襯底的價格高，所以層疊多層使用硅片的半導 體元件還有一個每封裝單位的成本增高的問題.

發(fā)明內容
針對上述問題，本發(fā)明的目的是提供低成本，小體積，并且高集 成化的半導體器件.
本發(fā)明提供一種在絕緣性襯底上按順序層疊布線部分，笫一半導 體元件，第二半導體元件的半導體器件的制作方法，它包括以下步尿
用半導體襯底形成所述第一半導體元件的集成電路；
在所迷絕緣性襯底上粘合所迷笫一半導體元件，二者中間夾所迷 布線部分；
在第一村底的表面上按順序層疊金屬膜，金屬氧化膜，絕緣膜， 半導體薄膜；
執(zhí)行熱處理來晶化所述金屬氧化膜和所述半導體薄膜；
用該晶化過的半導體薄膜形成所述第二半導體元件的集成電路；
用笫一粘合劑在所述第二半導體元件上粘合第二襯底，并使該笫 二襯底和所述笫一襯底互相面對；
在所述金屬膜和所述晶化過的金屬氧化膜之間，在所述晶化過的 金屬氧化膜和所述絕緣膜之間，或在所述晶化過的金屬氧化膜中用物 理方法執(zhí)行剝離；
在所述第一半導體元件上粘合所述第二半導體元件；
去除所述第一粘合刑；
從所述第二半導體元件剝離所述第二襯底；電連接所述第一半導體元件和所迷布線部分，然后電連接所述笫 二半導體元件和所述布線部分.
另外，本發(fā)明提供一種在絕緣性襯底上按順序層疊布線部分，第 一半導體元件，笫二半導體元件的半導體器件的制作方法，它包括以
下步驟
用半導體襯底形成所述笫 一半導體元件的集成電路； 電連接在所述絕緣性襯底上形成的所述布線部分和所述笫一半導 體元件；
在笫一襯底的表面上按順序層疊金屬膜，金屬氧化膜，絕緣膜， 半導體薄膜；
執(zhí)行熱處理來晶化所述金屬氧化膜和所述半導體薄膜；
用該晶化過的半導體薄膜形成所述第二半導體元件的集成電路；
用第一粘合劑在所述第二半導體元件上粘合笫二襯底，并使該笫 二襯底和所述笫一襯底互相面對；
在所述金屬膜和所述晶化過的金屬氣化膜之間，在所述晶化過的 金屬氧化膜和所述絕緣膜之間，或在所述晶化過的金屬氧化膜中用物 理方法執(zhí)行剝離；
在所述第一半導體元件上粘合所迷笫二半導體元件；
去除所迷笫一粘合刑；
從所述笫二半導體元件剝離所述第二襯底；
電連接所述笫二半導體元件和所述布線部分.
另外，本發(fā)明提供一種在絕緣性襯底上按順序層疊第一布線部分, 第一半導體元件，笫二布線部分，笫二半導體元件的半導體器件的制
作方法，它包括以下步猓
用半導體村底形成所迷笫一半導體元件的集成電路； 電連接在所述絕緣性襯底上形成的所迷笫一布線部分和所述第一
半導體元件，然后，在所迷笫一半導體元件上形成第二布線部分，二
者中間夾絕緣膜；
在第一襯底的表面上按順序層疊金屬膜，金屬氣化膜，絕緣膜，
半導體薄膜；
執(zhí)行熱處理來晶化所迷金屬氣化膜和所述半導體薄膜； 用該晶化過的半導體薄膜形成所述第二半導體元件的集成電路；用第一粘合刑在所述笫二半導體元件上粘合笫二襯底，并使該第
二襯底和所述第一襯底互相面對；
在所述金屬膜和所述晶化過的金屬氧化膜之間，在所述晶化過的 金屬氧化膜和所述絕緣膜之間，或在所述晶化過的金屬氧化膜中用物 理方法執(zhí)行剝離；
在所述第二半導體元件上粘合第三襯底，并使該第三襯底和所述
第二襯底互相面對，
去除所迷笫一粘合刑；
從所述笫二半導體元件剝離所迷第二村底；
電連接所述第二半導體元件和所述第二布線部分.
另外，本發(fā)明提供一種在絕緣性襯底上按順序層疊布線部分，笫 二半導體元件，第一半導體元件的半導體器件的制作方法，它包括以 下步驟
用半導體襯底形成所述笫一半導體元件的集成電路； 在第一襯底的表面上按順序層疊金屬膜，金屬氣化膜，絕緣膜， 半導體薄膜；
執(zhí)行熱處理來晶化所述金屬氧化膜和所述半導體薄膜； 用該晶化過的半導體薄膜形成所述第二半導體元件的集成電路；
用第一粘合刑在所述第二半導體元件上粘合第二襯底，并使該笫
二襯底和所述笫一村底互相面對；
在所述金屬膜和所述晶化過的金屬氣化膜之間，在所述晶化過的 金屬氣化膜和所述絕緣膜之間，或在所迷晶化過的金屬氧化膜中用物 理方法執(zhí)行剝離；
在所述第一半導體元件上粘合所述第二半導體元件；
去除所述第一粘合劑；
從所述第二半導體元件剝離第二襯底；
在所述絕緣性襯底上粘合所述第二半導體元件，二者中間夾所述 布線部分；
電連接所述第二半導體元件和所述布線部分，然后電連接所述第 一半導體元件和所迷布線部分.
另外，本發(fā)明提供一種在絕緣性襯底上按順序層疊布線部分，第 二半導體元件，笫一半導體元件的半導體器件的制作方法，它包括以下步驟
用半導體襯底形成所述笫一半導體元件的集成電路； 在第一襯底的表面上按順序層疊金屬膜，金屬氧化膜，絕緣膜， 半導體薄膜；
執(zhí)行熱處理來晶化所述金屬氣化膜和所述半導體薄膜；
用該晶化過的半導體薄膜形成所述笫二半導體元件的集成電路；
用第一粘合刑在所述笫二半導體元件上粘合第二襯底，并使該第 二襯底和所述笫 一襯底互相面對；
在所述金屬膜和所述晶化過的金屬氣化膜之間，在所述晶化過的 金屬氧化膜和所述絕緣膜之間，或在所述晶化過的金屬氧化膜中用物 理方法執(zhí)行剝離；
在所述第一半導體元件上粘合所述第二半導體元件；
去除所述第一粘合刑；
從所述笫二半導體元件剝離所述笫二襯底；
電連接在所述絕緣性襯底上形成的所述布線部分和所述笫二半導 體元件；
電連接所述第一半導體元件和所述布線部分. 另外，本發(fā)明提供一種在絕緣性襯底上按順序層疊笫一布線部分， 第二半導體元件，第二布線部分，第一半導體元件的半導體器件的制
作方法，它包括以下步稞
用半導體襯底形成所述第一半導體元件的集成電路；
在第一襯底的表面上按順序層疊金屬膜，金屬氣化膜，絕緣膜， 半導體薄膜；
執(zhí)行熱處理來晶化所述金屬氣化膜和所述半導體薄膜； 用該晶化過的半導體薄膜形成所述笫二半導體元件的集成電路； 用第一粘合劑在所述笫二半導體元件上粘合第二襯底，并使該第
二襯底和所述第一襯底互相面對；
在所述金屬膜和所述晶化過的金屬氣化膜之間，在所述晶化過的
金屬氣化膜和所述絕緣膜之間，或在所述晶化過的金屬氧化膜中用物
理方法執(zhí)行剝離；
在所述第二半導體元件上粘合第三襯底，并使該第三襯底和所述
第二村底互相面對；去除所述笫一粘合劑； 從所述第二半導體元件剝離所述第二襯底；
電連接在所述絕緣性襯底上形成的所述第一布線部分和所述笫二 半導體元件，然后，在所述第二半導體元件上形成笫二布線部分，二 者中間夾所述第三襯底；
電連接所述笫一半導體元件和所述笫二布線部分.
注意，上述半導體襯底是單晶硅襯底或化合物半導體襯底，典型 的是選自N型或P型單晶硅襯底，GaAs襯底，InP襯底，GaN村底，SiC 村底，ZnSe襯底，GaP襯底，或InSb襯底中的一種.
另外，上迷半導體薄膜包含硅.
本發(fā)明中的所述第一半導體元件至少包括電源電路，收發(fā)信電路， 存儲器，或聲頻處理電路的放大器中之一種.并且，本發(fā)明中的所述 第二半導體元件至少包括像素部分的掃描線驅動電路，信號線驅動電
路，控制器，CPU,或聲頻處理電路的變換器中之一種.
另外，本發(fā)明的所述第一粘合劑是能夠剝離的粘合刑.
注意，上述絕緣性襯底包括選自聚酰亞胺，鋁氣，陶瓷，玻璃環(huán)
氧樹脂的材料.
本發(fā)明提供一種半導體器件，它包括 用半導體襯底形成集成電路的笫一半導體元件；
用半導體薄膜形成集成電路的第二半導體元件，其中，
在絕緣性襯底上將所述第一半導體元件和所述第二半導體元件層 疊在一起，并且二者中間夾有機樹脂或粘合刑.
注意，上述笫一半導體元件夾在所述第二半導體元件和所述絕緣 性襯底之間.
另外，所迷笫二半導體元件夾在所述笫一半導體元件和所述絕緣 性襯底之間.
注意，上述笫二半導體元件的膜的厚度等于或少于50pm,優(yōu)選在 0. lnm-lnm的范圍內.
另外，根據(jù)本實施方案模式制成的半導體器件能夠減少用于每個 半導體器件的由半導體襯底形成其集成電路的半導體元件的，典型的 為單晶硅集成電路的數(shù)量.所以，跟常規(guī)的MCP相比，可以用更低成本， 并更高產量地大量生產半導體器件，并且可以減少每個半導體器件的生產成本.
通過將本發(fā)明的半導體器件用于電子器具，可以使電路規(guī)模或存 儲容量更大的半導體器件被更多地裝栽到電子器具有限的體積中，這 樣不但可以實現(xiàn)電子器具的多功能化，而且可以實現(xiàn)電子器具的小體
積化，輕巧化.特別是便攜用電子器具，由于其小體積化，輕巧化被 重視，所以利用本發(fā)明的半導體器件是有效的.
本發(fā)明的半導體器件可以被利用于控制驅動液晶顯示器件，在其
各個像素中提供有以有機發(fā)光元件為典型的發(fā)光元件的發(fā)光器件，DMD (數(shù)字微鏡器件，Digital Micromirror Device) , PDP (等離子體顯 示屏板，Plasma Display Panel) ， FED (場致發(fā)光顯示器，F(xiàn)ield Emission Display)等的顯示器件的各種電路.
例如，在有源矩陣型液晶顯示器件，發(fā)光器件的情形中，選擇各 個像素的掃描線駔動電路，控制饋送視頻信號到被選中的像素的時間 的信號線驅動電路，生成饋送到掃描線駔動電路以及信號線驅動電路 的信號的控制器，聲頻處理電路的轉換器等都用TFT來形成，并且，將 這些電路層疊在最好用硅片等半導體襯底制成的電路(典型的是電源 電路，收發(fā)信電路，存儲器，聲頻處理電路的放大器)上，從而獲得 層疊結構的半導體器件.
本發(fā)明的電子器具不僅包括上述顯示器件，還包括攝像機，數(shù)碼 相機，護目鏡式顯示器(頭戴式顯示器)，導航系統(tǒng)，聲頻重播裝置 (汽車音響，音響組合等)，個人計算機，游戲機，便攜式信息終端 (便攜式計算機，移動電話，便攜式游戲機，或電子書等)，搭栽有 記錄介質的困像重播裝置(具體地說是DVD (數(shù)字通用盤，Digital Versatile Disc)等重播記錄介質并可以顯示其困像的裝配有顯示器 的裝置).特別是，本發(fā)明在被用于以筆記本計算機，便攜式攝像機， 便攜式數(shù)碼相機，護目鏡式顯示器(頭戴式顯示器)，便攜式信息終 端(便攜式計算機，移動電話，便攜式游戲機，或電子書等)為典型 的便攜式電子器具時有效.


圖l是本發(fā)明的半導體器件的橫截面圖； 困2是表示本發(fā)明的布線部分的視困3A和3B分別是應用本發(fā)明的半導體器件的電子器具的模塊的俯視圖，以及其方框圖4A-4F是本發(fā)明的實施方案模式1的示意圖； 圖5A-5D是本發(fā)明的實施方案模式2的示意圖； 圖6A-6G是本發(fā)明的實施方案模式3的示意困； 圖7A-7E是本發(fā)明的實施例1的示意圖； 圖8A-8D是本發(fā)明的實施例1的示意圖； 圖9是本發(fā)明的半導體器件的橫截面困. 本發(fā)明的選擇圖為圖1
具體實施方案模式
下文，將參考附田詳細描迷本發(fā)明的實施方案模式.本發(fā)明可以 以各種不同實施方案來實現(xiàn)，如果是本領域的技術人員，就不難發(fā)現(xiàn) 在不脫離本發(fā)明的宗旨及其范圍的情況下，本發(fā)明的方案模式和細節(jié)
可以被改為各種各樣的形式.因此，本發(fā)明不能理解為被限定于本發(fā) 明的實施方案模式中描述的內容范閨內.
實施方案模式1
實施方案模式l
本實施方案模式用圖l對本發(fā)明的半導體器件進行說明.圖l示出 本發(fā)明的半導體器件的橫截面圖.在絕緣性襯底(內插板)IOI上，中 間夾布線層102以及熱壓片等的粘合層103，提供用半導體村底制成其 集成電路的半導體元件104，并且，在該半導體元件104上，中間夾熱 壓片等的粘合層105,提供用半導體薄膜制成其集成電路的半導體元件 106.在絕緣性村底上形成了接觸孔(contact hole) 107，通過該接 觸孔連接布線層102和焊錫球等的外部終端108.
可以采用聚酰亞胺襯底，鋁氣村底，陶瓷襯底，玻璃環(huán)氣襯底等 眾所周知的材料作為絕緣性襯底101.另外，為了擴散產生在層疊的集 成電路內的熱，該絕緣性襯底的材料最好具有2-30W/mK左右的高導熱 率.
另外，在半導體元件的表面上形成電極墊109， 110，并且該電極 墊109, 110和布線部分102的端子分別通過電線111, 113連接在一起。 另外，電極墊用鋁或鋁合金形成.
圖2是表示布線部分102的俯視圖.布線部分102包括在絕緣性襯底101上的用于連接外部終端的金屬墊221;以及通過電線(圖l的lll， 113)與半導體元件上的電極墊(圖1的109, 110)連接的端子222，且 該金屬墊221和端子222通過布線223連接在一起.另外，布線部分是對
由銅，金，鋁，鎳或錫制作的薄膜按所希望的困形實施蝕刻而形成。 另外，半導體元件的電極墊和布線部分的端子通過使用熱壓法或超聲
波粘合法的線路接合法來實現(xiàn)連接.該情況下的電線是用由金，含有 金的合金，銅或含有銅的合金形成的金屬細線.另外，外部終端是用 來連接裝栽用襯底的布線和半導體器件的布線部分，也就是用來連接 裝栽用襯底和半導體元件的端子.
用半導體襯底形成其集成電路的半導體元件104使用單晶硅襯底 或化合物半導體村底形成場效應晶體管的FET (Field Effect Transistor)，雙極晶體管，存儲元件，二極管，光電轉換元件，電 阻元件，線圍(coil)，電容元件以及電感器等的元件，并用該元件 構成集成電路.另外，典型的單晶硅襯底包括N型或P型單晶硅襯底 (<100>襯底、<110>襯底、<111>村底等)，而且，典型的化合物半導 體襯底包括GaAs襯底、InP襯底、用于GaN系統(tǒng)外延的GaN襯底、SiC襯 底、ZnSe襯底、GaP村底、InSb襯底.用半導體襯底形成其集成電路的 典型的半導體元件包括電源電路，收發(fā)信電路，存儲器，聲頻處理電 路的放大器.
用半導體薄膜形成其集成電路的半導體元件106是用多晶硅膜制 成集成電路.具體地說，使用薄膜晶體管(TFT)，存儲元件，二極管， 光電轉換元件，電阻元件，線圃，電容元件以及電感器等構成集成電 路.另外，在顯示器件的情形中，用半導體薄膜形成其集成電路的半 導體元件包括選擇各個像素的掃描線駔動電路，控制饋送視頻信號到 被選中的像素的計時的信號線驅動電路，控制器，CPU,聲頻處理電路 的轉換器等.
并且，如困9所示，也可以在絕緣性襯底(內插板)IOI上，中間 夾布線層102以及熱壓片等的粘合層103，提供使用半導體薄膜形成其 集成電路的半導體元件106，并且在該半導體元件106上，中間夾熱壓 片等的粘合層105,提供使用半導體襯底形成其集成電路的半導體元件 104,
注意，本實施方案模式中，描述了層疊兩層半導體元件形成半導體器件的例子，但是本發(fā)明并不限于此，使用半導體襯底形成的半導
體元件104以及使用半導體薄膜形成的半導體元件106可以是被層疊三
層或更多層的結構.
另外，在圖1中，描述了多個半導體元件分別通過電線連接到提供 在絕緣性襯底的布線部分(端子)的例子，但也可以用電線將各個半 導體元件彼此連接在一起.
實施方案模式2
本實施方案模式將說明有關在實施方案模式l示出的半導體器件 的制作方法.本實施方案模式的半導體器件中的所有半導體元件是面 朝上(face up)類型.
首先，用圖4A示出使用半導體襯底形成其集成電路的半導體元件 (第一半導體元件)的制作方法.在絕緣性襯底411上形成布線部分 412，然后通過熱壓片等的粘合層414粘合使用半導體襯底形成其集成 電路的半導體元件(第一半導體元件)413.注意，為了實現(xiàn)外部終端 和半導體元件的連接，在絕緣性襯底411上形成接觸孔(困1A的107). 另外，外部終端是用于電連接裝栽用襯底的布線和半導體元件的端子. 將絕緣性襯底411，布線部分412，用粘合劑414固定的由單晶硅構成的 半導體元件413等表示為Al.
其次，用田4B-4D示出使用半導體薄膜形成其集成電路的半導體 元件(笫二半導體元件)的制作方法.首先，如困4B所示那樣，在襯 底401上形成金屬層402.作為金屬層402的材料可以使用從W， Ti, Ta, Mo, Cr， Nd， Fe， Ni， Co, Zr， Zn， Ru， Rh， Pd, Os， Ir中選出 的元素，或用上述元素作主要成分的合金材料或化合物材料制成的單 層，或者上述元素或材料的疊層，或以上述的氮化物，比如氮化鈦， 氮化鴒，氮化鉭，氮化鉬制成的單層或該單層的疊層.另外，在后面 的剝離工藝時的條件根據(jù)金屬層合金成分的比例或包含有在金屬層的 氧或氮成分的比例而不同.所以，通過調節(jié)上述成分的比例，可以使 剝離工藝適用于各種各樣的處理.氮化物層或金屬層402的膜的厚度 在10nm-200nm的范圍內，優(yōu)選在50nm-75nm的范圍內.
接著，在金屬層或氮化物層402上形成氣化物層403.在此，在金 屬膜402與氧化物層403之間形成厚度約為2nm-5nm的非晶態(tài)的氧化 金屬膜(氣化鴒膜)405.在后繼的剝離工藝中，氣化金屬膜中，氣化金屬膜和氣化物層的接觸面或者氧化金屬膜和金屬膜的接觸面產生分
離.氧化物層403采用氣化硅，氣化氮化硅，氧化金屬材料作材料， 并用濺射法形成.氣化物層403的膜的厚度最好是氮化物層或金屬層 402的大約兩倍或更厚.此處，通過用氣化硅靶的濺射法形成厚 150nm-200nm的氣化娃膜，
接著，在氣化物層403上形成含有氬的層.可以采用半導體層或 氮化物層作為含有氫的層.在本實施方案模式中，形成第一半導體層 404作為含有氫的層.然后，實施熱處理以擴散含有氫的材料膜中含有 的氫.此熱處理可以與形成晶質半導體薄膜的工藝分別地進行，或為 節(jié)省該加熱處理工序可以與形成晶質半導體薄膜的工藝兼用.例如， 在含有氫的非晶硅膜被用作含有氫的膜并被加熱以形成多晶硅膜的情 況下，500t:或更高溫度下的用于晶化的熱處理能夠同時實現(xiàn)多晶硅膜 的形成和氫的擴散.此時，形成在金屬層402和氣化物層403之間的 金屬氧化物層405作為具有結晶性的金屬氧化物層間絕緣膜435.
接著，如圖4C所示，用眾所周知的方法，按所希望的形狀蝕刻笫 一半導體層404，以便形成笫二半導體層434，第二半導體層434由TPT (圖中沒有表示出)構成.此時，第二半導體層434的膜的厚度為50nm 或更薄，優(yōu)選在0. lpm -lnm的范圍內，
隨后，用能夠被剝離的粘合刑407粘合用作固定笫2半導體層434 的作為支架的笫二襯底406.另外，笫二襯底406最好采用其強度高于 第一襯底401的襯底，優(yōu)選典型的石英襯底，金屬襯底，陶瓷襯底. 作為能夠被剝離的粘合刑407的材料，可以采用由有機材料制成的軲 合刑，諸如反應剝離型粘合刑，熱剝離型粘合刑，UV剝離型粘合刑等 的光剝離型粘合劑，厭氧剝離型軲合劑等各種剝離型粘合劑.另外， 粘合刑407也可以使用雙面都具有粘合層的材料，且該粘合層是由能 夠被剝離的粘合刑形成(典型的比如雙面膠帶，雙面薄板).
在困4C中，將第一村底401以及在其上形成的金屬層402稱為剝離 體450.而且，將從氣化物層403到第二半導體層434 (亦即，夾在金屬 層402和用于固定第二襯底406的能夠被剝離的粘合刑407之間的層)稱 為待剝離體451.
其次，如圖4D所示，用物理方法撕剝剝離體450和待剝離體451. 在金屬氧化物層435中，氣化物層403和金屬氧化層435的接觸面，或者金屬氧化層435和金屬層402的接觸面產生分離，因此用比較小 的力就可以將剝離體450和待剝離體451撕剝下來.
根據(jù)上述工藝，可以從剝離體450上分離待剝離體451.在此，將 使用待剝離體451以及能夠從其上剝離下來的粘合劑407被固定的第二 襯底404表示為B1.
其次，分割笫二襯底以及固定在其上的待剝離層B1，形成芯片狀 的待剝離層(下文中表示為C1),芯片狀的待剝離層包括第二半導體 元件.第二半導體元件1434是被分割了的笫二半導體層434.另外，用 粘合刑1407在被分割了的第二襯底(下文中表示為笫三襯底1406 )上 固定第二半導體元件1434.另外，粘合劑1407的與固定有笫二半導體 元件的相反側形成有氧化物層1403 (被分割了的氣化物層403 )。
接著，如困4E所示，在圖4A所示的A1上固定圖4D所示的C1.確切 地說，形成在絕緣性村底411上的笫一半導體元件413的表面上，用粘 合劑421粘合待剝離體451,具體地說是粘合形成有笫二半導體元件的 氣化物層.另外，在氣化物層403和粘合刑421之間如夾導熱性好的材 料，可以提高散熱性.
重要的是，用粘合刑421粘合的待剝離體451和第一半導體元件 413的粘合性高于用由有機材料制成的能夠剝離的粘合劑407粘合的 笫二襯底406和待剝離體451的粘合性.另外，反應硬化型粘合刑， 熱硬化型粘合刑、紫外線硬化型等的光硬化型粘合劑，厭氧型粘合刑 等各種硬化型粘合劑可以作為粘合刑421.另外，粘合刑421也可以使 用雙面都具有粘合層的材料，且該粘合層是由能夠被剝離的粘合刑形 成(典型的比如雙面膠帶，雙面薄板).
接著，如圖4P所示，從第二半導體元件1434剝離作為支架的第 三襯底1406和能夠剝離的粘合刑1407.使由有機材料制成的能夠剝離 的粘合劑1407因熱，光，濕度而產生反應，或化學反應(例如，水， 氧)，這樣，就可以從笫二半導體元件1434將笫三襯底1406和能夠 剝離的粘合刑1407剝離下來.
接下來，用電線426, 427連接各個半導體元件的電極墊422, 423 和布線部分的端子424， 425,首先，用線路接合方式將提供在第一半 導體元件上的電極墊423和布線部分的端子424連接在一起，然后，通 過同樣的工藝將提供在第二半導體元件上的電極墊422和布線部分的端子425連接在一起。
接著，也可以用真空密封方式或樹脂密封方式對半導體元件和電 線進行密封.當使用真空密封方式時， 一般使用陶瓷，金屬或玻璃等 的盒子進行密封.當使用樹脂密封方式時，具體使用成形樹脂(mold resin).在本實施方案模式中，因笫二半導體元件也作為保護笫一半 導體元件的保護層發(fā)揮作用，所以不一定必須要密封半導體元件和電 線，但通過密封，可以增加半導體元件的機械強度，并且阻擋來自鄰 接電路的電磁噪音.這之后，通過絕緣性襯底的接觸孔連接布線部分 412的端子和外部終端429.
根據(jù)上述工藝，可以制成疊層結構的半導體器件，該疊層包括使 用半導體襯底形成其集成電路的半導體元件，典型的是使用單晶硅襯
底形成其集成電路的半導體元件，以及使用半導體薄膜形成其集成電 路的半導體元件，典型的是使用多晶硅薄膜形成其集成電路的半導體元件.
另外，使用相同的工藝，在第二半導體元件上進一步層疊第三半 導體元件，第四半導體元件，這樣，可以制作更加高集成化的半導體 器件.另外，將笫二半導體元件轉移到笫一半導體元件的方法不局限 于上述工序，也可以應用其他工序.
根據(jù)本實施方案模式制成的半導體器件是層疊由集成電路形成的 半導體元件而形成的半導體器件，因由集成電路形成的半導體元件的 一部分是用半導體薄膜而形成，所以該半導體器件具有高集成化而且 小體積的特征.
另外，根據(jù)本實施方案模式制成的半導體器件能夠減少用于每個 半導體器件的由半導體村底形成其集成電路的半導體元件的，典型的
為單晶硅集成電路的數(shù)量.所以，跟常規(guī)的MCP相比，可以用更低成本， 并更高產量地大量生產半導體器件，并且可以減少每個半導體器件的 生產成本.
實施方案模式3
本實施方案模式中將說明其結構和實施方案模式1以及實施方案 模式2不同的半導體器件.本實施方案模式的第一半導體元件是倒裝 芯片結構(flip chip結構，又稱face down結構)，從這一點看，其 和實施方案模式2不同.首先，用圖5A-5D示出本實施方案模式的半導體器件的橫截面圖. 在絕緣性襯底501上的布線部分502,由半導體襯底制成的笫一半導體 元件503的電極墊504,用凸塊等的連接端子505連接在一起。另外， 用樹脂等固定第一半導體元件503和絕緣性襯底501以及絕緣性襯底 上形成的布線部分502.另外，絕緣性襯底501上形成有連接外部終端 和半導體元件的接觸孔(沒有困示出)，在該接觸孔處布線部分502 和外部終端連接在一起.另外，外部終端和裝栽用襯底的布線連接在 一起.將絕緣性村底501，布線部分502,第一半導體元件503的電極 墊504，凸塊505,固定這些的樹脂506等表示為A2.
接著，執(zhí)行和實施方案模式2相同的工藝，用固定在第三村底1406 上的半導體膜形成困4E所示的第二半導體元件1434.這時的笫二半導 體元件1434的膜的厚度不多于50nm，最好是0. l-lnm.另外，用能夠 剝離的粘合刑1407固定第三襯底1406和用半導體膜形成的笫二半導 體元件1434.(將笫三襯底以及固定在第三襯底的笫二半導體元件表 示為Cl)(圖5B).
其次，用粘合刑511將圖5B的Cl固定在困5A的A2上.具體地 說，用粘合劑511在形成于絕緣性村底501上的第一半導體元件503 的表面上粘合形成有笫二半導體元件的氧化膜層1403.另外，如在氣 化物層1403和粘合刑511中間夾導熱率高的材料，可以提高散熱性. 這之后，執(zhí)行和實施方案模式l相同的工藝，從笫二半導體元件1434 剝離作為支架的笫三襯底1406和能夠剝離的粘合刑1407.(圖5C)
然后，如困5D所示，笫二半導體元件1434的電極墊512和布線 部分502的端子513由電線514連接在一起.之后，也可以執(zhí)行和實 施方案模式2相同的工藝，對絕緣性襯底501上層疊的集成電路434, 503以及電線514進行密封.然后，在絕緣性襯底501的接觸孔處連接 布線部分502的電極墊和外部終端516,
根據(jù)上述工藝，可以制成疊層結構的半導體器件，該疊層包括使 用半導體襯底形成其集成電路的半導體元件，典型的是使用單晶硅襯
底形成其集成電路的半導體元件，以及使用半導體膜形成其集成電路 的半導體元件，典型的是使用多晶硅薄膜形成其集成電路的半導體元 件.
根據(jù)本實施方案模式制成的半導體器件是層疊集成電路而形成的半導體器件，因由集成電路形成的半導體元件的一部分是用半導體薄
膜而形成，所以該半導體器件具有高集成化而且小體積的特征.
另外，根據(jù)本實施方案模式制成的半導體器件能夠減少用于每個 半導體器件的由半導體村底形成其集成電路的半導體元件的，典型的
為單晶硅集成電路的數(shù)量.所以，跟常規(guī)的MCP相比，可以用更低成本， 并更高產量地大量生產半導體器件，并且可以減少每個半導體器件的 生產成本.
還有，因使用半導體襯底制成的集成電路是倒裝芯片形式，所以 用于連接集成電路的電極墊和布線部分的端子的電線數(shù)量可以被減 少，因此可以制作體積更小的半導體器件.
實施方案模式4
本實施方案模式中將說明其結構和實施方案模式1至實施方案模 式3不同的半導體器件的制作方法.本實施方案模式的所有集成電路 都是倒裝芯片形式，從這一點看，其和實施方案模式2以及實施方案 模式3不同.
首先，用困6A-6G示出本實施方案模式的半導體器件的橫截面圖. 在圖6A示出的用半導體襯底形成集成電路的第一半導體元件503具有 和實施方案模式3相同的結構(圖5A中的A2)，其具有絕緣性襯底 501，第一布線部分502,第一半導體元件503的電極墊504，凸塊505, 以及固定上述部件的樹脂506等.
其次，如困6B所示，在第一半導體元件上中間夾絕緣層601形成 笫二布線部分602.
接著，執(zhí)行和實施方案模式2相同的工藝，用固定在第二襯底406 上的半導體膜形成由集成電路構成的第二半導體層434.另外，用能夠 剝離的粘合刑407固定第二襯底406和用半導體膜形成由集成電路構 成的第二半導體層434.(將笫二村底以及固定在笫二襯底的笫二半導 體元件表示為B1)(困6C).
其次，如圖6D所示，用粘合刑604將困6C的B1固定在笫四襯底 603.具體地說，用粘合劑604在第四襯底603上粘合形成有笫二半導 體層434的氧化膜層403.笫四襯底603可以采用玻璃，有機樹脂，金 屬，塑料，或陶瓷等作為襯底材料.通過使用膜厚度薄的膜作為笫四 襯底，可以減小半導體器件的體積.另外，為了提高散熱性，笫四襯底最好采用諸如類金剛石碳的DLC (Diamond Like Carbon),銅，鋁
等導熱率高的材料.
接著，從第二半導體層434剝離作為支架的第二村底406和能夠 剝離的粘合劑407.這之后，最好對從第二集成電路的表面暴露出來的 電極布線等的表面執(zhí)行清洗處理或氧等離子處理來清潔其表面.然后， 分割第四襯底，從而形成芯片狀的半導體元件.在此，將芯片狀的第 四襯底(下文中將其稱為第五襯底1604 )，以及轉移到其上的第二半 導體元件1434表示為C2 (圖6E).另外，在笫二半導體元件1"4上 用粘合層粘合在其表面形成的氣化膜層1403和第五襯底1604.
然后，如圖6F所示，在第一半導體元件A3上粘合第二半導體元 件C2.具體地說， 一邊對準第二布線部分602和第二半導體元件表面 的電極墊605的位置一邊用粘合刑進行粘合.在本實施方案模式中， 用各向異性導電膜的ACF (Anisotropic Conductive Film)或者各向 異性導電聚合物(Anisotropic Conductive Polymer) 606施壓于在 笫一半導體元件的表面形成的第二布線部分602和第二半導體元件表 面的電極墊605.
然后，如圖6G所示，在絕緣性襯底501的接觸孔處連接布線部分 502的電極墊和外部終端608.
根據(jù)上述工藝，可以制成疊層結構的半導體器件，該疊層包括使 用半導體襯底形成其集成電路的半導體元件，以及使用半導體薄膜形
成其集成電路的半導體元件.
根據(jù)本實施方案模式制成的半導體器件是層疊集成電路而形成的 半導體器件，因由集成電路形成的半導體元件的一部分是用半導體薄
膜而形成，所以該半導體器件具有高集成化而且小體積的特征.
另外，根據(jù)本實施方案模式制成的半導體器件能夠減少用于每個 半導體器件的由半導體襯底形成其集成電路的半導體元件的，典型的
為單晶硅集成電路的數(shù)量，所以，跟常規(guī)的MCP相比，可以用更低成本，
并更高產量地大量生產半導體器件，并且可以減少每個半導體器件的
生產成本.
還有，因所有在本實施方案模式制成的半導體器件的半導體元件 都是倒裝芯片形式，不使用連接半導體元件的電極墊和布線部分的端 子的電線，因此可以制作體積更小的半導體器件.笫三襯底采用具有絕緣性的諸如玻璃，有機樹脂，或陶瓷等作為襯底材料時，因半導體 器件的表面絕緣，所以不用使用成形樹脂來密封.因此，可以制作體 積更小的半導體器件.
實施例
實施例l
本實施例用圖7和圖8說明根據(jù)實施方案模式1所示的工藝獲得的 半導體器件的制作方法的例子，該半導體器件是層疊由單晶硅襯底制 作的集成電路(第一集成電路)和由多晶硅膜制作的集成電路(笫二 集成電路)而構成的疊層，
如圖7A所示，用戲射法在玻璃襯底(第 一襯底700 )上形成鎢膜(膜 的厚度為10咖-200咖，優(yōu)選50nm-75nm)作為金屬膜701,然后，在不 暴露于大氣的情況下，形成并疊加氣化硅膜(膜的厚度為150nm-200nm) 702作為氣化膜.此處，在鴒膜701與氧化硅膜702之間形成厚度約為 2nm-5nm的非晶態(tài)的氣化鴒膜703.注意，因為濺射法會在村底邊緣形 成膜，優(yōu)選用02灰化等選擇性地清除掉形成在襯底邊緣的鎢膜和氧化 硅膜.在后繼的剝離工藝中，鴒膜和氧化鎢膜的接觸面，氧化鎢膜中 或者氧化鴒膜和氧化硅膜的接觸面產生分離.
另外，金屬膜701也可以利用含有鴒的合金，例如W-Mo合金來代替 鎢膜，調節(jié)該合金的成分比例來控制剝離的容易程度.另外，也可以 用離子注入技術或離子摻雜技術，將氮元素摻雜到氧化物膜中從而使 剝離變得困難，或將氣元素摻雜到氧化物膜中從而使剝離變得容易.
接著，用PCVD法形成作為基底絕緣膜的氣氮化硅膜(膜的厚度為 100nm，圖中沒有表示出)，形成并層疊非晶硅膜70"膜的厚度為5化m) 而不于暴露于大氣.
接著，可以采用已知的晶化技術(例如固相生長或激光晶化，以 及利用金屬催化劑的晶化方法)來形成多晶硅膜.然后，按所希望的 形狀實施困案從而形成多晶硅區(qū)域，然后制作以該多晶硅區(qū)域作為激 活區(qū)的TFT (p溝道型TFT 705， 708和n溝道型TFT 706， 707 ).此 處，適當?shù)匦纬蓶沤^緣膜，形成柵電極，并通過摻雜雜質到激活區(qū)形 成源區(qū)/漏區(qū)，然后形成層間絕緣膜，形成源電極或漏電極，并實施激 活處理.
本實施例采用利用金屬催化劑的晶化方法來獲得多晶硅膜.確切地說，摻雜金屬元素Ni到非晶硅膜，并進行550TC下4小時的熱處理. 該熱處理工藝同時也實現(xiàn)了氣化鎢膜703的晶化。然后，用連續(xù)振蕩型 激光器輻照多晶硅膜來提高該多晶硅膜的結晶性，并且，按所希望的 形狀蝕刻多晶硅膜并使TFT的溝道長方向和激光束的掃描方向一致，使 用這樣的多晶硅膜作為激活區(qū)的TFT能夠獲取高場效應遷移度.另外， 互相組合p溝道型TFT 705和n溝道型TFT 706，以及p溝道型TFT 708和n 溝道型TFT 707從而構成CM0S電路(圖7B).
接著，形成層間絕緣膜709，然后形成接觸孔并且形成連接于TFT 的布線710， 711作為電極墊(圖7C).
然后，如圖7D所示，將可溶于水或醇類的粘合材料721涂敷在整個 表面，并進行焙燒.環(huán)氧樹脂、丙烯酸樹脂、硅樹脂等中任何一種可 以構成上迷粘合刑.在此，用旋涂涂敷由水溶性樹脂(東亞合成制 VL-WSHL10)制成的膜(膜的厚度為30jim) 721，進行初步回化后實現(xiàn)正 式固化，
為了使后面的剝離工藝容易被實施，下述工藝用于部分降低鴒膜 701和氧化硅膜702的粘合性.用于部分降低粘合性的處理是激光照 射，其中用激光沿著要剝離區(qū)域的周邊部分照射鎢膜701或氣化硅膜 702，或沿著要剝離區(qū)域的周邊部分從外部施加局部壓力，以損壞氧化 硅膜702的層內的一部分或交接面的一部分.具體地說，用金剛石筆 等垂直壓下硬針，并且邊移動所述層邊施加負荷.最好使用劃線器裝 置并且將下壓量設在lmm,以便邊移動所述層邊施加壓力.以這種方式 在剝離之前對容易發(fā)生剝離現(xiàn)象的部分，實施選擇性(部分地)降低 粘合性的預處理，即引發(fā)機制是重要的，從而避免了剝離失敗并且提 高了成品率.
然后，使用能夠剝離的粘合介質(雙面薄板)722粘貼由水溶性樹 脂制成的膜721到第二襯底723.并且，使用能夠剝離的粘合介質(雙 面薄板)7"粘貼笫三襯底到第一襯底700 (困中沒有表示出).笫三 村底保護笫一襯底700在后面的工藝中不受損傷.笫二襯第723和第 三襯第最好采用強度比笫一襯底700更高的襯底，比如，石英襯底等.
然后，如圖7E所示，從部分降低粘合性的區(qū)域開始剝離，用物理 方法剝離提供有鎢膜701的笫一村底700.利用較小的力就可剝離襯底 (例如，利用人的手，利用噴嘴吹出氣體的吹壓，利用超聲，等等).
24在本實施例中，氧化硅膜和氣化鵠膜的接觸面產生分離.根據(jù)上述步
驟，可以從笫一襯底700上分離氣化硅膜702上形成的由多晶硅膜制成 的集成電路.另外，氧化鴒如殘留在氣化硅膜702的表面，氣化硅膜702 和第一集成電路之間的粘合力有可能因此而變小，所以，用蝕刻等方 法完全清除該殘留物從而提高粘合力.這之后，分割笫二襯底723，形 成第二集成電路.
摔著，如困8A所示，在絕緣性襯底730上形成布線部分731，然后 用粘合刑在該絕緣性襯底和布線部分之上安裝由單晶硅襯底制成的第 一集成電路734.注意，為了實現(xiàn)連接布線部分731和焊料球等外部終 端，在絕緣性襯底730上形成接觸孔.
所述布線部分是根據(jù)光刻方式用金的合金形成圖案.
而且，第一集成電路采用已知的技術形成場效應晶體管的FET，并 用該FET形成集成電路.本實施例在單晶硅村底750上形成并互相組合N 溝道金屬氧化物半導體場效應晶體管的NMOSFET (N-channel metal oxide semiconductor FBT) 735， 736和P溝道金屬氣化物半導體場效應 晶體管的PMOSFET(P-cha廳l metal oxide semiconductor FET) 737， 738，從而構成互補型MOS的CMOS (Complementary MOS)電路，注意， 本實施例示出的NMOSFET 735， 736和PMOSFET 737, 738是由源區(qū)/漏區(qū) 752， 753,柵電極754和層間絕緣膜755, 756構成的(在此，以NMOSFET 735為典型來舉例說明)，而且，用于與各個FET連接的布線的電極墊 (圖8A中的739， 740)暴露出于層間絕緣膜緣膜的表面.并且，各個 FET被氧化膜751分離.所述氧化膜的形成方法可以用選擇氧化法(又 稱局部氣化法，即U)C0S法Local Oxidation of Silicon method) 或溝槽隔離法(trench isolation)
注意，在同一半導體襯底上形成NMOSFET和PMOSFET的情況下， 就需要提供具有不同于襯底的導電性的導電性區(qū)域(阱)，其方法包 括P阱系統(tǒng)，其中在N型襯底上形成P阱，在P阱上形成N溝道晶體 管以及在N型襯底上形成P溝道晶體管；N阱系統(tǒng)，其中在P型村底上 形成N阱，在N阱上形成P溝道晶體管以及在P型襯底上形成N溝道 晶體管；以及雙阱系統(tǒng)，在N型或P型襯底上形成N阱和P阱，在N 阱上形成P溝道晶體管以及在P阱上形成N溝道晶體管.而且，雖然 示出具有一個溝道形成區(qū)的FET，但并不限制于此，并且FET可以具有多個溝道.
然后，如圖8B所示，用粘合材料741在用硅村底制成的第一集成 電路734上粘合形成有第二集成電路的氧化硅層1702.另外，第二集 成電路是在氧化硅層1702上形成的CMOS電路，形成有電極墊.還有， 該表面上固定有用水溶性粘合刑1721和能夠剝離的粘合介質1722分 離了的第二襯底(下文中稱為第三村底1723 ).重要的是，用粘合材 料741粘合的氧化硅層1702和第一集成電路734的粘合性高于用水溶 性樹脂1721以及能夠剝離的粘合介質1722粘合的笫三襯底1723和第 二集成電路的粘合性.本實施例使用粘合薄板作為粘合材料741，而且 一邊對準第一和第二集成電路的位置使其不瘦蓋電極墊739, 740， 一 邊實施粘合，
接著，如圖8C所示，從能夠剝離的粘合介質(雙面薄板)1722分 離第三襯底1723后，從水溶性樹脂1721剝離能夠剝離的粘合介質(雙 面薄板)1722.另外，也可以將雙面薄板和笫三襯底二者同時一起從 水溶性樹脂剝離.
然后，用水溶化水溶性樹脂1721并清除掉該水溶性樹脂1721.如 果在此有水溶性樹脂被殘留，會成為次品的原因，所以優(yōu)選通過清洗 處理或02等離子處理來清潔電極墊710， 711的表面.
接著，圖8D所示，笫一集成電路上的電極墊739， 740和布線部分 的端子741， 742分別通過電線743， 744電連接在一起，然后，第二集 成電路上的電極墊710， 711和布線部分的端子745， 746分別通過電線 747， 748電連接在一起.
通過以上步驟，可以制作由單晶硅襯底制成的集成電路(笫一集
成電路)和多晶硅膜制成的集成電路(笫二集成電路)層疊而形成的 半導體器件.
實施例2
本實施例以本發(fā)明的電子器具之一的移動電話為例，用圖3A說明 封裝實際被搭栽到電子器具的情況.
圖3A表示的移動電話的模塊是在印刷線路板816上搭栽層疊于存 儲器811上的CPU 802 (圖3A中的區(qū)域802/811 )，電源電路803，層 疊于聲頻處理電路8"上的控制器801 (圖3A中的領域801/829 )， 收發(fā)信電路804,以及其他的，電阻，援沖器，電容元件等元件，另外，屏板(panel) 800通過FPC 808 (柔性印刷電路，F(xiàn)lexible Printed Circuit)和印刷線路板816粘附在一起.屏板800上安裝有發(fā)光元件 提供在各個像素的像素單元805,選擇該像素單元805具有的像素的掃 描線驅動電路806,饋送聲頻信號到被選中的像素的信號線駔動電路 807,
電源電壓以及從鍵盤輸入的各種信號通過配備有多個輸入終端的 印刷線路板用的程序接口 (interface, I/F) 809饋送到印刷線路板 816.另外，用于和天線之間的信號收發(fā)信的天線端口 (antenna port) 810提供在印刷線路板816上.
另外，本實施例用FPC 808將屏板800連接到印刷線路板816上， 然而不一定必須是該結構.也可以采用玻璃底板上栽芯片的COG (Chip On Glass)方式，在屏板800上直接搭栽控制器801，聲頻處理電路 829,存儲器811， CPU 802或電源電路803.
而且，在印刷線路板816中，存在著形成在各個布線之間的電容 器以及布線本身具有的電阻，由此會引起電源電壓和信號的噪聲或使 信號傳遞變得遲鈍.因此，在印刷線路板816上提供諸如電容器或緩 沖器之類的各種元件，以便防止電源電壓和信號的噪聲或防止信號傳 遞變得遲鈍.
圖3B是圖3A所示的模塊的方框圖.
本實施例中，存儲器811包含VRAM 832, DRAM 825,快閃存儲器 (flash memory )826.VRAM 832存儲顯示在屏板上的圖像數(shù)據(jù)，DRAM825 存儲圖像數(shù)據(jù)或聲頻數(shù)據(jù)，快閃存儲器826存儲各種程序.隨著存儲 器容量的提高，裝栽的面積也擴大，所以，最好用單晶硅片制造存儲 器.
電源電路803給屏板800，控制器801， CPU 802，聲頻處理電路 829,存儲器811,收發(fā)信電路804提供電源電壓.另外，依據(jù)屏板的 規(guī)格，電源電路803也可以裝備有電源.電源電路具有穩(wěn)定控制向屏 板，控制器，CPU等供給電流的功能.所以，能夠通過大量電流的雙極 晶體管適合作為該元件，其結果是電源電路最好用硅片制造.
CPU 802具有控制信號生成電路820,譯碼器821,寄存電路822， 演算電路823, RAM 824， CPU用的接口 (interface) 835等，通過接 口 835輸入到CPU 802的各種信號暫時存儲在寄存電路822后，被輸入到演算電路823,譯碼器821等.演算電路823根據(jù)輸入來的信號進 行演算，然后指定傳送各種命令的場所.另一方面，榆入到譯碼器821 的信號在譯碼器821處被破譯后，被饋送到控制信號生成電路820中. 控制信號生成電路820根據(jù)輸入來的信號生成包含各種指令的信號， 該信號被饋送到由演算電路823指定的場所，具體地說，饋送到存儲 器811,收發(fā)信電路804,聲頻處理電路829以及控制器801等等.通 過使用以多晶硅作為激活區(qū)的TFT來制作CPU ，可以使其厚度減薄.
存儲器811,收發(fā)信電路804，聲頻處理電路829以及控制器801 各自依據(jù)接收到的指令進行運作.下文將就其運作進行簡單說明.
從鍵盤831輸入的信號通過程序接口 809被饋送到搭栽在印刷線 路板816上的CPU 802,控制信號生成電路820依據(jù)從鍵盤831輸入的 信號，將存儲在VRAM 832的困像數(shù)據(jù)轉換為預定格式，并饋送到控制 器801.
控制器801配合屏板的規(guī)格對從CPU 802饋送來的包括圖像數(shù)據(jù) 的信號執(zhí)行數(shù)據(jù)處理，然后將處理過的信號饋送到屏板800.控制器 801依據(jù)從電源電路803輸入的電源電壓或從CPU輸入的各種信號，生 成Hsync信號，Vsync信號，時鐘信號CLK，交流電壓(ACCont)，并饋 送到屏板800.控制器可以使用以多晶硅作為激活區(qū)的TFT來制作.
收發(fā)信電路804處理天線833收發(fā)到的作為電波的信號，收發(fā)信 電路804具體包括隔離器，帶通濾波器，VCO(壓控振蕩器，Voltage Controlled Oscillator) ， LPF (低通濾光片，Low Pass Filter)， 耦合器，平衡-不平衡轉換器(balmi)等的高頻電路.收發(fā)信電路804 依據(jù)CPU802的指令，將收發(fā)信號中包含聲頻信息的信號，饋送到聲頻 處理電路829.收發(fā)信電路因其中包括高頻電路，所以是用GaAs半導 體襯底或硅片制成.
依據(jù)CPU802的指令被饋送來的包含聲頻信息的信號在聲頻處理電 路829中被解調成聲頻信號，并被饋送到揚聲器828.另外，從傳聲器 827傳送來的聲頻信號在聲頻處理電路829中被調制，并依據(jù)CPU802 的指令被傳送到收發(fā)信電路804.聲頻處理電路是由放大器和轉換器來 形成，因放大器的特性的不均勻會嚴重影響到從揚聲器輸出的音質， 所以放大器優(yōu)選采用其不均勻特性少的硅片.另一方面，可以用多晶 硅形成的TFT來制作轉換器，這樣可以使其厚度減薄.根據(jù)實施例l制作的半導體器件可以應用于層疊在存儲器811上的 CPU 802 (圖3A中的區(qū)域802/811 )，或應用于層疊在聲頻處理電路829 上的控制器801 (圖3A中的區(qū)域801/829 ).注意，本實施例雖然示出 了具有上述結構的半導體器件，但本發(fā)明并不局限于這種結構.例如， 也可以采用以下的層疊結構，即將能夠用TFT形成的電路(控制器801, CPU 802,聲頻處理電路829的轉換器，選擇像素部分的像素的掃描線 驅動電路806,饋送聲頻信號到被選中的像素的信號線驅動電路807 ) 任意層疊在最好用硅片等半導體襯底制成的電路(典型的是電源電路 803，收發(fā)信電路804，存儲器811，聲頻處理電路829的放大器)之上.
根據(jù)本發(fā)明制造的半導體器件是將由集成電路形成的半導體元件
層疊而形成，因其用半導體薄膜形成該半導體元件的一部分，所以該 半導體器件的特征是高集成化和小體積.
另外，根據(jù)本實施方案模式制成的半導體器件能夠減少用于每個 半導體器件的由半導體村底形成其集成電路的半導體元件的，典型的
為單晶硅集成電路的數(shù)量，所以，跟常規(guī)的MCP相比，可以用更低成本， 并更高產量地大量生產半導體器件，并且可以減少每個半導體器件的 生產成本.
而且，通過將用半導體襯底形成其集成電路的半導體元件適用于 電源電路，收發(fā)信電路，存儲器或聲頻處理電路的放大器等的高頻電 路，高集成電路或者高容量電路，并且，通過將用半導體薄膜形成其 集成電路的半導體元件適用于控制器，CPU,聲頻處理電路的轉換器，
選擇像素部分的像素的掃描線驅動電路或饋送聲頻信號到被選中的像 素的信號線驅動電路等的能夠用TFT形成的電路，可以制作體積更加 小(也就是小面積加上低高度)，功能更加高(典型的是增加存儲器 的容量等)的半導體器件，所以可以在電子器具有限的體積中更多地 搭栽該半導體器件，這樣不但可以實現(xiàn)電子器具的多功能化，而且可 以實現(xiàn)電子器具的小體積化，輕巧化.特別是便攜用電子器具，因其 小體積化，輕巧化被重視，所以利用本發(fā)明的半導體器件是有效的.
權利要求
1.一種半導體器件，包括包括布線部分的絕緣性襯底；包括半導體襯底的第一半導體元件，其中所述第一半導體元件形成在所述絕緣性襯底上；和包括多個薄膜晶體管的第二半導體元件，其中所述第二半導體元件形成在所述第一半導體元件上，其中所述第一半導體元件和第二半導體元件電連接到所述布線部分。
2. 根據(jù)權利要求1的半導體器件，其中所述半導體襯底至少是單 晶硅襯底和化合物半導體襯底之一.
3. 根據(jù)權利要求1的半導體器件，其中所述第一半導體元件至少 包括電源電路，收發(fā)信電路，存儲器，或聲頻處理電路的放大器中之 一種.
4. 根據(jù)權利要求1的半導體器件，其中笫二半導體元件至少包括 像素部分的掃描線驅動電路，信號線驅動電路，控制器，CPU,或聲頻
5. 根據(jù)權利要求1的半導體器件，其中所述絕緣性襯底包括選自 聚缺亞胺，鋁氧，陶瓷，玻璃環(huán)氧樹脂的材料.
6. —種半導體器件，包括 包括布線部分的絕緣性村底；包括半導體襯底的第一半導體元件，其中所述笫一半導體元件形成在該絕緣性村底上；和包括多個薄膜晶體管的笫二半導體元件，其中所述第二半導體元件形成在所述笫一半導體元件上；其中所迷笫一半導體元件和所述笫二半導體元件通過電線電連接到布線部分.
7. 根據(jù)權利要求6的半導體器件，其中所述半導體襯底至少是單 晶硅襯底和化合物半導體襯底之一.
8. 根據(jù)權利要求6的半導體器件，其中所述第一半導體元件至少 包括電源電路，收發(fā)信電路，存儲器和聲頻處理電路的放大器中之一 種.
9. 根據(jù)權利要求6的半導體器件，其中所述第二半導體元件至少 包括像素部分的掃描線驅動電路，信號線驅動電路，控制器，CPU,或 聲頻處理電路的變換器中之一種.
10. 根據(jù)權利要求6的半導體器件，其中所述絕緣性襯底包括選自 聚酰亞胺，鋁氧，陶資，玻璃環(huán)氣樹脂的材料.
11. 一種半導體器件，包括 包括布線部分的絕緣性襯底；包括半導體襯底的第一半導體元件，其中所述第一半導體元件形 成在所述絕緣性襯底上，并且在二者中間夾有第一粘合刑；和包括多個薄膜晶體管的第二半導體元件，其中所述第二半導體元 件形成在所述笫一半導體元件上，并且在二者中間夾有第二粘合劑，其中笫一半導體元件和笫二半導體元件電連接到布線部分.
12. 根據(jù)權利要求11的半導體器件，其中該半導體村底至少是單晶硅襯底和化合物半導體襯底之一.
13. 根據(jù)權利要求11的半導體器件，其中所述第一半導體元件至 少包括電源電路，收發(fā)信電路，存儲器，或聲頻處理電路的放大器中 之一種，
14. 根據(jù)權利要求11的半導體器件，其中所迷笫二半導體元件至 少包括像素部分的掃描線驅動電路，信號線驅動電路，控制器，CPU, 或聲頻處理電路的變換器中之一種.
15. 根據(jù)權利要求11的半導體器件，其中所述絕緣性村底包括選 自聚酰亞胺，鋁氣，陶瓷，玻璃環(huán)氣樹脂的材料。
16. —種半導體器件，包括 包括布線部分和多個接觸孔的絕緣性襯底；包括半導體襯底的笫一半導體元件，其中所述笫一半導體元件形 成在所迷絕緣性襯底上；和包括多個薄膜晶體管的第二半導體元件，其中笫二半導體元件形 成在該第一半導體元件上，其中笫 一半導體元件和笫二半導體元件電連接到布線部分.
17. 根據(jù)權利要求16的半導體器件，其中該半導體襯底至少是單晶硅襯底和化合物半導體襯底之一.
18. 根據(jù)權利要求16的半導體器件，其中所述第一半導體元件至少包括電源電路，收發(fā)信電路，存儲器和聲頻處理電路的放大器中之 一種.
19. 根據(jù)權利要求16的半導體器件，其中所迷笫二半導體元件至 少包括像素部分的掃描線驅動電路，信號線驅動電路，控制器，CPU, 聲頻處理電路的變換器中之一種.
20. 根據(jù)權利要求16的半導體器件，其中所述絕緣性襯底包括選 自聚醜亞胺，鋁氧，陶瓷，玻璃環(huán)氣樹脂的材料.
21. 根據(jù)權利要求16的半導體器件，其中所述多個接觸孔充滿多個焊料球.
22. —種半導體器件，包括包括布線部分的絕緣性襯底；包括半導體襯底的笫一半導體元件，其中所述第一半導體元件形成在所述絕緣性襯底上，并且二者中間夾有第一粘合刑；和包括多個薄膜晶體管的第二半導體元件，其中所述笫二半導體元件形成在所述第一半導體元件上，并且在二者中間夾有笫二粘合劑，其中所述笫一半導體元件和笫二半導體元件通過電線電連接到布線部分.
23. 根據(jù)權利要求22的半導體器件，其中該半導體襯底至少是單 晶硅襯底和化合物半導體村底之一，
24. 根據(jù)權利要求22的半導體器件，其中所述笫一半導體元件至 少包括電源電路，收發(fā)信電路，存儲器和聲頻處理電路的放大器中之 一種，
25. 根據(jù)權利要求22的半導體器件，其中所述笫二半導體元件至 少包括像素部分的掃描線驅動電路，信號線驅動電路，控制器，CPU, 聲頻處理電路的變換器中之一種.
26. 根據(jù)權利要求22的半導體器件，其中所述絕緣性襯底包括選 自聚耽亞胺，鋁氧，陶瓷，玻璃環(huán)氣樹脂的材料.
27. —種半導體器件，包括 包括布線部分和多個接觸孔的絕緣性襯底；包括半導體村底的笫一半導體元件，其中所述笫一半導體元件形成在所述絕緣性襯底上；和包括多個薄膜晶體管的笫二半導體元件，其中笫二半導體元件形成在該第一半導體元件上，其中所述第一半導體元件和第二半導體元件通過電線電連接到布 線部分.
28. 根據(jù)權利要求27的半導體器件，其中該半導體襯底至少是單 晶硅村底和化合物半導體襯底之一.
29. 根據(jù)權利要求27的半導體器件，其中所述第一半導體元件至 少包括電源電路，收發(fā)信電路，存儲器和聲頻處理電路的放大器中之 一種.
30. 根據(jù)權利要求27的半導體器件，其中所述笫二半導體元件至 少包括像素部分的掃描線驅動電路，信號線驅動電路，控制器，CPU, 聲頻處理電路的變換器中之一種.
31. 根據(jù)權利要求27的半導體器件，其中所述絕緣性襯底包括選 自聚酰亞胺，鋁氧，陶瓷，玻璃環(huán)氣樹脂的材料.
32. 根據(jù)權利要求27的半導體器件，其中所述多個接觸孔充滿多個焊料球.
33. —種半導體器件，包括包括布線部分和多個接觸孔的絕緣性襯底；包括半導體襯底的笫一半導體元件，其中所述笫一半導體元件形成在所述絕緣性襯底上，并且二者中間夾有笫一粘合刑；和包括多個薄膜晶體管的第二半導體元件，其中所迷第二半導體元 件形成在所述第一半導體元件上，并且在二者中間夾有第二粘合刑，其中第一半導體元件和第二半導體元件電連接到布線部分.
34. 根據(jù)權利要求33的半導體器件，其中該半導體襯底至少是單晶硅村底和化合物半導體襯底之一.
35. 根據(jù)權利要求33的半導體器件，其中所述第一半導體元件至 少包括電源電路，收發(fā)信電路，存儲器和聲頻處理電路的放大器中之 一種.
36. 根據(jù)權利要求33的半導體器件，其中所述笫二半導體元件至 少包括像素部分的掃描線驅動電路，信號線驅動電路，控制器，CPU, 聲頻處理電路的變換器中之一種.
37. 根據(jù)權利要求33的半導體器件，其中所述絕緣性襯底包括選 自聚跣亞胺，鋁氧，陶資，玻璃環(huán)氧樹脂的材料.
38.根據(jù)權利要求33的半導體器件，其中所述多個接觸孔充滿多 個焊料球.
全文摘要
本發(fā)明提供一種半導體器件以及其制作方法，本發(fā)明的目的是提供一種低成本，小體積，并且高集成化的半導體器件。本發(fā)明利用轉移技術，將用半導體薄膜形成的半導體元件轉移到用半導體襯底形成的半導體元件之上，從而制作半導體器件。跟常規(guī)的MCP相比，本發(fā)明可以用更低成本，并更高產量地大量生產半導體器件，而且可以減少每個半導體器件的生產成本。
文檔編號H01L23/52GK101577271SQ20091014751
公開日2009年11月11日 申請日期2003年12月26日 優(yōu)先權日2002年12月27日
發(fā)明者丸山純矢, 后藤裕吾, 大野由美子, 山崎舜平, 桑原秀明, 高山徹 申請人:株式會社半導體能源研究所