專利名稱：半導(dǎo)體封裝件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體封裝件及其制造方法，且特別是有關(guān)于一種采用等離 子(plasma)工藝的半導(dǎo)體封裝件及其制造方法。
背景技術(shù)：
請參照

圖1，其繪示已知半導(dǎo)體封裝件的局部剖視圖。半導(dǎo)體封裝件100的第一介 電層104形成后，形成圖案化導(dǎo)電層102，接著再形成第二介電層108。然而，在形成圖案化導(dǎo)電層102的過程中，第一介電層104的表面106上會殘留金 屬原子，結(jié)果使第二介電層108形成后，該些殘留金屬原子(未繪示)于第一介電層104與 第二介電層108之間形成導(dǎo)電層110，如圖2所示，其繪示圖1中局部A的放大示意圖。因 此，導(dǎo)致漏電流問題，影響半導(dǎo)體封裝件100的功能。此外，在形成第一介電層104之前，封膠122的表面124為光滑表面且充滿許多雜 質(zhì)，因此影響后續(xù)形成的第一介電層104與表面124的結(jié)合性，使空氣中酸性氣體易侵入而 造成結(jié)構(gòu)破壞。同樣地，在形成圖案化導(dǎo)電層102之前，第一介電層104的表面126 (繪示 于圖1)為光滑表面且充滿許多雜質(zhì)，因此影響后續(xù)形成的圖案化導(dǎo)電層102與表面126的 結(jié)合性，使空氣中酸性氣體易侵入而造成結(jié)構(gòu)破壞。此外，請參照圖3，其繪示圖1中局部B的放大示意圖。在形成第一介電層104之 前，芯片112的接墊114的表面116會殘留許多雜質(zhì)。在后續(xù)的第一介電層104形成過程 中，顯影劑會滲入雜質(zhì)內(nèi)，造成在后續(xù)的烘烤工藝中，第一介電層104形成內(nèi)縮缺角118。如 此，將導(dǎo)致后續(xù)形成的圖案化導(dǎo)電層102產(chǎn)生凹陷缺口 120，此凹陷缺口 120使圖案化導(dǎo)電 層102成為高阻抗的不良導(dǎo)電體，影響半導(dǎo)體封裝件100的功能。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的半導(dǎo)體封裝件的制造方法，在形成第一介電層之前，對封膠的表面 進(jìn)行等離子表面處理，以去除封膠的表面上的雜質(zhì)并且使封膠的表面形成粗糙結(jié)構(gòu)，增加 后續(xù)形成的第一介電層與封膠的表面的結(jié)合性。此外，于第一介電層形成后，對第一介電層 的表面進(jìn)行等離子表面處理，以去除第一介電層的表面上的雜質(zhì)并且使第一介電層的表面 形成粗糙結(jié)構(gòu)，增加后續(xù)形成的圖案化導(dǎo)電層與第一介電層的表面的結(jié)合性。根據(jù)本發(fā)明的一方面，提出一種半導(dǎo)體封裝件的制造方法。制造方法包括以下步 驟。提供一載板；設(shè)置數(shù)個芯片于載板上，每個芯片具有一主動表面并包括數(shù)個接墊，接墊 位于主動表面，其中主動表面面向載板；以一封膠，包覆芯片的側(cè)壁，使封膠及芯片形成一 重布芯片的封膠體(Chip-redistribution Encapsulant)。封膠具有一第一表面，第一表面 與主動表面實質(zhì)上齊平；移除載板，使重布芯片的封膠體露出接墊；以等離子作用于接墊 及封膠的第一表面，使第一表面成為粗糙化表面；形成一第一介電層于接墊及第一表面，第 一介電層具有相對應(yīng)的一第二表面與一第三表面及數(shù)個第一開孔，第二表面位于芯片的主 動表面及封膠的第一表面，每個第一開孔暴露出對應(yīng)的接墊，其中每個第一開孔的側(cè)壁與對應(yīng)的接墊形成一轉(zhuǎn)折部；以等離子作用于第一介電層的第三表面、第一開孔的側(cè)壁及接 墊的上表面，使第三表面、第一開孔的側(cè)壁及接墊的上表面成為粗糙化表面；形成一圖案化 導(dǎo)電層于部份的第一介電層的第三表面、第一開孔的側(cè)壁及接墊的上表面；形成一第二介 電層于圖案化導(dǎo)電層及第一介電層的第三表面；形成數(shù)個焊球于第二介電層上；以及，切 割重布芯片的封膠體，以形成數(shù)個半導(dǎo)體封裝件。根據(jù)本發(fā)明的另一方面，提出一種半導(dǎo)體封裝件。半導(dǎo)體封裝件包括一封膠、一芯 片、一第一介電層、一圖案化導(dǎo)電層及一第二介電層。芯片具有一主動表面并包括數(shù)個接 墊。封膠包覆芯片的側(cè)壁并具有一第一表面，第一表面與主動表面實質(zhì)上齊平。第一介電 層具有相對應(yīng)的一第二表面與一第三表面及數(shù)個第一開孔。第二表面位于主動表面及第一 表面上，每個第一開孔暴露出對應(yīng)的接墊，其中每個第一開孔的側(cè)壁與對應(yīng)的接墊形成一 轉(zhuǎn)折部。圖案化導(dǎo)電層形成于該第三表面、第一開孔的側(cè)壁與接墊的上表面，其中位于轉(zhuǎn)折 部的圖案化導(dǎo)電層是連續(xù)而不間斷。第二介電層形成于圖案化導(dǎo)電層及第三表面。其中， 第一表面、第三表面、第一開孔的側(cè)壁及接墊的上表面的外表面為一粗糙化表面。為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉較佳實施例，并配合附圖，作詳細(xì) 說明如下附圖簡單說明圖1(已知技藝)繪示已知半導(dǎo)體封裝件的局部剖視圖。圖2(已知技藝)繪示圖1中局部A的放大示意圖。圖3(已知技藝)繪示圖1中局部B的放大示意圖。圖4繪示依照本發(fā)明較佳實施例的半導(dǎo)體封裝件的制造方法流程圖。圖5A至5L繪示依照本發(fā)明第一實施例的半導(dǎo)體封裝件的制造過程示意圖。主要組件符號說明100、200 半導(dǎo)體封裝件102、214 圖案化導(dǎo)電層104、212 第一介電層106、116、124、126、248、250 表面108、218 第二介電層110:導(dǎo)電層112、204:芯片114:接墊118:內(nèi)縮缺角120:凹陷缺口122、206 封膠202 載板204a 主動表面208:重布芯片的封膠體210:芯片表面222 焊球224 黏貼膜
226 接墊228 保護(hù)層230 第一開孔232、242 部份236 上表面238,272 第三表面240 第二開孔244 封膠的一部份252 交界面254、274 側(cè)壁256 第一表面264、266、268 側(cè)緣面270 第二表面276 轉(zhuǎn)折部280 保護(hù)層開孔A、B、C、D、E、F 局部S402-S430 步驟
具體實施例方式在本發(fā)明的半導(dǎo)體封裝件及其制造方法中，在形成第一介電層之前，對封膠的表 面進(jìn)行等離子表面處理，以去除封膠的表面的雜質(zhì)并且使封膠的表面形成粗糙結(jié)構(gòu)，以增 加后續(xù)形成的第一介電層與封膠的表面的結(jié)合性。此外，于第一介電層形成后，可對第一介 電層的表面進(jìn)行等離子表面處理，以去除第一介電層的表面上的雜質(zhì)并且使第一介電層的 表面形成粗糙結(jié)構(gòu)，增加后續(xù)形成的圖案化導(dǎo)電層與第一介電層的表面的結(jié)合性。以下提出較佳實施例作為本發(fā)明的說明，然而實施例所提出的內(nèi)容，僅為舉例說 明之用，而繪制的附圖為配合說明，并非作為限縮本發(fā)明保護(hù)范圍之用。再者，實施例的圖 標(biāo)亦省略不必要的組件，以利清楚顯示本發(fā)明的技術(shù)特點。請同時參照圖4及圖5A至5L，圖4繪示依照本發(fā)明較佳實施例的半導(dǎo)體封裝件的 制造方法流程圖，圖5A至5L繪示依照本發(fā)明較佳實施例的半導(dǎo)體封裝件的制造過程示意 圖。首先，于步驟S402中，請同時參照圖5A所示，提供一載板202，其包括一黏貼膜 224。然后，于步驟S404中，請同時參照圖5B所示，設(shè)置數(shù)個芯片204于載板202上的 黏貼膜224，芯片204的主動表面204a面向載板202。然后，于步驟S406中，請同時參照圖5C所示，以一封膠206包覆芯片204，使封膠 206及芯片204形成一重布芯片的封膠體208。然后，于步驟S408中，請同時參照圖5D所示，移除載板202及黏貼膜224，使重布 芯片的封膠體208露出封膠206的第一表面256。其中，圖5D的芯片表面210及第一表面 256朝下。然，通過倒置(invert)重布芯片的封膠體208的動作，可使芯片表面210及第一表面256朝上，如圖5E所示。圖5E繪示圖5D中局部C的放大示意圖。芯片204可包括數(shù)個接墊226，而重布 芯片的封膠體208可包括一保護(hù)層228。保護(hù)層228例如是氮化層(nitride layer)或氧 化層，其具有暴露出接墊226的保護(hù)層開孔280。為了不使圖標(biāo)過于復(fù)雜，圖5E的接墊226 以單個為例作說明。然后，于步驟S410中，以等離子作用于接墊226及封膠206的第一表面256。通過 等離子表面處理，可去除封膠206的第一表面256上的雜質(zhì)，例如是氧化物。如此，可增進(jìn) 芯片表面210、接墊226及第一表面256與后續(xù)形成的結(jié)構(gòu)，即第一介電層212(繪示于圖 5F)的結(jié)合性。通過等離子表面處理，第一表面256被等離子粒子打擊出許多納米級尺寸的凹 洞。相較于圖2(已知技藝)中未受到等離子表面處理過的表面124而言，本實施例的第一 表面256為粗糙化表面，如圖5E中局部E的放大示意圖所示。如此，更可增進(jìn)第一表面256 與后續(xù)形成的結(jié)構(gòu)，即第一介電層212 (繪示于圖5F)的結(jié)合性。更進(jìn)一步地說，封膠206的材質(zhì)與第一介電層212的材質(zhì)不同，通過封膠206的表
面粗糙化，可增進(jìn)其與第一介電層212的結(jié)合性。然后，于步驟S412中，如圖5F所示，形成一第一介電層212于芯片表面210、第一 表面256及接墊226上。其中，第一介電層212的材質(zhì)例如是高分子材料。此外，第一介電 層212具有相對應(yīng)的一第二表面270與一第三表面272，第二表面270位于芯片204及第一 表面256，亦即，第二表面270覆蓋保護(hù)層228、接墊226的一部份及第一表面256。本實施例的半導(dǎo)體封裝件中，部份的第一介電層212與封膠的一部份244重疊。其 中，封膠206的該部份244形成于芯片204的側(cè)壁254且第一表面256屬封膠206的該部 份244的表面，其與主動表面204a實質(zhì)上齊平。然后，于步驟S414中，請同時參照圖5G所示，形成第一開孔230于第一介電層 212，以使第一開孔230暴露出接墊226。其中，第一開孔230的側(cè)壁274與接墊226形成一 轉(zhuǎn)折部276。然后，于步驟S416中，以等離子作用于第一介電層212的第三表面272 (繪示于圖 5G)、第一開孔230的側(cè)壁274 (繪示于圖5G)及接墊226的上表面236 (繪示于圖5G)，以 去除第一介電層212的第三表面272、側(cè)壁274及上表面236上的雜質(zhì)，例如是氧化物。如 此，可增加后續(xù)形成的圖案化導(dǎo)電層214(繪示于圖5H)與轉(zhuǎn)折部276的結(jié)合性，以及圖案 化導(dǎo)電層214與第一介電層212的結(jié)合性。通過等離子表面處理，第三表面272及側(cè)壁274被等離子粒子打擊出許多納米級 尺寸的凹洞，而成為粗糙化表面，如圖5G中局部F的放大示意圖所示。相較于圖2 (已知技 藝)中未受到等離子表面處理過的表面126而言，本實施例的第三表面272及轉(zhuǎn)折部276 為粗糙化表面。如此，更可增進(jìn)第三表面272及轉(zhuǎn)折部276與后續(xù)形成的結(jié)構(gòu)，即圖案化導(dǎo) 電層214的結(jié)合性。更進(jìn)一步地說，第一介電層212的材質(zhì)與圖案化導(dǎo)電層214的材質(zhì)不 同，通過第一介電層212的表面粗糙化，可增進(jìn)其與圖案化導(dǎo)電層214的結(jié)合性。然后，于步驟S418中，請同時參照圖5H所示，可采用濺鍍方式，形成一圖案化導(dǎo) 電層214，例如是重新布線層(Redistribution layer,RDL)于第一介電層212的第三表面 272、第一開孔230的側(cè)壁274與接墊226的上表面236。圖案化導(dǎo)電層214連接并覆蓋接墊226從第一開孔230暴露出的部份232。其中，部份的圖案化導(dǎo)電層214延伸至與封膠的 該部份244重疊。此外，在形成第一介電層212之前，于步驟S410中的等離子工藝已去除接墊226 上的雜質(zhì)。故，如圖5H的局部D的放大示意圖所示，第一介電層212在形成過程中不會形 成如圖3(已知技藝)所示的內(nèi)縮缺角118。由于第一介電層212在形成過程中不會形成已知的內(nèi)縮缺角118，故可避免圖案 化導(dǎo)電層214產(chǎn)生如圖3所示的已知的凹陷缺口 120。更進(jìn)一步地說，圖案化導(dǎo)電層214中 位于第一開孔230的側(cè)壁274與接墊226的轉(zhuǎn)折部276的部份連續(xù)而不間斷。如此，圖案 化導(dǎo)電層214不會產(chǎn)生已知的凹陷缺口 120而成為高阻抗的不良導(dǎo)電體。然后，于步驟S420中，以等離子作用于第一介電層212的另一部份的第三表面 238 (繪示于圖5H)及圖案化導(dǎo)電層214，以去除第一介電層212中另一部份的第三表面238 及圖案化導(dǎo)電層214的表面248 (繪示于圖5H)上的雜質(zhì)，如此可增加另一部份的第三表面 238與后續(xù)形成的第二介電層218 (繪示于下述的圖51)的結(jié)合性，以及圖案化導(dǎo)電層214 與后續(xù)形成的第二介電層218的結(jié)合性。其中，第三表面238為第三表面272的一部份，且 第三表面238為第三表面272中與圖案化導(dǎo)電層214接觸的表面。然后，于步驟S422中，請同時參照圖51所示，形成一第二介電層218于圖案化導(dǎo) 電層214及第一介電層212中另一部份的第三表面238 (繪示于圖5H)上。其中，第二介電 層218的材質(zhì)例如是高分子材料。前一步驟S420中的等離子工藝動作，可有效去除步驟S418的執(zhí)行過程中殘留未 與圖案化導(dǎo)電層214連接的第三表面238上的金屬原子。如此，使第二介電層218能完整 地貼合于潔凈的第三表面238 (繪示于圖5H)上，而不會于第三表面238與第二介電層218 的交界面252形成如圖2所示的已知的導(dǎo)電層110。因此，本實施例的制造方法可有效避免 漏電流發(fā)生。然后，于步驟S424中，請同時參照圖5J所示，形成第二開孔240于第二介電層 218，以使第二開孔240暴露出圖案化導(dǎo)電層214的一部份242。此外，于本步驟S424之后，可形成焊球接墊(未繪示)于圖案化導(dǎo)電層214的一 部份242上，以提升后續(xù)形成的焊球222 (繪示于圖5K)與圖案化導(dǎo)電層214間的導(dǎo)電穩(wěn)定 性及結(jié)合性。然后，于步驟S426中，以等離子作用于第二介電層218，以去除第二介電層218的 表面250 (繪示于圖5J)及圖案化導(dǎo)電層214的一部份242 (繪示于圖5J)上的雜質(zhì)，以增 進(jìn)圖案化導(dǎo)電層214與后續(xù)形成的焊球222的結(jié)合性。然后，于步驟S428中，請同時參照圖5K所示，依據(jù)第二開孔240 (繪示于圖5J)的 位置，形成焊球222于第二介電層218上，使焊球222與圖案化導(dǎo)電層214電性連接。然后，于步驟S430中，依據(jù)芯片204的位置，切割形成有上述的結(jié)構(gòu)的重布芯片的 封膠體208，以切割成數(shù)個半導(dǎo)體封裝件200，半導(dǎo)體封裝件200如圖5L所示。該上述的結(jié) 構(gòu)即于步驟S412至步驟S428中所形成的結(jié)構(gòu)。其中，由于切割路徑經(jīng)過第一介電層212、第 二介電層218及封膠206的重疊處，故切割完成后的半導(dǎo)體封裝件200，其第一介電層212 的側(cè)緣面266、第二介電層218的側(cè)緣面264及封膠206的側(cè)緣面268實質(zhì)上切齊。于本實施例的半導(dǎo)體封裝件200中，部份的圖案化導(dǎo)電層214及部份的焊球222可延伸至與封膠206的該部份244重疊。如此，可增加半導(dǎo)體封裝件200的輸出/入接點 數(shù)目。本發(fā)明上述實施例所揭露的半導(dǎo)體封裝件及其制造方法，具有多項優(yōu)點，列舉部 份優(yōu)點說明如下(1).在形成第一介電層之前，以等離子作用于接墊及，以清除接墊上的雜質(zhì)，使第 一介電層在形成過程中不會產(chǎn)生已知的內(nèi)縮缺角118，因此也避免了后續(xù)形成的圖案化導(dǎo) 電層產(chǎn)生已知的凹陷缺口 120。如此，圖案化導(dǎo)電層不會因凹陷缺口的產(chǎn)生而成為高阻抗的 不良導(dǎo)電體。(2).在形成第一介電層之前，以等離子作用于封膠，除了可以清除封膠上的雜質(zhì) 外，也可使封膠形成粗糙化表面，以利與后續(xù)形成的第一介電層緊密地結(jié)合，使空氣中酸性 氣體不易侵入。(3).在形成第一介電層后及形成圖案化導(dǎo)電層前，以等離子作用于第一介電層， 除了可以清理第一介電層上的雜質(zhì)外，也可使第一介電層形成粗糙化表面，以利與后續(xù)形 成的圖案化導(dǎo)電層緊密地結(jié)合，使空氣中酸性氣體不易侵入。(4).在形成第一介電層及圖案化導(dǎo)電層后，以等離子作用于第一介電層上殘留的 金屬原子，使后續(xù)形成的第二介電層可完全地貼合至第一介電層上。因此，第一介電層與第 二介電層之間不會形成如圖2所示的已知的導(dǎo)電層110，因此可避免漏電流問題的發(fā)生。綜上所述，雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明。本發(fā) 明所屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動 與潤飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán)利要求書所界定者為準(zhǔn)。
權(quán)利要求
一種半導(dǎo)體封裝件，包括一芯片，具有一主動表面并包括數(shù)個接墊；一封膠，包覆該芯片的側(cè)壁并具有一第一表面，該第一表面與該主動表面實質(zhì)上齊平；一第一介電層，具有相對應(yīng)的一第二表面與一第三表面及數(shù)個第一開孔，該第二表面位于該芯片的該主動表面及該封膠的該第一表面上，各該些第一開孔暴露出對應(yīng)的該接墊，其中各該些第一開孔的一側(cè)壁與對應(yīng)的該接墊形成一轉(zhuǎn)折部；一圖案化導(dǎo)電層，形成于該第三表面、各該些第一開孔的該側(cè)壁與各該些接墊的一上表面，其中位于該轉(zhuǎn)折部的該圖案化導(dǎo)電層是連續(xù)而不間斷；以及一第二介電層，形成于該圖案化導(dǎo)電層及該第三表面上；其中，該第一表面、該三表面、各該些第一開孔的該側(cè)壁及各該些接墊的該上表面為一粗糙化表面。
2.如權(quán)利要求1所述的半導(dǎo)體封裝件，其中該粗糙化表面為等離子表面處理后所形成 的表面。
3.如權(quán)利要求2所述的半導(dǎo)體封裝件，其中該粗糙化表面具有數(shù)個凹洞。
4.如權(quán)利要求3所述的半導(dǎo)體封裝件，其中該些凹洞的尺寸為納米級尺寸。
5.如權(quán)利要求1所述的半導(dǎo)體封裝件，其中該芯片更包括一保護(hù)層，形成于該芯片的該主動表面上，具有數(shù)個暴露出該些接墊的保護(hù)層開孔。
6.如權(quán)利要求5所述的半導(dǎo)體封裝件，其中該第一介電層的該第二表面覆蓋該保護(hù)層 及各該些接墊的一部份。
7.如權(quán)利要求1所述的半導(dǎo)體封裝件，其中該第二介電層更包括數(shù)個第二開孔，其暴露出該圖案化導(dǎo)電層的一部份；以及數(shù)個焊球，形成于該些第二開孔上，以使該些焊球與該圖案化導(dǎo)電層電性連接。
8.如權(quán)利要求1所述的半導(dǎo)體封裝件，其中該第一介電層的側(cè)緣面、該第二介電層的 側(cè)緣面及該封膠的側(cè)緣面實質(zhì)上齊平。
9.如權(quán)利要求1所述的半導(dǎo)體封裝件，其中該圖案化導(dǎo)電層為重新布線層 (Redistribution layer, RDL)。
10.一種半導(dǎo)體封裝件的制造方法，包括提供一載板；設(shè)置數(shù)個芯片于該載板上，各該些芯片具有一主動表面并包括數(shù)個接墊，該些接墊位 于該主動表面，其中該些主動表面面向該載板；以一封膠，包覆該些芯片的側(cè)壁，使該封膠及該些芯片形成一重布芯片的封膠體 (Chip-redistribution Encapsulant)，該封膠具有一第一表面，該第一表面與該些主動表 面實質(zhì)上齊平；移除該載板，使該重布芯片的封膠體露出該些接墊；以等離子(plasma)作用于該些接墊及該封膠的該第一表面，使該第一表面成為粗糙 化表面；形成一第一介電層于該些接墊及該第一表面，該第一介電層具有相對應(yīng)的一第二表面 與一第三表面及數(shù)個第一開孔，該第二表面位于各該些芯片的該主動表面及該封膠的該第一表面，各該些第一開孔暴露出對應(yīng)的該接墊，其中各該些第一開孔的一側(cè)壁與對應(yīng)的該 接墊形成一轉(zhuǎn)折部；以等離子作用于該第一介電層的該第三表面、該側(cè)壁及各該些接墊的一上表面，使該 三表面、該側(cè)壁及各該些接墊的該上表面成為粗糙化表面；形成一圖案化導(dǎo)電層于該第三表面、各該些第一開孔的該側(cè)壁及各該些接墊的該上表 面，其中位于該轉(zhuǎn)折部的該圖案化導(dǎo)電層是連續(xù)而不間斷；形成一第二介電層于該圖案化導(dǎo)電層及該第一介電層的該第三表面；形成數(shù)個焊球于該第二介電層上；以及切割該重布芯片的封膠體，以形成數(shù)個半導(dǎo)體封裝件。
11.如權(quán)利要求10所述的制造方法，其中于形成該圖案化導(dǎo)電層的該步驟之后及形成 該第二介電層的該步驟之前，更包括以等離子作用于該第一介電層及該圖案化導(dǎo)電層。
12.如權(quán)利要求10所述的制造方法，其中于形成該圖案化導(dǎo)電層的該步驟中，該圖案 化導(dǎo)電層連接并覆蓋該些接墊從該些第一開孔暴露出的部份。
13.如權(quán)利要求10所述的制造方法，其中于形成該第二介電層該步驟之后，該制造方 法更包括以等離子作用于該第二介電層。
14.如權(quán)利要求10所述的制造方法，其中于形成該第二介電層的該步驟之后，該制造 方法更包括形成數(shù)個第二開孔于該第二介電層，以使該些第二開孔分別暴露出部份該圖案化導(dǎo)電 層的一部份。
15.如權(quán)利要求14所述的制造方法，其中形成該些焊球于該第二介電層上的該步驟包括依據(jù)該些第二開孔的位置，形成該些焊球于該些第二開口，以使該些焊球與該圖案化 導(dǎo)電層電性連接。
16.如權(quán)利要求10所述的制造方法，其中于切割該重布芯片的封膠體的該步驟中包括沿著一切割路徑切割該重布芯片的封膠體，該切割路徑經(jīng)過該第一介電層、該第二介 電層及該封膠的重疊處，以使切割后的該半導(dǎo)體封裝件中該第一介電層的側(cè)緣面、該第二 介電層的側(cè)緣面及該封膠的側(cè)緣面實質(zhì)上齊平。
全文摘要
一種半導(dǎo)體封裝件的制造方法。首先，提供一載板。然后，設(shè)置芯片于載板。然后，以一封膠，包覆芯片，使封膠及芯片形成一重布芯片的封膠體。然后，移除載板，使重布芯片的封膠體露出芯片的接墊。然后，以等離子作用于接墊及封膠，使其表面粗糙化。然后，形成一第一介電層于接墊及封膠的表面。然后，以等離子作用于第一介電層的表面，使其的表面粗糙化。然后，形成一圖案化導(dǎo)電層于第一介電層的表面。然后，形成一第二介電層于圖案化導(dǎo)電層及第一介電層。然后，形成焊球于第二介電層上。然后，切割重布芯片的封膠體以形成數(shù)個封裝件。
文檔編號H01L23/498GK101924083SQ20091014615
公開日2010年12月22日 申請日期2009年6月9日 優(yōu)先權(quán)日2009年6月9日
發(fā)明者楊宏仁, 黃敏龍 申請人:日月光半導(dǎo)體制造股份有限公司