專利名稱：半導體器件的柵極摻雜方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體制造領(lǐng)域，特別涉及一種半導體器件的柵極摻雜方法。
背景技術(shù)：
隨著電子設(shè)備的廣泛應用，半導體的制造工藝得到了飛速的發(fā)展，半導體器件的 特征尺寸也越來越小，半導體器件中的柵極特性也變得越來越重要。為了減小半導體器件 中的柵極電阻，高濃度摻雜工藝被使用在源漏極的摻雜及柵極的預摻雜過程中。然而，隨著 半導體器件的柵極高度減小，在柵極的預摻雜過程中采用的高濃度摻雜工藝，會使預摻雜 雜質(zhì)穿透半導體器件襯底，嚴重影響最終得到半導體器件性能。圖Ia If所示為現(xiàn)有技術(shù)半導體器件摻雜過程的剖面結(jié)構(gòu)圖?，F(xiàn)有技術(shù)半導體 器件的摻雜過程包括以下步驟步驟一，對半導體器件襯底101中的阱進行離子注入，制造倒摻雜阱100，如圖Ia 所示。在本步驟中，倒摻雜阱用于制造場效應管(MOSFET)的擴散區(qū)。步驟二，參見圖lb，在襯底101上形成柵氧化層102和多晶硅層103，以離子注入 10的方法對多晶硅層103進行預摻雜注入；在本步驟中，對于N型的M0SFET，預摻雜雜質(zhì)為磷；對于P型的M0SFET，預摻雜雜 質(zhì)為硼或氟化硼。步驟三，參見圖lc，對多晶硅層103和柵氧化層102利用光刻、蝕刻工藝形成柵極 203，進行再次氧化后，以離子注入20的方法進行輕摻雜。步驟四，參見圖ld，由于多晶硅層103在摻雜的過程中受到注入離子的撞擊，導致 硅結(jié)構(gòu)的晶格發(fā)生損傷，為恢復損傷，離子注入20后進行快速熱退火處理，并利用沉積、蝕 刻工藝形成側(cè)壁層204。步驟五，參見圖le，以離子注入30的方法對柵極203和柵極203兩側(cè)的襯底101 進行摻雜，形成漏極301和源極302。步驟六，參見圖lf，采用自對準硅化物(SAB)的方法沉積鎳，形成鎳化硅層401，然 后進行快速退火處理后，采用化學方法刻蝕掉未反應的鎳。在步驟二中，為了防止預摻雜雜質(zhì)穿透多晶硅層103，采用離子注入的方法進行預 摻雜時，采用低能量或/和低濃度的預摻雜雜質(zhì)。但是，這樣進行摻雜后，柵極中的預摻雜 雜質(zhì)會減少且增大柵氧化層102的電學厚度，最終得到的半導體器件工作性能不能滿足要 求，如閾值電壓增大、柵極電阻增大及柵極的耗盡效應(poly depletion)受到影響等。
發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種半導體器件的柵極摻雜方法，該方法解決的問題為在 保證半導體器件性能能滿足要求的情況下，在預摻雜過程中防止預摻雜雜質(zhì)穿透多晶硅 層；且降低柵極電阻、減少柵氧化層的電學厚度、及改善柵極的耗盡效應。
為達到上述目的，本發(fā)明實施例的技術(shù)方案具體是這樣實現(xiàn)的一種半導體器件的柵極摻雜方法，該方法應用于柵極的預摻雜過程，該方法包 括將碳和用于形成非晶態(tài)層的無機物離子注入到半導體器件襯底上形成的氧化層 和多晶硅層后，將預摻雜雜質(zhì)離子注入到半導體器件襯底上形成的氧化層和多晶硅層；光刻半導體器件襯底上形成的氧化層和多晶硅層形成柵極，再次氧化后，進行輕 摻雜；進行快速退后，刻蝕氧化層和多晶硅層，形成柵極。所述將碳和用于形成非晶態(tài)層的無機物離子注入到半導體器件襯底上形成的氧 化層和多晶硅層為先將碳離子注入到半導體器件襯底上形成的氧化層和多晶硅層；然后將用于形成 非晶態(tài)層的無機物離子注入到半導體器件襯底上形成的氧化層和多晶硅層；或者將碳和用于形成非晶態(tài)層的無機物同時離子注入到半導體器件襯底上形成 的氧化層和多晶硅層。對于N型的場效應管M0SFET，預摻雜雜質(zhì)為磷；對于P型的M0SFET，預摻雜雜質(zhì)為 硼或氟化硼。所述用于形成非晶態(tài)層的無機物為鍺、硅或砷。對于N型M0SFET，所述預摻雜雜質(zhì)磷的劑量為2. 0E15 5. 0E15原子/平方厘米， 能量為4 8千電子伏特；所述鍺注入的能量為15 50千電子伏特，劑量為1. 0E14 5. 0E15原子/平方 厘米；所述碳注入的能量為6 12千電子伏特，劑量為1. 0E14 1. 0E15原子/平方厘米；所述柵極厚度為0. 93微米 0. 1微米。對于P型MOSFET，所述預摻雜雜質(zhì)硼的劑量為2. 0E15 3. 0E15原子/平方厘米， 能量為1 3千電子伏特；所述鍺注入的能量為15 50千電子伏特，劑量為1. 0E14 5. 0E15原子/平方 厘米；所述碳注入的能量為6 12千電子伏特，劑量為1. 0E14 1. 0E15原子/平方厘米；所述柵極厚度為0. 93微米 0. 1微米。由上述技術(shù)方案可見，本發(fā)明在進行預摻雜過程中，采用了碳和鍺一起和預摻雜 雜質(zhì)進行離子注入，預摻雜雜質(zhì)的濃度和離子注入能量不降低。由于例子注入的碳可以填 補多晶硅層103的硅結(jié)構(gòu)中的晶格空隙，從而使在離子注入過程中，預摻雜雜質(zhì)的瞬間增 強擴散(TED)被抑制，使預摻雜雜質(zhì)均勻的在多晶硅層103的硅結(jié)構(gòu)中進行注入；由于鍺可 以在多晶硅層103中形成非晶態(tài)層，防止了預摻雜雜質(zhì)從多晶硅層103穿通到半導體器件 襯底101上。因此，本發(fā)明提供的方法在保證半導體器件性能能滿足要求的情況下，在預摻 雜過程中防止預摻雜雜質(zhì)穿透多晶硅層。由于在本發(fā)明進行預摻雜時，其預摻雜雜質(zhì)的能 量和劑量都沒有減小且可以提高，所以使柵極中的預摻雜雜質(zhì)不會減少，從而降低柵極電 阻、減少柵氧化層的電學厚度、及改善柵極的耗盡效應，提高了最終形成的半導體器件工作 特性。
圖Ia If為現(xiàn)有技術(shù)半導體器件摻雜過程的剖面結(jié)構(gòu)圖；圖2a 2g所示的本發(fā)明半導體器件摻雜過程的剖面結(jié)構(gòu)圖；圖3為本發(fā)明提供的半導體器件摻雜的方法流程圖；圖4為本發(fā)明提供的進行柵極摻雜方法和現(xiàn)有技術(shù)采用的柵極摻雜方法的數(shù)據(jù) 比較示意圖。
具體實施例方式為使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下參照附圖并舉實施例，對 本發(fā)明作進一步詳細說明?，F(xiàn)有技術(shù)在對柵極進行預摻雜過程中，解決預摻雜雜質(zhì)由多晶硅層103穿透進入 半導體器件襯底101的方法是降低離子注入的能量或/和減少預摻雜雜質(zhì)的濃度。但是， 這是以降低最終形成半導體器件性能為代價的，比如，由于預摻雜雜質(zhì)在多晶硅層103，也 就是在柵極中的濃度減少，會使得閾值電壓變高或柵極的電阻變大，柵極的耗盡效應變差， 減少柵氧化層102的電學厚度，嚴重影響最終得到的半導體器件的開關(guān)性能。因此，本發(fā)明 提供了一種方法，該方法在不降低預摻雜雜質(zhì)在多晶硅層103濃度的情況下，解決預摻雜 雜質(zhì)會由多晶硅層103穿透進入半導體器件襯底101的問題。本發(fā)明采用的方法為采用了碳和鍺一起和預摻雜雜質(zhì)進行離子注入，預摻雜雜 質(zhì)的濃度和/或離子注入能量不降低，或者提高預摻雜雜質(zhì)的濃度和/或離子注入能量。這 樣，就使預摻雜雜質(zhì)的能量和劑量沒有減小且能夠提高，使柵極中的預摻雜雜質(zhì)不會減少， 從而降低柵極電阻、減少柵氧化層102的電學厚度、及改善柵極的耗盡效應，提高了最終形 成的半導體器件工作特性。預摻雜雜質(zhì)由多晶硅層103穿透進入半導體襯底101的原因主要是一方面，由 于多晶硅層103的硅結(jié)構(gòu)中的晶格之間存在縫隙，所以在預摻雜雜質(zhì)進行離子注入的過程 中，尤其是預摻雜雜質(zhì)的濃度和/或離子注入能量比較大時，就會在多晶硅層103中出現(xiàn) TED，通過縫隙穿透到半導體器件襯底101中；另一方面，由于多晶硅層103的硅結(jié)構(gòu)中的晶 格之間存在縫隙，上下層的縫隙也可能會形成溝道到半導體器件襯底101，在進行離子注入 過程中，預摻雜雜質(zhì)穿透縫隙形成的溝道就滲透到半導體器件襯底101中了。因此，本發(fā)明 在對柵極進行預摻雜過程中，一方面先采用離子的方式注入碳，使其填補多晶硅層103的 硅結(jié)構(gòu)中的品格之間的縫隙，預摻雜雜質(zhì)在多晶硅層103中的TED被抑制，使預摻雜雜質(zhì)均 勻的在多晶硅層103的硅結(jié)構(gòu)中進行離子注入；另一方面，采用離子注入的方式注入鍺，在 多晶硅層103中形成非晶態(tài)層，阻擋多晶硅層103的硅結(jié)構(gòu)縫隙所形成的溝道，預摻雜雜質(zhì) 在多晶硅層103不會通過溝道從多晶硅層103穿透到半導體器件襯底101上。結(jié)合圖2a 2g所示的本發(fā)明半導體器件摻雜過程的剖面結(jié)構(gòu)圖，說明本發(fā)明提 供的半導體器件的柵極摻雜的方法。圖3為本發(fā)明提供的半導體器件摻雜的方法流程圖，其具體步驟為步驟301，對半導體器件襯底101上的阱中進行離子注入，制造倒摻雜阱100，如圖 2a所示。在本步驟中，倒摻雜阱是用于制造MOSFET的擴散區(qū)。
步驟302、參見圖2b，在半導體器件襯底101形成柵氧化層102和多晶硅層103，以 離子注入10’的方法對多晶硅層103進行預摻雜，注入碳和鍺；在該步驟中，一般為先注入碳，然后再注入鍺，也可以同時注入。步驟303，參見圖2c，以離子注入11’的方法對多晶硅層103進行預摻雜。在本步驟中，對于N型的M0SFET，預摻雜雜質(zhì)為磷；對于P型的M0SFET，預摻雜雜 質(zhì)為硼或氟化硼。在本步驟中，對于P型的M0SFET，使用硼時由于在多晶硅層103上擴散速度快，所 以較容易穿透到半導體器件襯底101上，所以現(xiàn)有技術(shù)一般使用氟化硼來進行離子注入。但是在進行了碳和鍺的預摻雜后，由于碳和氟化硼中的氟在多晶硅層103能夠反 應，所以會使得在多晶硅層103中的碳濃度降低，所以，在本發(fā)明中，預摻雜雜質(zhì)為硼時效 果更好。步驟304，參見圖2d，對多晶硅層103和柵氧化層102利用光刻、蝕刻工藝形成柵 極203，再次氧化后，以離子注入12’的方法進行輕摻雜。在本步驟中，由于在預摻雜多晶硅層103時會對多晶硅層103的硅結(jié)構(gòu)的晶格發(fā) 生損傷，所以為了修復損傷，再進行一次輕摻雜過程。步驟305，參見圖2e，由于多晶硅層103在摻雜的過程中受到注入離子的撞擊，導 致硅結(jié)構(gòu)的晶格發(fā)生損傷，為恢復損傷，離子注入12’后進行快速熱退火處理，并利用沉積、 蝕刻工藝形成側(cè)壁層204。步驟306，參見圖2f，以離子注入13’的方法對柵極203和柵極203兩側(cè)的襯底 101進行摻雜，形成漏極301和源極302。步驟307，參見圖2g，采用SAB的方法沉積鎳，形成鎳化硅層401，然后進行快速退 火處理后，采用化學方法刻蝕掉未反應的鎳。在本發(fā)明中，基于在多晶硅層103生成非晶態(tài)層的原理，還可以將鍺替換為可以 在多晶硅層103生成非晶態(tài)層的無機物，如硅或砷等。在本發(fā)明中，可以將鍺、硅或砷統(tǒng)一 稱為形成非晶態(tài)層的無機物，其就是用于在多晶硅層103的硅結(jié)構(gòu)中形成非晶態(tài)層。舉一個例子說明一下，對于制造特征尺寸為65微米的半導體器件，柵極的厚度為 0. 93微米 0. 1微米時，依據(jù)圖3所述的方法，在步驟303時，對于N型M0SFET，其需要的 預摻雜雜質(zhì)磷的劑量為2. 0E15 5. 0E15原子/平方厘米，能量為4 8千電子，對于P型 M0SFET，其需要的預摻雜雜質(zhì)硼的劑量為2. 0E15 3. 0E15原子/平方厘米，能量為1 3 千電子伏特。在步驟302中，所述鍺注入的能量為15 50千電子伏特，劑量為1. 0E14 5. 0E15原子/平方厘米；所述碳注入的能量為6 12千電子伏特，劑量為1. OE 14 1.0E15原子/平方厘米。圖4為本發(fā)明提供的進行柵極摻雜方法和現(xiàn)有技術(shù)采用的柵極摻雜方法的數(shù)據(jù) 比較示意圖，其中，橫坐標為在制成的NMOS半導體器件上的柵極所施加的電壓Vg，單位為 伏特，縱坐標為在為柵極施加電壓后，得到的電容值Cgg，單位為e-15法/平方微米。用實 線標注的為采用本發(fā)明提供的方法得到的柵極電容性能，用虛線標注的為采用現(xiàn)有技術(shù)提 供的方法得到的柵極性能?？梢钥闯觯诎雽w器件強反型后，比如升高到1伏 2伏時， 采用本發(fā)明提供的方法得到的柵極的電容值保持平穩(wěn)，基本消除了多晶硅耗盡效應，柵氧 化層電學厚度降低，明顯改善了采用了采用現(xiàn)有技術(shù)方法得到的柵極特性(電容值下降，耗盡效應明顯)。說明本發(fā)明提供的方法制造的柵極在性能上優(yōu)于現(xiàn)有技術(shù)制造的柵極。
以上舉較佳實施例，對本發(fā)明的目的、技術(shù)方案和優(yōu)點進行了進一步詳細說明，所 應理解的是，以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的 精神和原則之內(nèi)，所作的任何修改、等同替換和改進等，均應包含在本發(fā)明的保護范圍之 內(nèi)。
權(quán)利要求
一種半導體器件的柵極摻雜方法，該方法應用于柵極的預摻雜過程，其特征在于，該方法包括將碳和用于形成非晶態(tài)層的無機物離子注入到半導體器件襯底上形成的氧化層和多晶硅層后，將預摻雜雜質(zhì)離子注入到半導體器件襯底上形成的氧化層和多晶硅層；光刻半導體器件襯底上形成的氧化層和多晶硅層形成柵極，再次氧化后，進行輕摻雜；進行快速退后，刻蝕氧化層和多晶硅層，形成柵極。
2.如權(quán)利要求1所述的方法，其特征在于，所述將碳和用于形成非晶態(tài)層的無機物離 子注入到半導體器件襯底上形成的氧化層和多晶硅層為先將碳離子注入到半導體器件襯底上形成的氧化層和多晶硅層；然后將用于形成非晶 態(tài)層的無機物離子注入到半導體器件襯底上形成的氧化層和多晶硅層；或者將碳和用于形成非晶態(tài)層的無機物同時離子注入到半導體器件襯底上形成的氧 化層和多晶硅層。
3.如權(quán)利要求1或2所述的方法，其特征在于，對于N型的場效應管M0SFET，預摻雜雜 質(zhì)為磷；對于P型的M0SFET，預摻雜雜質(zhì)為硼或氟化硼。
4.如權(quán)利要求1或2所述的方法，其特征在于，所述用于形成非晶態(tài)層的無機物為鍺、 硅或石申。
5.如權(quán)利要求4所述的方法，其特征在于，對于N型M0SFET，所述預摻雜雜質(zhì)磷的劑量 為2. 0E15 5. 0E15原子/平方厘米，能量為4 8千電子伏特；所述鍺注入的能量為15 50千電子伏特，劑量為1. 0E14 5. 0E15原子/平方厘米； 所述碳注入的能量為6 12千電子伏特，劑量為1. 0E14 1. 0E15原子/平方厘米； 所述柵極厚度為0. 93微米 0. 1微米。
6.如權(quán)利要求2所述的方法，其特征在于，對于P型M0SFET，所述預摻雜雜質(zhì)硼的劑量 為2. 0E15 3. 0E15原子/平方厘米，能量為1 3千電子伏特；所述鍺注入的能量為15 50千電子伏特，劑量為1. 0E14 5. 0E15原子/平方厘米； 所述碳注入的能量為6 12千電子伏特，劑量為1. 0E14 1. 0E15原子/平方厘米； 所述柵極厚度為0. 93微米 0. 1微米。
全文摘要
本發(fā)明公開了一種半導體器件的柵極摻雜方法，該方法應用于柵極的預摻雜過程，該方法包括將碳和用于形成非晶態(tài)層的無機物離子注入到半導體器件襯底上形成的氧化層和多晶硅層后，將預摻雜雜質(zhì)離子注入到半導體器件襯底上形成的氧化層和多晶硅層；光刻半導體器件襯底上形成的氧化層和多晶硅層形成柵極，再次氧化后，進行輕摻雜；進行快速退后，刻蝕氧化層和多晶硅層，形成柵極。本發(fā)明提供的方法，在保證半導體器件性能能滿足要求的情況下，在預摻雜過程中防止預摻雜雜質(zhì)穿透多晶硅層；且降低柵極電阻、減少柵氧化層的電學厚度、及改善柵極的耗盡效應。
文檔編號H01L21/28GK101894749SQ20091008412
公開日2010年11月24日 申請日期2009年5月20日 優(yōu)先權(quán)日2009年5月20日
發(fā)明者趙猛 申請人:中芯國際集成電路制造(北京)有限公司