半導體基板、半導體基板的制造方法及電子器件的制作方法

文檔序號：6925249閱讀：191來源：國知局

專利名稱：半導體基板、半導體基板的制造方法及電子器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體基板、半導體基板的制造方法及電子器件。本發(fā)明尤其涉及在廉價的硅基板上形成結(jié)晶性優(yōu)良的結(jié)晶薄膜的半導體基板、半導體基板的制造方法及電子器件。
背景技術(shù)：
在GaAs系等的化合物半導體器件中，利用異質(zhì)結(jié)開發(fā)各種高功能電子器件。而對于高功能電子器件而言，由于結(jié)晶性的好壞會影響器件的特性，因而謀求質(zhì)量良好的結(jié)晶薄膜。在GaAs系器件的薄膜結(jié)晶生長中，根據(jù)在異質(zhì)界面的晶格匹配等的要求，選擇GaAs 或者與GaAs的晶格常數(shù)極為接近的Ge等作為基板。另外，在非專利文獻1中，記載了在Si基板上形成高質(zhì)量的Ge外延生長層(以下，也稱之為Ge外延層)的技術(shù)。該技術(shù)中，記載了在Si基板上限定區(qū)域形成了 Ge外延層之后，對Ge外延層實施循環(huán)熱退火，使平均位錯密度成為2. 3X106cnT2。非專利文獻 1 :Hsin_Chiao Luan et. al. , "High-quality Ge epilayers on Siwith low threading-dislocation densities”，APPLIED PHYSICSLETTERS，VOLUME 75， NUMBER 19,8N0VEMBER 1999.在制造GaAs系的電子器件時，考慮到晶格匹配，如上所述選擇能夠使GaAs基板或 Ge基板等的與GaAs晶格匹配的基板?？墒牵珿aAs基板或Ge基板等的與GaAs晶格匹配的基板價格昂貴，會使器件的成本上升。并且，這些基板的散熱特性不充分，為了具有散熱設(shè) 計，有時要抑制器件的形成密度，或則具有要在散熱管理可能的范圍內(nèi)使用器件等的限制。因而，謀求一種廉價且能使用散熱特性好的Si基板來制造的、具有質(zhì)量良好的GaAs系的結(jié) 晶薄膜的半導體基板。因此，在本發(fā)明的1個方面中，以提供能夠解決上述課題“半導體基板、半導體基板的制造方法及電子器件”為目的。該目的由權(quán)力要求的獨立項記載的特征組合而達成。另外從屬權(quán)力要求限定了本發(fā)明的更有利的具體例。

發(fā)明內(nèi)容為了解決上述課題，在本發(fā)明的第1方案中，提供一種半導體基板，該半導體基板具備Si基板及形成于基板上的、用于阻擋結(jié)晶生長的阻擋層，所述阻擋層包括覆蓋基板的一部分的覆蓋區(qū)域及位于所述覆蓋區(qū)域的內(nèi)部且不覆蓋基板的開口區(qū)域，所述半導體基板還具有結(jié)晶生長于開口區(qū)域的Ge層及結(jié)晶生長于Ge層上的功能層。在所述第1方案中，Ge層可以以能夠使結(jié)晶缺陷移動的溫度及時間進行退火來形成，退火可以反復(fù)進行多次。在Ge層與功能層之間還具備以500°C以下的溫度形成的GaAs 層，Ge層的與功能層相對置的面可以用含有P的氣體進行表面處理。功能層可為與Ge晶格匹配或準晶格匹配的3-5族化合物層或2-6族化合物層，例如功能層可為與Ge晶格匹配或準晶格匹配的3-5族化合物層，作為3族元素，可以含有Al、Ga、In中的至少一種，作為5 族元素，可以含有N、P、As、Sb中的至少一種。阻擋層可以具有電性絕緣性，例如阻擋層是氧化硅層、氮化硅層、氮氧化硅層或氧化鋁層、或者是層疊了這些層的層。開口區(qū)域的面積可以為Imm2以下。在本發(fā)明的第2方案中，提供一種半導體基板，該半導體基板通過在Si基板的主面形成阻擋結(jié)晶生長的阻擋層，并在所述阻擋層形成在相對于所述基板的主面大致垂直的方向上貫通從而使基板露出而成的開口，再以與所述開口的內(nèi)部的所述基板相接的方式使 Ge層結(jié)晶生長，再使功能層結(jié)晶生長于所述Ge層上而制得。本發(fā)明的第3方案提供一種半導體基板，該半導體基板具備Si基板；設(shè)置于所述基板上并具有開口、用于阻擋結(jié)晶生長的阻擋層；形成于所述開口內(nèi)的Ge層；及在形成所述Ge層后形成的功能層。在上述半導體基板中，所述功能層可與所述Ge層晶格匹配或準晶格匹配。在上述半導體基板中，所述功能層可以形成于所述開口內(nèi)。在上述半導體基板中，所述Ge層可以是在含有氫的氣氛中進行退火而成的Ge層。在上述半導體基板中，所述Ge層可以是在原料氣體中包括含鹵素的氣體的氣氛中，用CVD 法在所述開口選擇性地結(jié)晶生長而形成的Ge層。在上述半導體基板中，在所述Ge層與所述功能層之間還可以具備以600°C以下的溫度形成的GaAs層。在上述半導體基板中，所述 Ge層的與所述功能層相對置的面可以經(jīng)含有P的氣體進行表面處理。在上述半導體基板中，所述功能層可以是3-5族化合物層或2-6族化合物層。在上述半導體基板中，所述功能層是3-5族化合物層，作為3族元素，含有從由Al、 Ga及In所構(gòu)成的組中選擇的1種以上的元素，作為5族元素，可以含有從由N、P、As及Sb 所構(gòu)成的組中選擇的1種以上的元素。在所述半導體基板中，所述功能層的算術(shù)平均粗糙度為0. 02 μ m以下。在上述半導體基板中，所述阻擋層可以是電絕緣性的。在上述半導體基板中，所述阻擋層是從由氧化硅層、氮化硅層、氮氧化硅層及氧化鋁層所構(gòu)成的組中選擇的1種以上的層。在上述半導體基板中，所述阻擋層具有多個所述開口，且在多個開口之中的1個開口和與該1個開口相鄰接的其它開口之間可以具備以比所述阻擋層上表面更快的吸附速度吸附所述功能層的原料的原料吸附部。在上述半導體基板中，具有多個所述阻擋層，且在所述多個阻擋層之中的1個阻擋層和與該1個阻擋層相鄰接的其它阻擋層之間，可具備以比所述多個阻擋層的任何一個上表面更快的吸附速度吸附所述功能層的原料的原料吸附部。在上述半導體基板中，所述原料吸附部可以是到達所述基板的溝槽。在上述半導體基板中，所述溝槽的寬度可以在20 μ m以上500 μ m以下。在上述半導體基板中，具有多個所述原料吸附部，且所述多個原料吸附部彼此間可以以等間隔配置。在上述半導體基板中，所述開口的底面積可以為Imm2以下。在上述半導體基板中，所述開口的底面積可以為1600μπι2以下。在上述半導體基板中，所述開口的底面積可以為 900 μ m2以下。在上述半導體基板中，可以是所述開口的底面為長方形，且所述長方形的長邊為80 μ m以下。在上述半導體基板中，可以是所述開口的底面為長方形，且所述長方形的長邊在40 μ m以下。在上述半導體基板中，所述基板的主面為(100)面，所述開口的底面是正方形或長方形，所述正方形或長方形的至少一邊的方向可以與從由所述主面的<010>方向、<0-10>方向、<001>方向及<00-1>方向所構(gòu)成的組中選擇的任何一方向?qū)嵸|(zhì)上平行。在上述半導體基板中，所述基板的主面為(111)面，所述開口的底面系六邊形，所述六邊形的至少一邊的方向可以與從由所述主面的<1-10>方向、<-110>方向、<0-11>方向、<01-1>方向、<10-1>方向及<-101>方向所構(gòu)成的組中選擇的任何一方向?qū)嵸|(zhì)上平行。另外，關(guān)于表示結(jié)晶的面或方向的米勒指數(shù)(Miller index)，當指數(shù)為負的時候一般是在數(shù)字上面加上橫杠來標示。但在本說明書中，為了方便起見，當指數(shù)為負的時候用負數(shù)標示。例如，單位晶格的a軸、b軸及c軸的各軸與1、-2及3相交的面標示為(1-23)面。表示方向的米勒指數(shù)亦同。本發(fā)明的第4方案提供一種半導體基板的制造方法，該制造方法包括如下步驟: 于Si基板上形成阻擋結(jié)晶生長的阻擋層的步驟；使阻擋層形成圖案，形成覆蓋基板的一部分的覆蓋區(qū)域及位于覆蓋區(qū)域的內(nèi)部且不覆蓋基板的開口區(qū)域的步驟；至少于阻擋層的開口區(qū)域結(jié)晶生長Ge層的步驟；及在Ge層上結(jié)晶生長功能層的步驟。在所述第4方案中，還可以包括以結(jié)晶缺陷能夠移動的溫度及時間對結(jié)晶生長后的Ge層進行退火的步驟，還可以包括反復(fù)進行多次所述退火的步驟。本發(fā)明的第5方案提供一種半導體基板的制造方法，該制造方法包括如下步驟在Si基板的主面形成阻擋結(jié)晶生長的阻擋層的步驟；使所述阻擋層形成圖案，并在所述阻擋層形成在相對于所述基板的主面大致垂直的方向上貫通從而使所述基板露出而成的開口的步驟；以與所述開口的內(nèi)部的所述基板相接的方式使Ge層結(jié)晶生長的的步驟；及使功能層結(jié)晶生長于所述Ge層之上的步驟。本發(fā)明的第6方案提供一種半導體基板的制造方法，該制造方法包括如下步驟: 在Si基板上形成具有開口且阻擋結(jié)晶生長的阻擋層的步驟；在所述開口內(nèi)形成Ge層的步驟；及在形成所述Ge層后形成功能層的步驟。在上述半導體基板的制造方法中，可以在形成所述功能層的步驟中，使所述功能層與所述Ge層晶格匹配或準晶格匹配。在上述半導體基板的制造方法中，可以將所述功能層形成于所述開口內(nèi)。在上述半導體基板的制造方法中，還可以包括以所述Ge層內(nèi)的結(jié)晶缺陷能夠移動的溫度及時間對所述Ge層進行退火的步驟。在上述半導體基板的制造方法中，所述進行退火的步驟中，可以以680°C以上且不足900°C的溫度對所述Ge層進行退火。在上述半導體基板的制造方法中，所述進行退火的步驟中，可以在含有氫的氣氛中對所述Ge層進行退火。在上述半導體基板的制造方法中，可以包括多個所述進行退火的步驟。在上述半導體基板的制造方法中，優(yōu)選在0. IPa以上IOOPa以下的壓力下，以CVD 法使所述Ge層于所述開口選擇性地結(jié)晶生長。在上述半導體基板的制造方法中，可以在原料氣體中包括含鹵素的氣體的氣氛中，用CVD法使所述Ge層在所述開口選擇性地結(jié)晶生長。在上述半導體基板的制造方法中，在形成所述Ge層后，直至形成所述功能層為止的期間內(nèi)，還可以包括以600 °C以下的溫度形成GaAs層的步驟。在上述半導體基板的制造方法中，在形成所述Ge層后、直至形成所述功能層為止的期間內(nèi)，還可以包括以含有P的氣體對所述Ge層的表面進行處理的步驟。在上述半導體基板的制造方法中，所述功能層為3-5族化合物層，作為3族元素，含有從由Al、Ga及In所構(gòu)成的組中選擇的1種以上的元素，作為5族元素，含有從由N、P、As及Sb所構(gòu)成的組中選擇的1種以上的元素，在上述半導體基板的制造方法中，可以使所述功能層以lnm/min以上且300nm/min以下的生長速度結(jié)晶生長。本發(fā)明的第7方案提供一種電子器件，該電子器件具備Si基板及形成于基板上且用于阻擋結(jié)晶生長的阻擋層，阻擋層具有覆蓋基板的一部分的覆蓋區(qū)域及位于覆蓋區(qū) 域的內(nèi)部且不覆蓋基板的開口區(qū)域，該電子器件還具備結(jié)晶生長于開口區(qū)域的Ge層；結(jié) 晶生長于Ge層上的功能層；及形成于功能層的電子元件。在所述第7方案中，電子元件可以是異質(zhì)外延結(jié)雙極型晶體管，且在每一個開口區(qū)域各形成有1個電子元件。此外，電子元件可相互連接，或者，電子元件也可并聯(lián)連接。連接于電子元件的配線或配線的焊接區(qū)可以形成于覆蓋區(qū)域，覆蓋區(qū)域及開口區(qū)域在基板上形成多個，且多個覆蓋區(qū)域及多個開口區(qū) 域可以等間隔地配置。本發(fā)明的第8方案提供一種電子器件，該電子器件通過在Si基板的主面形成阻擋結(jié)晶生長的阻擋層，并在所述阻擋層形成在相對于所述基板的主面大致垂直的方向上貫通從而使所述基板露出而成的開口，再以與所述開口的內(nèi)部的所述基板相接的方式使Ge層結(jié)晶生長，再使功能層結(jié)晶生長于所述Ge層上，于所述功能層形成電子元件而制得。本發(fā)明的第9方案提供一種電子器件，該電子器件具備Si基板；設(shè)置于所述基板上，具有開口且用于阻擋結(jié)晶生長的阻擋層；形成于所述開口內(nèi)的Ge層；在形成所述Ge層后形成的功能層；及形成于所述功能層的電子元件。在上述電子器件中，所述功能層可以與所述Ge層晶格匹配或準晶格匹配。在上述電子器件中，所述功能層系可以形成于所述開口內(nèi)。在上述電子器件中，所述阻擋層具有多個所述開口，且在每一個所述開口各形成有1個所述電子元件。在上述電子器件中，所述電子元件連接于配線或焊接區(qū)，且所述配線或所述焊接區(qū)可以形成于所述阻擋層上。在上述電子器件中，具有多個所述阻擋層，所述多個阻擋層的各個層可以彼此以等間隔配置。在上述電子器件中，所述電子元件為異質(zhì)外延結(jié)雙極型晶體管。在上述電子器件中，具有多個所述電子元件，且多個電子元件的各個彼此連接。在上述電子器件中，具有多個所述電子元件，且多個電子元件的各個并聯(lián)連接。

圖1表示本實施方案的半導體基板101的平面例。圖2放大顯示區(qū)域103。圖3表示在以阻擋層104覆蓋的覆蓋區(qū)域的開口區(qū)域106形成的HBT與半導體基板101的剖面例。圖4表示在半導體基板101制造過程的剖面例。圖5表示在半導體基板101制造過程的剖面例。圖6表示在半導體基板101制造過程的剖面例。圖7表示在半導體基板101制造過程的剖面例。圖8表示在半導體基板101制造過程的剖面例。圖9是用覆蓋區(qū)域的面積的系列表示了在相對開口區(qū)域106面積而固定的外延生長時間內(nèi)的元件形成層124的膜厚的圖表。圖10表示在其他的實施方案的半導體基板201的剖面例。
10
圖11表示在半導體基板201制造過程的剖面例。圖12表示在半導體基板201制造過程的剖面例。圖13表示觀察了以500°C以下的溫度形成了GaAs層202之后表面的SEM像。圖14進一步表示在其他的實施方案的半導體基板301的剖面例。圖15表示在半導體基板301制造過程的剖面例。圖16表示對元件形成層124為GaAs層時的表面進行觀察所得的SEM像。圖17表示未進行退火處理的Ge層120的剖面形狀。圖18表示以700°C進行了退火處理的Ge層120的剖面形狀。圖19表示以800°C進行了退火處理的Ge層120的剖面形狀。圖20表示以850°C進行了退火處理的Ge層120的剖面形狀。圖21表示以900°C進行了退火處理的Ge層120的剖面形狀。圖22表示在實施例1的元件形成層124膜厚的平均值。圖23表示在實施例1的元件形成層124膜厚的調(diào)整系數(shù)。圖24表示在實施例2的元件形成層124膜厚的平均值。圖25表示在實施例2的元件形成層124的電子顯微鏡照片。圖26表示在實施例2的元件形成層124的電子顯微鏡照片。圖27表示在實施例2的元件形成層124的電子顯微鏡照片。圖28表示在實施例2的元件形成層124的電子顯微鏡照片。圖29表示在實施例2的元件形成層124的電子顯微鏡照片。圖30表示在實施例3的元件形成層124的電子顯微鏡照片。圖31表示在實施例3的元件形成層124的電子顯微鏡照片。圖32表示在實施例3的元件形成層124的電子顯微鏡照片。圖33表示在實施例3的元件形成層124的電子顯微鏡照片。圖34表示在實施例3的元件形成層124的電子顯微鏡照片。圖35表示在實施例4的元件形成層124的電子顯微鏡照片。圖36表示在實施例4的元件形成層124的電子顯微鏡照片。圖37表示在實施例4的元件形成層124的電子顯微鏡照片。圖38表示在實施例5的半導體基板的電子顯微鏡照片。圖39表示在實施例6的HBT元件的激光顯微鏡像。圖40表示在實施例7的電子元件的激光顯微鏡像。圖41表示HBT元件的電特性和開口區(qū)域的面積之間的關(guān)系。符號說明101半導體基板102Si 晶片103 區(qū)域104阻擋層106 開口區(qū)域108集電極110發(fā)射電極
112基電極
120Ge 層
124元件形成層
130氧化硅膜
140區(qū)域
142括號
201半導體基板
202GaAs層
204形成物
301半導體基板
302Ge 層
具體實施方式以下，通過發(fā)明的實施方案來說明本發(fā)明的其中一個方面，但以下的實施方案并非限定申請專利的范圍，此外，實施方案中所說明的特征的組合并不全都是發(fā)明的解決方式所必須的。圖1是顯示本實施方案的半導體基板101的平面例。本實施方案的半導體基板101中，在Si晶片102上具備形成元件的區(qū)域103。如圖所示，區(qū)域103在Si晶片102 的表面形成有多個，并等間隔地配置。Si晶片102可為Si基板的一例。Si晶片102可利用市售的Si晶片。圖2是放大顯示區(qū)域103。在區(qū)域103形成阻擋層104。阻擋層104形成于Si晶片102之上，用于阻擋結(jié)晶生長。作為結(jié)晶生長，可以例示外延生長。阻擋層104可為電絕緣性的。作為阻擋層104，能夠舉例有氧化硅層、氮化硅層、氮氧化硅層或氧化鋁層、或者層疊了這些而得的層。阻擋層104具有覆蓋區(qū)域，其覆蓋Si晶片102的一部分；及開口區(qū)域106，其位于覆蓋區(qū)域的內(nèi)部且不覆蓋Si晶片102。BP, Si晶片102的一部分被阻擋層104覆蓋的區(qū) 域可為覆蓋區(qū)域的一例，在阻擋層104的中央部形成未覆蓋Si晶片102的開口區(qū)域106。1 個開口區(qū)域106的面積，可以例示Imm2以下，優(yōu)選小于0. 25mm2。阻擋層104在開口區(qū)域106具有開口。此外，在本說明書中，開口的[底面形狀] 是指，形成有開口的層的基板側(cè)的面的開口形狀。也可以將開口的底面形狀稱為開口的底面。此外，覆蓋區(qū)域的[平面形狀]是指，將覆蓋區(qū)域投影至基板的主面時的形狀。也將覆蓋區(qū)域的平面形狀的面積稱為覆蓋區(qū)域的面積。Si晶片102的表面可為基板的主面的一例。開口的底面積可為0. Olmm2以下，優(yōu)選可為1600 μ m2以下，更優(yōu)選可為900 μ m2以下。在上述面積為0. Olmm2以下時，與上述面積大于0. Olmm2的情形相比，能夠縮短形成于開口的內(nèi)部的Ge層的退火處理所需要的時間。此外，當功能層與基板的熱膨脹系數(shù)之差大時，會容易因為熱退火而在功能層產(chǎn)生局部性的翹曲。而即使在如此的情形中，通過將開口的底面積設(shè)定為0. Olmm2以下，便能夠抑制因上述翹曲造成在功能層產(chǎn)生結(jié)晶缺陷。當開口的底面積為1600 μ m2以下時，利用形成于開口內(nèi)部的功能層而能夠制造出高性能的器件。當上述面積為900μπι2以下時，能夠制造出高成品率的上述器件。
12
另一方面，開口的底面積可為25 μ m2以上。若上述面積比25 μ m2小，則在使結(jié)晶外延生長于開口的內(nèi)部時，該結(jié)晶的生長速度會變得不穩(wěn)定，且形狀容易產(chǎn)生不整齊。此外，當上述面積變得小于25 μ m2時，器件加工困難，會使合格率下降，因此并不適合工業(yè)性生產(chǎn)。此外，開口的底面積相對于覆蓋區(qū)域的面積之比例宜為0.01%以上。若上述比例小于0. 01 %，則在使結(jié)晶生長于開口的內(nèi)部時，該結(jié)晶的生長速度會變得不穩(wěn)定。在求取上述比例時，若在1個覆蓋區(qū)域的內(nèi)部形成多個開口，則所謂的開口的底面積是指該覆蓋區(qū)域的內(nèi)部所含有的多個開口的底面積的總和。當開口的底面形狀為正方形或者長方形時，該底面形狀的一邊長度可為100 μ m 以下，優(yōu)選可為80 μ m以下，更優(yōu)選可為40 μ m以下，最好可為30 μ m以下。當上述底面形狀的一邊長度為100 μ m以下時，與上述底面形狀的一邊長度大于100 μ m的情形相比，能夠縮短形成于開口內(nèi)部的Ge層的退火處理所需要的時間。此外，即使在功能層與基板之間的熱膨脹系數(shù)之差大的情形中，也能夠抑制功能層產(chǎn)生結(jié)晶缺陷。當開口的底面形狀的一邊長度為80 μ m以下時，可利用形成于開口的內(nèi)部的功能層而制造出高性能的器件。當上述底面形狀的一邊長度為40 μ m以下時，能夠制造出高成品率的上述器件。在此，當開口的底面形狀為長方形時，上述一邊的長度可為長邊長度。在1個覆蓋區(qū)域的內(nèi)部宜形成1個開口。由此，在使結(jié)晶外延生長于開口的內(nèi)部時，能夠使該結(jié)晶的生長速度穩(wěn)定化。此外，在1個覆蓋區(qū)域的內(nèi)部也可形成多個開口。此時，多個開口宜等間隔地配置。由此，在使結(jié)晶外延生長于開口的內(nèi)部時，能夠使該結(jié)晶的生長速度穩(wěn)定化。當開口的底面形狀為多邊形時，該多邊形的至少一邊的方向宜為與基板的主面的晶體學面方位的一個面方位實質(zhì)上平行。上述晶體學面方位只要選擇為使生長于開口的內(nèi) 部的結(jié)晶的側(cè)面形成穩(wěn)定的面即可。在此，所謂的[實質(zhì)上平行]包含上述多邊形的一邊的方向與基板的晶體學面方位的一個面方位從平行方向稍微傾斜的情況。上述傾斜的大小可為5°以下。由此，能夠抑制上述結(jié)晶的不整齊，使上述結(jié)晶穩(wěn)定地形成。其結(jié)果可獲得以下效果結(jié)晶容易生長，得到形狀整齊的結(jié)晶，且能夠獲得優(yōu)質(zhì)結(jié)晶?；宓闹髅婵蔀?100)面、(110)面或(111)面、或者與這些等效的面。此外，基板的主面也可從上述晶體學面方位稍微傾斜。即，上述基板可具有傾斜角(off angle)。上述傾斜可為10°以下。上述傾斜的大小可優(yōu)選為0.05°以上6°以下，更優(yōu)選為0.3°以上6°以下。當使方形結(jié)晶生長于開口的內(nèi)部時，基板的主面可為(100)面或(110)面或者與這些等效的面。由此，使上述結(jié)晶容易出現(xiàn)4重對稱的側(cè)面。作為一例，針對在Si晶片102的表面的(100)面形成阻擋層104，并在阻擋層104 形成具有正方形或長方形的底面形狀的開口區(qū)域106，再在開口區(qū)域106的內(nèi)部形成Ge層 102及作為元件形成層124的一例的GaAs結(jié)晶的情形進行說明。此時，開口區(qū)域106的底面形狀的至少一邊方向可與從由Si晶片102的<010>方向、<0-10>方向、<001>方向及 <00-1>方向所構(gòu)成的組中所選擇出的任一方向?qū)嵸|(zhì)上平行。由此，使GaAs結(jié)晶的側(cè)面出現(xiàn) 穩(wěn)定的面。作為另一例，以在Si晶片102的表面的(111)面形成阻擋層104，并在阻擋層104 形成具有六邊形的底面形狀的開口區(qū)域106，再在開口區(qū)域106的內(nèi)部形成Ge層120及作為元件形成層124的一例的GaAs結(jié)晶的情形為例進行說明。此時，開口區(qū)域106的底面形狀的至少一邊方向可與從由Si晶片102的<1_10>方向、<_110>方向、<0_11>方向、<01_1> 方向、<10-1>方向及<-101>方向所構(gòu)成的組中所選擇出的任一方向?qū)嵸|(zhì)上平行。由此，使 GaAs結(jié)晶的側(cè)面出現(xiàn)穩(wěn)定的面。另外，開口區(qū)域106的平面形狀可為正六邊形。同樣，也能夠不形成GaAs結(jié)晶而形成屬于六方晶的結(jié)晶的GaN結(jié)晶。另外，在Si晶片102可形成多個阻擋層104。由此，可在Si晶片102形成多個覆蓋區(qū)域。多個阻擋層104之中，一個阻擋層104和與之相鄰接的其它阻擋層104之間可以配置以比多個阻擋層104的任一上表面更快的吸附速度吸附Ge層120或元件形成層124 的原料的原料吸附部。多個阻擋層104可分別由原料吸附部所包圍。由此，在使結(jié)晶外延生長于開口的內(nèi)部時，能夠使該結(jié)晶的生長速度穩(wěn)定化。Ge層或功能層可為上述結(jié)晶的一例。此外，各個阻擋層104可具有多個開口。多個開口之中，一個開口和與之相鄰接的其它開口之間可含有原料吸附部。對于原料吸附部而言，上述多個原料吸附部可分別以等間隔配置。原料吸附部可為Si晶片102的表面。原料吸附部可為到達Si晶片102的溝槽。上述溝槽的寬度可為20 μ m以上500 μ m以下。原料吸附部可等間隔地配置。原料吸附部可為結(jié)晶生長的區(qū)域。在化學氣相生長法(CVD法)或氣相外延生長法(VPE法)中，將含有欲形成的薄膜結(jié)晶的構(gòu)成元素的原料氣體供給至基板上，并通過原料氣體的氣相或在基板表面的化學反應(yīng)而形成薄膜。供給至反應(yīng)裝置內(nèi)的原料氣體由于氣相反應(yīng)而產(chǎn)生反應(yīng)中間體(以下，也稱之為前體)。所產(chǎn)生的反應(yīng)中間體擴散在氣相中，吸附于基板表面。吸附于基板表面的反應(yīng)中間體表面擴散在基板表面，以固體膜的形式析出。由于相鄰接的2個阻擋層104之間配置原料吸附部或者阻擋層104被原料吸附部包圍，從而使覆蓋區(qū)域的表面擴散的上述前體例如被原料吸附部捕獲、吸附或固定。由此，在使結(jié)晶外延生長于開口的內(nèi)部時，能夠使該結(jié)晶的生長速度穩(wěn)定化。上述前體可為結(jié)晶的原料的一例。在本施方案中，在Si晶片102的表面配置規(guī)定大小的覆蓋區(qū)域，且覆蓋區(qū)域被Si 晶片 102 的表面包圍。例如，在利用 MOCVD(Metal-OrganicChemical Vapor Deposition 金屬有機化學氣相沉積)法來使結(jié)晶生長在開口區(qū)域106的內(nèi)部時，到達Si晶片102的表面的前體的一部分在Si晶片102的表面結(jié)晶生長。如此，上述前體的一部分在Si晶片102 的表面被消耗，由此，使形成于開口的內(nèi)部的結(jié)晶的生長速度穩(wěn)定化。作為原料吸附部的其他例，可列舉出Si、GaAs等半導體部。例如，以離子電鍍法、濺鍍法等方法，將非晶型半導體、半導體多晶堆積至阻擋層104的表面，由此而能夠形成原料吸附部。原料吸附部也可配置在阻擋層104和與之相鄰接的阻擋層104之間，也可包含在阻擋層104中。此外，在相鄰接的2個覆蓋區(qū)域之間配置阻擋前體擴散的區(qū)域或者用阻擋前體擴散的區(qū)域包圍覆蓋區(qū)域也能夠獲得相同的效果。相鄰接的2個阻擋層104只要稍微有點距離，上述結(jié)晶的生長速度便會穩(wěn)定。相鄰接的2個阻擋層104之間的距離可為20μπι以上。由此，上述結(jié)晶的生長速度會更加穩(wěn) 定。在此，相鄰接的2個阻擋層104之間的距離是指某一個阻擋層104的外周上的點和與該阻擋層104相鄰接的其它阻擋層104的外周上的點之間的最短距離。多個阻擋層104可
14等間隔地配置。尤其是在相鄰接的2個阻擋層104之間的距離不足10 μ m時，通過將多個阻擋層104等間隔地予以配置，能夠使開口的結(jié)晶的生長速度穩(wěn)定。另外，Si晶片102可為不含雜質(zhì)的高電阻的晶片，也可為含有P型或η型雜質(zhì)的中電阻或低電阻的晶片。Ge層120也可為不含雜質(zhì)的Ge，也可含有ρ型或η型雜質(zhì)。在本實施方案的半導體基板101中顯示圖2所示的在開口區(qū)域106形成 HBT(Heterojunction Bipolar Transistor 異質(zhì)外延結(jié)型雙極晶體管)來作為電子元件之例。在包圍開口區(qū)域106的覆蓋區(qū)域的阻擋層104上分別形成有連接于HBT的集極的集電極108、連接于發(fā)射極的發(fā)射電極110、及連接于基極的基電極112。S卩，連接于屬于電子元件的一例的HBT的電極形成于覆蓋區(qū)域。另外，電極也能夠被配線或配線的焊接區(qū)取代。此外，屬于電子元件的一例的HBT可在每一個開口區(qū)域106 各形成一個。作為HBT而例示的電子元件可彼此連接，也可并聯(lián)連接。圖3表示在被阻擋層104覆蓋的覆蓋區(qū)域的開口區(qū)域106形成的HBT與半導體基板101的剖面例。半導體基板101具備Si晶片102、阻擋層104、Ge層120和元件形成層 124。于元件形成層124形成HBT而作為電子元件。另外，形成于元件形成層124的電子元件，雖然在本實施方案中例示了 HBT，但并非以此為限。例如也可為發(fā)光二極管、HEMT (High ElectronMobility Transistor ；高電子移動率晶體管)、太陽能電池、薄膜傳感器等電子元件等。在元件形成層124的表面分別形成HBT的集極臺面(mesa)、發(fā)射極臺面及基極臺面。在集極臺面、發(fā)射極臺面及基極臺面的表面經(jīng)由接觸孔(contact hole)而形成集電極 108、發(fā)射電極110及基極電極112。元件形成層124含有HBT的集極層、發(fā)射極層及基極層。作為集極層，可以例示從基板方向?qū)⑤d流子濃度3.0\1018(^3、膜厚50011111的 n+GaAs層，與載流子濃度1. OX 1016cm_3、膜厚500nm的rTGaAs層依次進行層疊的層疊膜。作為基極層，可以例示載流子濃度5. OX 1019cm_3、膜厚50nm的p_GaAs層。作為發(fā)射極層，可例示從基板方向?qū)⑤d流子濃度3. OX 1017cm_3、膜厚30nm的rTInGaP層和載流子濃度 3. OX 1018cnT3、膜厚 IOOnm 的 n+GaAs 層及載流子濃度 1. 0 X 1019cnT3、膜厚 IOOnm 的 n+InGaAs 層依次層疊的層疊膜。Si晶片102及阻擋層104可如上所述。Ge層120結(jié)晶生長于阻擋層104的開口區(qū)域106。也可選擇性地進行結(jié)晶生長。作為結(jié)晶生長的一例，可例舉出外延生長。即，在例如外延生長Ge層120時，由于阻擋層104會阻擋外延生長，因此Ge層120不會形成于阻擋層104的上表面，而會外延生長于未被阻擋層104覆蓋的開口區(qū)域106的Si晶片102的上表面。Ge層120能夠以使結(jié)晶缺陷移動的溫度及時間進行退火處理，退火處理能夠反復(fù) 多次。Ge層120可在不足900°C的溫度下進行退火，優(yōu)選在850°C以下的溫度下進行退火。由此，能夠維持Ge層120的表面平坦性。當于Ge層120的表面層疊其他層時，Ge層 120的表面的平坦性尤其重要。另一方面，Ge層120可在680°C以上的溫度下進行退火，優(yōu) 選在700°C以上的溫度下進行退火。由此，能夠降低Ge層120的結(jié)晶缺陷的密度。Ge層 120可在680°C以上且不足900°C的條件下進行退火。圖17至圖21表示退火溫度與Ge層120的平坦性之間的關(guān)系。圖17表示未進行
15退火處理的Ge層120的剖面形狀。圖18、圖19、圖20至圖21分別表示以700°C、80(TC、 850°C、900°C下進行退火處理時的Ge層120的剖面形狀。Ge層120的剖面形狀利用激光顯微鏡進行觀察。各圖的縱軸表示與Si晶片102的主面垂直的方向上的距離，表示Ge層 102的膜厚。各圖的橫軸表示與Si晶片102的主面平行的方向上的距離。在各圖中，Ge層120以下述的步驟形成。首先，以熱氧化法，于Si晶片102的表面形成SiO2層的阻擋層104，在阻擋層104形成覆蓋區(qū)域及開口區(qū)域106。Si晶片102使用了市售的單晶Si基板。覆蓋區(qū)域的平面形狀是邊長為400 μ m的正方形。接下來，以CVD 法，使Ge層120選擇性地生長在開口區(qū)域106的內(nèi)部。由圖17至圖21可知，退火溫度越低，Ge層120的表面的平坦性越好?？芍谕?火溫度不足900°C時，Ge層120的表面尤其呈現(xiàn)優(yōu)異的平坦性。Ge層120可在大氣氣氛下、氮氣氛下、氬氣氛下、或者氫氣氛下進行退火。尤其是通過在含有氫的氣氛中對Ge層120進行退火處理，從而使Ge層120的表面狀態(tài)維持平滑的狀態(tài)，并且可降低Ge層120的結(jié)晶缺陷的密度。Ge層120可以在滿足使結(jié)晶缺陷能夠移動的溫度及時間的條件下進行退火。當對Ge層120施行退火處理時，Ge層120內(nèi)部的結(jié)晶缺陷會在Ge層120的內(nèi)部移動，而例如被Ge層120與阻擋層104之間的界面、Ge層120的表面、或Ge層120的內(nèi)部的吸集區(qū) 所捕獲。由此，能夠?qū)e層120的表面附近的結(jié)晶缺陷予以排除。Ge層120與阻擋層104 之間的界面、Ge層120的表面、或Ge層120的內(nèi)部的吸集區(qū)可為捕獲能夠在Ge層120的內(nèi)部移動的結(jié)晶缺陷的缺陷捕獲部的一例。缺陷捕獲部可為結(jié)晶的界面或表面、或者物理性的傷痕。缺陷捕獲部可配置在退火處理的溫度及時間內(nèi)結(jié)晶缺陷能夠移動的距離內(nèi)。另外，Ge層120可以是對功能層提供種晶(seed)面的種晶層的一個例子。作為種晶層的其他例，可舉例有SixGei_x(式中，0 ≤χ < 1)。同時，退火可以是2級退火，即重復(fù)進行以800 900°C、2 10分種的高溫退火和以680 780°C、2 10分鐘的低溫退火處理。Ge層120可選擇性地結(jié)晶生長于開口區(qū)域106。Ge層120能夠以例如CVD法或 MBE法(Molecular Beam Epitaxy 分子束外延法)來形成。原料氣體可為GeH4。Ge層120 可在0. IPa以上IOOPa以下的壓力下以CVD法來形成。由此，Ge層120的生長速度便不容易受到開口區(qū)域106的面積的影響。結(jié)果，例如，Ge層102的膜厚的均勻性得到提升。此外，在此情形中，能夠抑制阻擋層104的表面的Ge結(jié)晶的堆積。Ge層120可在原料氣體中包括含鹵素的氣體的氣氛中以CVD法來形成。含有鹵素的氣體可為氯化氫氣體或氯氣。由此，即使是在IOOPa以上的壓力下，以CVD法來形成Ge 層120時，仍能夠抑制Ge結(jié)晶堆積在阻擋層104的表面。另外，在本實施方案中，雖然圍繞Ge層120接觸于Si晶片102表面而形成的情況進行了說明，但并不限定于此。比如，也可以在Ge層120和Si晶片102之間配置其他的層。上述的其他層，可為單一的層，也可包含多個層?？赏ㄟ^下述的步驟形成Ge層120。首先，以低溫形成種晶。種晶可以是SixGei_x(式中，0≤χ<1)。種晶的生長溫度可為330°C以上450°C以下。此后，將形成有種晶的Si晶片102的溫度升溫至預(yù)定溫度，即可形成Ge層120。
元件形成層124可為功能層的一例。在元件形成層124能夠形成如上所述可作為電子元件的一例的HBT。元件形成層124也可接觸于Ge層120而形成。S卩，元件形成層124 結(jié)晶生長于Ge層120上。作為結(jié)晶成長的一例，可舉例有外延生長。元件形成層124，可以是與Ge晶格匹配或準晶格匹配的3_5族化合物層或是2_6 族化合物層。或者，元件形成層124，可以是與Ge晶格匹配或準晶格匹配的3-5族化合物層，作為3族元素，包含Al、Ga、In中的至少一種，作為5族元素，包含N、P、As、Sb中的至少一種。比如作為元件形成層124，能例示GaAs層。所謂準晶格匹配是指互相接觸的2個半導體層的各自的晶格常數(shù)之差小，因此雖然不是完全的晶格匹配，但由于晶格失配而發(fā) 生的缺陷在不顯著的范圍內(nèi)，是大體上晶格匹配并能夠?qū)盈B互相接觸的2個半導體層的狀態(tài)。比如，Ge層和GaAs層的層疊狀態(tài)即被稱作為準晶格匹配。元件形成層124可為算術(shù)平均粗糙度(以下，也稱之為Ra值)為0.02 μ m以下，較好可為Ο.ΟΙμπι以下。由此，利用元件形成層124，能夠形成高性能的器件。在此，Ra值是表示表面粗糙度的指標，可根據(jù)JIS Β0601-2001來算出。Ra值可采用下述方式算出，即，將一定長度的粗糙度曲線以中心線為基準折疊，再用由該粗糙度曲線與該中心線所得到的面積除以所量測得的長度而算出。元件形成層124的生長速度可為300nm/min以下，優(yōu)選可為200nm/min以下，更優(yōu) 選可為60nm/min以下。由此，能夠使元件形成層124的Ra值成為0. 02 μ m以下。另一方面，元件形成層124的生長速度可為lnm/min以上，優(yōu)選可為5nm/min以上。由此，能夠不用犧牲生產(chǎn)率而獲得高質(zhì)量的元件形成層124。例如，可使元件形成層124以lnm/min以上 300nm/min以下的生長速度結(jié)晶生長。另外，在本實施方案中，雖然圍繞在Ge層120的表面形成元件形成層124的情況進行了說明，但并不受此限定。比如，也可以在Ge層120和元件形成層124之間配置中間層。中間層可以是單一的層，也可以包含多個層。中間層可以在600°C以下形成，優(yōu)選在 550°C以下形成。以此，可提高元件形成層124的結(jié)晶性。另一方面，中間層可以在400°C以上形成。中間層可以在400°C以上600°C以下形成。由此可提高元件形成層124的結(jié)晶性。中間層可以是600°C以下，最好是550°C以下的溫度下形成的GaAs層。元件形成層124可通過下述的步驟形成，首先，在Ge層120的表面形成中間層。中間層的生長溫度可以是600°C以下。此后，將形成有中間層的Si晶片102的溫度升溫到預(yù) 定的溫度后，形成元件形成層124。圖4至圖8表示半導體基板101在制造過程中的剖面例。如圖4所示，準備Si晶片102，并在Si晶片102的表面形成作為阻擋層的例如氧化硅膜130。氧化硅膜130能夠使用例如熱氧化法來形成。氧化硅膜130的膜厚可形成為例如1 μ m。如圖5所示，使氧化硅膜130形成圖案(patterning)而形成阻擋層104。利用阻擋層104的形成，而形成開口區(qū)域106。可使用例如光刻法(photolithograph)形成圖案。如圖6所示，將Ge層120例如外延生長于開口區(qū)域106。Ge層120的外延生長能夠使用例如MOCVD法(有機金屬化學氣相生長法)或MBE法(分子線外延法)。原料氣體可使用GeH4。如圖7所示，對外延生長的Ge層120施行熱退火處理。熱退火處理中，可例如在實施以未達Ge熔點的溫度下進行的高溫退火處理后再實施以比高溫退火處理溫度低的溫
17度下進行的低溫退火處理這2階段的退火處理。而且，這2階段的退火處理可反復(fù)進行多次。作為高溫退火處理的溫度及時間，可舉例有900°C，10分鐘，作為低溫退火處理的溫度及時間，可舉例有780°C，10分鐘。反復(fù)的次數(shù)可例示10次。在本實施方案中，在使Ge層120例如外延生長后重復(fù)多次2階段的退火處理。因此，能夠通過退火處理而使在外延生長的階段存在的結(jié)晶缺陷向Ge層120的邊緣部移動，將該結(jié)晶缺陷排除至Ge層120的邊緣部，由此，能夠?qū)e層120的結(jié)晶缺陷密度形成為極低的程度。由此，能夠減少之后形成的例如起因于取向附生膜(印itaxial film)的基板材料而產(chǎn)生的缺陷，就結(jié)果而言能夠提升形成于元件形成層124的電子元件的性能。此外，即使為起因于晶格不匹配而無法直接結(jié)晶生長于硅基板的種類的薄膜，仍能夠以結(jié)晶性優(yōu)異的Ge層120作為基板材料來形成質(zhì)量優(yōu)良的結(jié)晶薄膜。如圖8所示，使元件形成層124例如外延生長于Ge層120上。作為元件形成層 124，可舉例有GaAs層或含有InGaAs等的GaAs層疊膜。GaAs層或GaAs系層疊膜的外延生長能夠使用例如MOCVD法或MBE法。原料氣體能夠使用例如TM-Ga(trimethy 1 gallium 三甲基鎵)、AsH3(arsine ；三氫化砷)等氣體。生長溫度，可舉例有600°C至650°C。在GaAs層等的外延生長中，由于阻擋層104會阻擋生長，因此GaAs層等不會形成于阻擋層104上，而選擇性地形成于Ge層 120 上。之后，只要采用公知的方法，在元件形成層124形成例如HBT等電子元件便可完成圖3所示的半導體基板101。由上述方法，便能夠制造本實施方案的半導體基板101。以下，說明以上述方法實際制成的半導體基板101的實驗結(jié)果。圖9利用以間隔為500 μ m形成的覆蓋區(qū)域的面積系列來顯示相對于開口區(qū)域106 的面積而固定的外延生長時間內(nèi)的元件形成層124的膜厚的實驗圖表?？v軸表示元件形成層124的膜厚，但可由固定的生長時間內(nèi)的膜厚換算為元件形成層124的生長速度。從圖 9可知，生長速度隨著覆蓋區(qū)域變大而增加。這表示在覆蓋區(qū)域結(jié)晶未生長，原料集中于開口區(qū)域106從而使生長速度增加，也就是原料效率提高了。在該圖中，區(qū)域140所圍起的小區(qū)域(plot)表示覆蓋區(qū)域為500 μ m □的情形，顯示出元件形成層124的生長速度并不穩(wěn)定。如上所述，由于以500 μ m的間隔來形成覆蓋區(qū) 域，因此當覆蓋區(qū)域為500μπι □時，相鄰接的覆蓋區(qū)域變成互相連接。在此情況下由于生長速度不穩(wěn)定，因此不優(yōu)選。覆蓋區(qū)域最好為留有間隔地配置。另一方面，用括號所圍起的覆蓋區(qū)域為50 μ m □至400 μ m □時，則顯示元件形成層124的生長速度穩(wěn)定，暗示元件形成層124的生長速度與覆蓋區(qū)域的面積具有相關(guān)性。另外，雖然與開口區(qū)域106的面積之間相關(guān)性并不太大，但有生長速度會隨著開口區(qū)域106變大而降低的傾向。相反地，可以比較明確地得到生長速度具有隨著覆蓋區(qū)域變大而增加的傾向，由該結(jié)果能夠考察到在覆蓋區(qū)域中被阻擋生長的結(jié)晶前體遷移至開口區(qū)域106，而到達開口區(qū)域106的結(jié)晶前體幫助薄膜生長。如上所述，使Ge層120選擇性地形成于以阻擋層104界定的開口區(qū)域106，并對 Ge層120施行多次2階段的退火處理，從而能夠提升Ge層120的結(jié)晶性。由于半導體基板101采用Si晶片102，因此能夠以低廉的價格制造半導體基板101，此外，能夠?qū)⑿纬捎?元件形成層124的電子元件發(fā)出的熱予以有效率地排熱。
圖10顯示其他實施方案的半導體基板201的剖面例。半導體基板201與半導體基板101大致相同，只是在具備以500°C以下的溫度形成的GaAs層202的方面與半導體基板101的情況不同。在以下的說明中針對與半導體基板101不同之點進行說明。圖11及圖12表示半導體基板201在制造過程中的剖面例。半導體基板201的Ge 層120形成之前的制造過程，可與半導體基板101的到圖7為止的制造過程相同。如圖11所示，在形成Ge層120后形成GaAs層202。GaAs層202可如上所述以 5000C以下的溫度形成。GaAs層202的形成能夠使用例如MOCVD法或MBE法。原料氣體可使用TE-Ga(triethyl gallium ；三乙基鎵)、AsH3 (arsine三氫化砷)。作為生長溫度，可例示如450 0C οGaAs層202在該實施方案中以低溫形成。因而，阻擋層104的功能完全沒有發(fā)揮作用，阻擋層104表面析出GaAs的形成物204。形成物204能夠通過蝕刻法等適宜地除去，如圖12所示，除去形成物204。此后的工序，可以與半導體基板101的情況相同。圖13表示觀察了以500°C以下的溫度形成GaAs層202之后的表面得到的SEM像。在中央部分的開口區(qū)域形成GaAs層202，在周邊的阻擋層的表面有形成物析出。但，析出的形成物可以如上所述用蝕刻法等除去。在半導體基板201中，形成了以500°C以下的溫度形成的GaAs層202。即使是低溫生長的GaAs層202，元件形成層124的結(jié)晶性仍有某種程度的提高。因而，可以說獲得了可以廉價地提供半導體基板201，使在元件形成層124形成的電子元件高性能化的、與半導體基板101的情況同樣的效果。圖14進一步表示在又一實施方案中的半導體基板301的剖面例。半導體基板301 與半導體基板101大體上相同，但在半導體基板301的Ge層302的與元件形成層124對置的表面是用含P的氣體進行表面處理的方面不相同。以下的說明，圍繞和半導體基板101 的情況不同的點進行說明。圖15表示半導體基板301在制造過程中的剖面例。到半導體基板301的Ge層形成為止的制造過程，可與半導體基板101的到圖7為止的制造過程相同。如圖15所示，在形成了 Ge層302之后，對Ge層302的表面比如實施PH3暴露處理。由于通過PH3處理Ge 層302的表面，因而能夠提高生長的GaAs層的結(jié)晶質(zhì)量。作為PH3處理的優(yōu)選處理溫度，比如可以為500°C以上900°C以下。如果比500°C 低，則不呈現(xiàn)處理的效果，如果比900°C高則Ge層302將會變質(zhì)，因此不優(yōu)選。作為更佳的處理溫度能例舉600°C以上800°C以下。暴露處理也可利用等離子體等來活化PH3。此后的工序，可與半導體基板101的工序情況相同。另外，在半導體基板301中，與半導體基板101的情況相同，也可在Ge層302和元件形成層124之間配置中間層。中間層可為單一的層，也可以包含多個層。中間層可以在 600°C以下形成，優(yōu)選在550°C以下形成。由此，元件形成層124的結(jié)晶性提高。中間層可以是在600°C溫度以下形成的GaAs層，優(yōu)選為550°C以下溫度形成的GaAs層。中間層可以在 400°C以上形成。這種情況下，Ge層302的與中間層對置的表面，可以由含P的氣體進行表面處理。圖16表示觀察形成GaAs層作為元件形成層124時的表面所得到的SEM像。在表面沒有觀察到μ m級的凹凸，能夠推認結(jié)晶缺陷水平為極低的程度。和半導體基板301的情況一樣，即使用含P的原料氣體處理了 Ge層302表面，仍能夠使作為元件形成層124的 GaAs層的結(jié)晶性良好。因而，可以得到以低廉的價格提供半導體基板301，且能夠獲得稱之為使在元件形成層124形成的電子元件高性能化的與半導體基板101的情況同樣的效果。實施例(實施例1)制作具有Si晶片102、阻擋層104、Ge層120和元件形成層124的半導體基板，并考查了在阻擋層104中形成的開口內(nèi)部生長的結(jié)晶的生長速度與覆蓋區(qū)域的大小及開口的大小之間的關(guān)系。實驗如下改變形成于阻擋層104的覆蓋區(qū)域的平面形狀及開口的底面形狀，測量在一定時間期間所生長的元件形成層124的膜厚。首先，以下述步驟，在Si晶片102表面形成了覆蓋區(qū)域及開口。作為Si晶片102 的一個例子，使用了市售的單晶Si基板。根據(jù)熱氧化法，在Si晶片102表面形成了作為阻擋層104的一個例子的SiO2層。對上述SiO2層進行蝕刻，形成指定大小的SiO2層。指定大小的SiO2層形成3個以上。此時，指定大小的SiO2層的平面形狀設(shè)計為同樣大小的正方形。同時，通過蝕刻法，在上述正方形的SiO2層的中心形成了指定大小的開口。這個時候，設(shè)計以上述正方形的SiO2 層的中心與上述開口的中心相符。上述正方形的每一個SiO2層形成了 1個開口。另外，在本說明書中，有時稱上述正方形的SiO2層一邊的長度為覆蓋區(qū)域的一邊的長度。接著，通過MOCVD法，使Ge層120選擇性地生長在上述開口。原料氣體使用了 GeH4。原料氣體的流量及成膜時間分別設(shè)定為指定值。其次，通過MOCVD法，形成了作為元件形成層124的一例的GaAs結(jié)晶。GaAs結(jié)晶通過在620°C、8MPa的條件下，在開口內(nèi)部的Ge層 120表面使之外延生長而成。原料氣體使用了三甲基鎵及三氫化砷。原料氣體的流量及成膜時間，分別設(shè)定為指定的值。形成了元件形成層124之后，測量元件形成層124的膜厚。元件形成層124的膜厚，根據(jù)針式段差計(KLA Tencor公司制，Surface Profiler P-10)，測量在元件形成層124 的3處的測量點的膜厚，再取該3處的膜厚的平均而算出。同時，也算出了在該3處的測量點的膜厚的標準差。另外，上述膜厚也可以用以下方式計算，即通過透射式電子顯微鏡或掃描型電子顯微鏡進行的剖面觀察法來直接測量在元件形成層124的3處的測量點的膜厚，再取該3處的膜厚的平均而算出。按照以上的順序，圍繞將覆蓋區(qū)域的一邊的長度設(shè)定為50 μ m、100 μ m、200 μ m、 300 μ m、400 μ m或500 μ m時的各種情況，改變開口的底面形狀，并測量了元件形成層124的膜厚。分別對開口的底面形狀是邊長為 ο μ m的正方形的情況、邊長為20 μ m的正方形的情況、短邊為30 μ m且長邊為40 μ m的長方形的情況這3種情況進行了實驗。再者，當覆蓋區(qū)域的一邊的長度為500 μ m時，一體性地形成多個上述正方形的 SiO2層。在這種情況下，一邊的長度為500 μ m的覆蓋區(qū)域并不是以500 μ m間隔進行配置，但為了方便起見，而以覆蓋區(qū)域的一邊的長度為500 μ m來表示。同時，為了方便起見，而將鄰接的2個覆蓋區(qū)域之間的距離表示為0 μ m。圖22及圖23表示實施例1的實驗結(jié)果。圖22表示在實施例1的各種情況的元件形成層124膜厚的平均值。圖23表示在實施例1的各種情況的元件形成層124膜厚的調(diào)整系數(shù)。
20
圖22表示元件形成層124的生長速度和覆蓋區(qū)域的大小及開口的大小之間的關(guān) 系。在圖22中，縱軸表示一定時間之內(nèi)所生長的元件形成層124的膜厚[A]，橫軸表示覆蓋區(qū)域的一邊的長度[μ m]。在本實施例中，元件形成層124的膜厚因為是一定時間之內(nèi)所生長的膜厚，因此以該時間除該膜厚，能獲得元件形成層124的生長速度的近似值。在圖22中，菱形標記表示開口的底面形狀是邊長為10 μ m的正方形的情況下的實驗數(shù)據(jù)，四角形標記表示開口的底面形狀是邊長為20 μ m的正方形的情況下的實驗數(shù)據(jù)。在同圖中，三角形的標記表示開口的底面形狀是長邊為40 μ m且短邊為30 μ m的長方形時的實驗數(shù)據(jù)。從圖22可知，上述生長速度隨著覆蓋區(qū)域的尺寸變大，而呈現(xiàn)單遞增。同時，上述生長速度，在覆蓋區(qū)域的一邊的長度是400 μ m以下的情況下，大體上呈線性增加，而由于開口的底面形狀造成的偏差明顯減少。另一方面，還可知當覆蓋區(qū)域的一邊長度為500μπι 時，與覆蓋區(qū)域的一邊的長度是400 μ m以下的情況比較，生長速度急劇地增加，發(fā)現(xiàn)由于開口的底面形狀造成的偏差也變大。圖23表示元件形成層124的生長速度的調(diào)整系數(shù)和鄰接的2個覆蓋區(qū)域之間的距離的關(guān)系。在這里，所謂調(diào)整系數(shù)是相對于平均值的標準偏差之比，由該膜厚的平均值除以上述3處的測量點的膜厚的標準差而算出。在圖23中，縱軸表示一定時間之內(nèi)所生長的元件形成層124的膜厚[A]的調(diào)整系數(shù)，橫軸表示鄰接的覆蓋區(qū)域之間的距離[ym]。圖23表示鄰接的2個覆蓋區(qū)域之間的距離分別為0μπι、20μπι、50μπι、100μπι、200μπι、 300 μ m、400 μ m和450 μ m時的實驗數(shù)據(jù)。在圖23中，菱形標記表示開口的底面形狀是邊長為10 μ m的正方形時的實驗數(shù)據(jù)。在圖23中，鄰接的2個覆蓋區(qū)域之間的距離為0μπι、100μπι、200μπι、300μπι、 400μπι和450 μ m的實驗數(shù)據(jù)，分別與圖22中的覆蓋區(qū)域的一邊的長度500μπι、400μπι、 300 μ m、200 μ m、100 μ m和50 μ m時的實驗數(shù)據(jù)對應(yīng)。關(guān)于鄰接的2個覆蓋區(qū)域之間的距離為20 μ m和50 μ m的數(shù)據(jù)，通過以與其他的實驗數(shù)據(jù)同樣的次序，分別測得在覆蓋區(qū)域的一邊的長度為480 μ m和450 μ m的情況下的元件形成層124的膜厚。從圖23可知，與相鄰接的2個覆蓋區(qū)域之間的距離為0 μ m的情況比較，在上述距離是20 μ m的時候，元件形成層124的生長速度非常穩(wěn)定。從上述結(jié)果可知，如果相鄰接的 2個覆蓋區(qū)域只要稍微留點距離，則開口內(nèi)部生長的結(jié)晶的生長速度將穩(wěn)定。此外，可知當鄰接的2個覆蓋區(qū)域之間配置產(chǎn)生結(jié)晶生長的區(qū)域，上述結(jié)晶的生長速度便會穩(wěn)定。同時可知，即使是鄰接的2個覆蓋區(qū)域之間的距離為0 μ m，通過等間隔配置多個開口，也能抑制上述結(jié)晶的生長速度的偏差。(實施例2)將覆蓋區(qū)域的一邊的長度設(shè)定為200μπι、500μπι、700μπι、1000μπι、1500μπι、 2000 μ m、3000 μ m或4250 μ m,對于各情況，分別以和實施例1同樣的步驟制造半導體基板，并測量了在開口內(nèi)部形成的元件形成層124的膜厚。本實施例中，通過在Si晶片102上面配置多個同樣大小的SiO2層而形成該SiO2層。同時，上述多個SiO2層以互相分開的方式形成該SiO2層。開口的底面形狀，與實施例1同樣，對邊長是10 μ m的正方形、邊長是20 μ m 的正方形、短邊為30 μ m且長邊為40 μ m的長方形的3種情況進行了實驗。Ge層120及元件形成層124的生長條件設(shè)定為與實施例1相同的條件。
(實施例3)除了把三甲基鎵的供給量減為一半，使元件形成層124生長速度降低約一半以外，其他與實施例2的情況相同地測量了開口內(nèi)部所形成的元件形成層124的膜厚。另外，在實施例3中，將覆蓋區(qū)域的一邊的長度設(shè)定為200 μ m，500 μ m，1000 μ m，2000 μ m， 3000 μ m或4250 μ m,對開口的底面形狀是邊長為10 μ m的正方形的情況實施了實驗。將實施例2及實施例3的實驗結(jié)果，在圖24，圖25 圖29，圖30 圖34，及表1 中示出，圖24為表示在實施例2中的各情況的元件形成層124膜厚的平均值。圖25 圖 29表示實施例2的各情況的元件形成層124的電子顯微鏡照片。圖30 圖34表示在實施例3中各情況的元件形成層124的電子顯微鏡照片。表1表示在實施例2及實施例3中各情況時的元件形成層124的生長速度和Ra值。圖24表示元件形成層124的生長速度和覆蓋區(qū)域的大小及開口的大小之間的關(guān) 系。在圖24中，縱軸表示在一定時間之內(nèi)所生長的元件形成層124的膜厚，橫軸表示覆蓋區(qū)域的一邊的長度[μ m]。在從本實施例中，因為元件形成層124的膜厚是在一定時間之內(nèi) 所生長的膜厚，所以通過用該膜厚除以該時間，能獲得元件形成層124生長速度的近似值。在圖24中，菱形符號表示開口的底面形狀是邊長為ΙΟμπι的正方形的情況下的實驗數(shù)據(jù)，四角形的符號表示開口的底面形狀是一邊為20 μ m的正方形的情況下的實驗數(shù) 據(jù)。在同圖中，三角形的符號表示開口的底面形狀為長邊40 μ m且短邊30 μ m的長方形時的實驗數(shù)據(jù)。從圖24可知，到覆蓋區(qū)域的一邊的長度達到4250 μ m為止，上述生長速度隨著覆蓋區(qū)域的尺寸變大而穩(wěn)定增加。由圖22和圖24表示的結(jié)果可知，即使鄰接的2個覆蓋區(qū) 域相隔很小，也能使開口內(nèi)部生長的結(jié)晶的生長速度穩(wěn)定。另外，還可知如果在鄰接的2個覆蓋區(qū)域之間配置產(chǎn)生結(jié)晶生長的區(qū)域，則上述結(jié)晶的生長速度得以穩(wěn)定化。圖25到圖29是圍繞實施例2的各情況，用電子顯微鏡觀察元件形成層124表面的結(jié)果。圖25、圖26、圖27、圖28、圖29分別表示覆蓋區(qū)域的一邊的長度為4250 μ m、2000 μ m、 1000 μ m、500 μ m、200 μ m的情況下的結(jié)果。從圖25到圖29可知，元件形成層124的表面狀態(tài)隨著覆蓋區(qū)域的尺寸變大而劣化。圖30到圖34表示對實施例3的各種情況，用電子顯微鏡觀察元件形成層124表面的結(jié)果。圖30、圖31、圖32、圖33、圖34表示覆蓋區(qū)域的一邊的長度分別為4250 μ m、 2000μπι、1000μπι、500μπι、200μπι的情況的結(jié)果。從圖30到圖34可以明白，元件形成層 124表面狀態(tài)隨著覆蓋區(qū)域的尺寸變大而劣化。同時，與實施例2結(jié)果進行比較可知，元件形成層124的表面狀態(tài)得以改善。表1表示實施例2及實施例3的各情況時的元件形成層124的生長速度[k /min] 和Ra值[μπι]。另外，元件形成層124的膜厚用針式段差計測量。同時，Ra值是按照激光顯微鏡裝置的觀察結(jié)果算出的。由表1可知，元件形成層124生長速度越慢，表面粗造度越得以改善。同時可知當元件形成層124的生長速度是300nm/min以下時，Ra值在0. 02 μ m 以下。表1
(實施例4)與實施例1同樣，制造了具有Si晶片102、阻擋層104、Ge層120和作為元件形成層124的一個例子的GaAs結(jié)晶的半導體基板。本實施例中，在Si晶片102表面的(100) 面形成了阻擋層104。圖35到圖37表示在上述半導體基板上形成的GaAs結(jié)晶表面的電子顯微鏡照片。圖35表示使GaAs結(jié)晶生長在以開口的底面形狀的一邊的方向與Si晶片102的 <010>方向?qū)嵸|(zhì)上平行的方式配置的開口內(nèi)部的結(jié)果。在本實施例中，覆蓋區(qū)域的平面形狀是邊長為300 μ m的正方形。開口的底面形狀是邊長為10 μ m的正方形。在圖35中，圖中的箭頭表示<010>方向。如圖35所示，能得到形狀整齊的結(jié)晶。由圖35可知，在GaAs結(jié)晶的4個側(cè)面分別出現(xiàn)(10-1)面、(1-10)面、(101)面及 (110)面。同時，圖中，(11-1)面呈現(xiàn)在GaAs結(jié)晶的左上角，圖中，在GaAs結(jié)晶的右下角出現(xiàn)(1-11)面。(11-1)面及(1-11)面是與(-1-1-1)面等價的面，是穩(wěn)定的面。另一方面，由圖可知，GaAs結(jié)晶的左下角及右上角沒出現(xiàn)這樣的面。譬如，圖中，盡管可以在左下角上出現(xiàn)(111)面，但是沒出現(xiàn)(111)面?？梢哉J為這是由于在圖中的左下角被比(111)面更穩(wěn)定的(110)面及(101)面所夾持的緣故。圖36表示在以開口的底面形狀的一邊的方向與Si晶片102<010>的方向?qū)嵸|(zhì)上平行的方式配置的開口內(nèi)部使GaAs結(jié)晶生長的結(jié)果。圖36表示了從斜上方45°角觀察到的結(jié)果。在本實施例中，覆蓋區(qū)域的平面形狀為一邊的長度是50μπι的正方形。開口的底面形狀為一邊的長度是IOym的正方形。在圖36中，圖中的箭頭表示<010>方向。如圖 36所示，得到形狀整齊的結(jié)晶。圖37表示在以開口的底面形狀的一邊的方向與Si晶片102的<011>方向?qū)嵸|(zhì)上平行的方式配置的開口內(nèi)部使GaAs結(jié)晶生長的結(jié)果。在本實施例中，覆蓋區(qū)域的平面形狀為一邊的長度是400 μ m的正方形。開口的底面形狀為邊長是10 μ m的正方形。在圖37中，圖中的箭頭表示<011>方向。如圖37所示，得到比圖35及圖35的形狀更不規(guī)則的結(jié)晶。可以認為是由于在GaAs結(jié)晶的側(cè)面，出現(xiàn)了不太穩(wěn)定的(111)面的結(jié)果，產(chǎn)生了結(jié)晶形狀的不規(guī)則。(實施例5)與實施例1同樣，制得了具有Si晶片102、阻擋層104、Ge層120及作為元件形成層124的一個例子的GaAs層的半導體基板。本實施例中，在Ge層120和元件形成層124之
23間形成了中間層。在本實施例中，覆蓋區(qū)域的平面形狀是邊長為200μπι的正方形。開口底面的形狀是邊長為10 μ m的正方形。用CVD法，在開口內(nèi)部形成了膜厚850nm的Ge層120 之后，在80(TC溫度下實施了退火處理。在退火處理Ge層120之后，設(shè)定使形成Ge層120的Si晶片102的溫度為550°C，通過MOCVD法形成了中間層。中間層的生長以三甲基鎵及三氫化砷作為原料氣體。中間層的膜厚是30nm。此后，將中間層形成的Si晶片102溫度升溫到640°C后，由MOCVD法形成作為元件形成層124—個例子的GaAs層。GaAs層的膜厚是500nm。關(guān)于其以外的條件，與實施例1的條件相同，制得半導體基板。圖38表示用透射式電子顯微鏡觀察了所制造的半導體基板剖面的結(jié)果。如圖38 所示，在Ge層120及GaAs層未觀察到位移。由此可知，由于采用上述的構(gòu)成，得以在Si基板上形成質(zhì)量良好的Ge層，及與該Ge層晶格匹配或準晶格匹配的化合物半導體層。(實施例6)與實施例5同樣，制造了具有Si晶片102、阻擋層104、Ge層120、中間層及作為元件形成層124的一個例子的GaAs層的半導體基板之后，用獲得的半導體基板制造了 HBT元件構(gòu)造。HBT元件構(gòu)造按照以下的次序制造。首先，與實施例5的情況同樣，制造了半導體基板。另外，本實施例中，覆蓋區(qū)域的平面形狀是邊長為50μπι的正方形。開口的底面形狀為邊長是20μπι的正方形。對于其它的條件，用與實施例5的情況相同的條件制作了半導體基板。其次，根據(jù)MOCVD法，在上述半導體基板的GaAs層表面進行半導體層層疊。以此，得到了按以下順序配置的HBT元件構(gòu)造，即Si晶片102、膜厚850nm的Ge層120、膜厚30nm 的中間層、膜厚500nm的非摻雜GaAs層、膜厚300nm的η型GaAs層、膜厚20nm的η型InGaP 層、膜厚3nm的η型GaAs層、膜厚300歷的GaAs層、膜厚50nm的ρ型GaAs層、膜厚20nm的 η型InGaP層、膜厚120nm的η型GaAs層及膜厚60nm的η型InGaAs層。在所得到的HBT 元件構(gòu)造配置電極而制作了電子元件或作為電子器件的一個例子的HBT元件。上述半導體層中，使用Si作為η型雜質(zhì)，在上述半導體層中使用了 C作為ρ型雜質(zhì)。圖39表示所制得的HBT元件的激光顯微鏡像。圖中，淺灰色的部分表示電極。從圖39可知，在正方形的覆蓋區(qū)域中央附近配置的開口區(qū)域排列3個電極。從圖中左側(cè)開始上述3個電極分別表示HBT元件的基電極、發(fā)射電極及集電極。在測量上述HBT元件的電特性后，確認了晶體管動作。同時，以透射式電子顯微鏡觀察了上述HBT元件的剖面，未觀察到位移。(實施例7)和實施例6同樣，制造了 3個具有與實施例6同樣的構(gòu)造的HBT元件。將制造的 3個HBT元件并聯(lián)連接。本實施例中，覆蓋區(qū)域平面形狀為長邊是100 μ m、短邊是50 μ m的長方形。同時，在上述覆蓋區(qū)域內(nèi)部設(shè)置了 3個開口。開口的底面形狀全部為邊長是15 μ m 的正方形。對于其他的條件，以與實施例6的情況相同的條件制造HBT元件。圖40表示所得到的HBT元件的激光顯微鏡圖像。圖中，淺灰色的部分表示電極。自圖40可知，3個HBT元件被并列連接。測量了上述電子元件的電特性，結(jié)果確認了晶體管工作。(實施例8)
改變開口底面積制造HBT元件，調(diào)查開口的底面積與所制得的HBT元件的電特性之間的關(guān)系。與實施例6同樣地制造了 HBT元件。作為HBT元件的電特性，測量了基極薄片電阻Rb[Q/ □]和電流放大率β。電流放大率β是用集極電流值除以基極電流值而求出的。本實施例中，圍繞開口的底面形狀分別是邊長為20 μ m的正方形、短邊為20 μ m且長邊為40 μ m的長方形、邊長為30 μ m的正方形、短邊30 μ m且長邊40 μ m的長方形或短邊 20 μ m且長邊80 μ m的長方形的情況分別制造了 HBT元件。當開口的底面形狀為正方形時，以開口的底面形狀的正交的2條邊的一方與Si晶片102的<010>方向平行、另一方與Si晶片102的<001>方向平行的方式形成了開口。開口的底面形狀為長方形時，以開口的底面形狀的長邊與Si晶片102的<010>方向平行，短邊與Si晶片102的<001>方向平行的方式形成了開口。覆蓋區(qū)域的平面形狀，主要圍繞邊長為300 μ m的正方形的情況進行了實驗。圖41表示上述HBT元件的基極薄片電阻Rb與電流放大率β之比與開口底面積 [μ m2]之間的關(guān)系。在圖41中，縱軸表示用基極薄片電阻Rb除以電流放大率β所得的值，橫軸表示開口的底面積。其次，圖41中沒有表示電流放大率β的值，但電流放大率得到了 70 100左右的高值。另一方面，在Si晶片102的整個面形成了同樣的HBT元件構(gòu)造，形成了 HBT元件時的電流放大率β是10以下。由此可知，由于Si晶片102的表面局部性地形成上述HBT元件構(gòu)造，從而能夠制造電特性優(yōu)良的器件。特別是，明確了當開口的底面形狀的一邊的長度為80 μ m以下，或開口的底面積為1600 μ m2以下時，能夠制造電特性優(yōu)異的器件。由圖41可知，當開口底面積是900 μ m2以下時，與開口的底面積是1600 μ m2的情況比較，基極薄片電阻Rb與電流放大率β之比的偏差小。由此可知，當開口的底面形狀的一邊的長度為40 μ m以下，或開口的底面積是900 μ m2以下時，能以高成品率制造上述器件。如上所述，根據(jù)包括以下步驟的半導體基板的制造方法，可制得半導體基板，即在 Si的基板的主面形成阻擋結(jié)晶生長的阻擋層的步驟；使阻擋層形成圖案，并在阻擋層形成在大致垂直于基板的主面的方向上貫通從而使基板露出而成的開口的步驟；以與開口內(nèi)部的上述基板接觸的方式使Ge層結(jié)晶生長的步驟；在Ge層上使功能層結(jié)晶生長的步驟。通過包括在Si的基板上面具有開口，形成阻擋結(jié)晶生長的阻擋層的步驟；在開口內(nèi)形成Ge層的步驟；以及在Ge層形成之后形成功能層的步驟的半導體基板的制造方法，制得了半導體基板。如上所述，在Si基板的主面形成阻擋結(jié)晶生長的阻擋層，并在在阻擋層形成相對基板的主面大體上垂直的方向上貫通從而使基板露出而形成的開口，再以與開口內(nèi)部的基板相接的方式使Ge層結(jié)晶生長，并使功能層結(jié)晶生長于Ge層上，從而制得半導體基板。制做完成了包括Si基板、設(shè)置于基板上、且具有開口、用于阻擋結(jié)晶生長的阻擋層、在開口內(nèi) 形成的Ge層和在形成Ge層之后所形成的功能層的半導體基板。如上所述，在Si基板的主面形成阻擋結(jié)晶生長的阻擋層，并在在阻擋層形成相對基板的主面大體上垂直的方向上貫通從而使基板露出而形成的開口，再與開口內(nèi)部的基板相接地使Ge層結(jié)晶生長，并在Ge層上使功能層能結(jié)晶生長，再在功能層形成電子元件，從而制得電子器件。能夠制做包括Si基板、設(shè)置在基板上且具有開口用于阻擋結(jié)晶生長的阻
25擋層、在開口內(nèi)形成的Ge層、在形成Ge層之后所形成的功能層及在功能層形成的電子元件的電子器件。以上，用實施的方案說明了本發(fā)明，但本發(fā)明的技術(shù)的范圍不受上述的實施方案記載的范圍所限定。本領(lǐng)域技術(shù)人員明白，可對上述實施的方案實施多種多樣的變更或改良，并且根據(jù)本申請的專利范圍的記載可明確，實施上述變更和改良后的方案也包含在本發(fā)明的技術(shù)范圍內(nèi)。產(chǎn)業(yè)上的利用可能性能夠在廉價的硅基板上形成結(jié)晶性良好的結(jié)晶薄膜，并且利用該結(jié)晶薄膜能夠形成半導體基板及電子器件等。
權(quán)利要求
一種半導體基板，其具有Si基板以及形成于所述基板上用于阻擋結(jié)晶生長的阻擋層，所述阻擋層包括覆蓋所述基板的一部分的覆蓋區(qū)域及位于所述覆蓋區(qū)域的內(nèi)部且不覆蓋所述基板的開口區(qū)域，所述半導體基板還具有結(jié)晶生長于所述開口區(qū)域的Ge層及結(jié)晶生長于所述Ge層上的功能層。
2.如權(quán)利要求1所述的半導體基板，其中，所述Ge層是以結(jié)晶缺陷能夠移動的溫度及時間進行退火而形成的。
3.如權(quán)利要求2所述的半導體基板，其中，所述退火反復(fù)進行多次。
4.如權(quán)利要求1至3中任一項所述的半導體基板，其中，在所述Ge層與所述功能層之間，還具有以500°C以下的溫度形成的GaAs層。
5.如權(quán)利要求1至3中任一項所述的半導體基板，其中，所述Ge層的與所述功能層對置的面經(jīng)含有P的氣體進行過表面處理。
6.如權(quán)利要求1至5中任一項所述的半導體基板，其中，所述功能層是與Ge晶格匹配或準晶格匹配的3-5族化合物層或2-6族化合物層。
7.如權(quán)利要求1至5中任一項所述的半導體基板，其中，所述功能層是與Ge晶格匹配或準晶格匹配的3-5族化合物層，作為3族元素，含有A1、 Ga、In之中的至少一種，作為5族元素，含有N、P、As、Sb之中的至少一種。
8.如權(quán)利要求1至7中任一項所述的半導體基板，其中，所述阻擋層是電絕緣性的。
9.如權(quán)利要求8所述的半導體基板，其中，所述阻擋層為氧化硅層、氮化硅層、氮氧化硅層或氧化鋁層、或者是層疊了這些層的層。
10.如權(quán)利要求1至9中任一項所述的半導體基板，其中，所述開口區(qū)域的面積為1mm2以下。
11.一種半導體基板，其由以下方式制得在Si基板的主面形成阻擋結(jié)晶生長的阻擋層，并在所述阻擋層形成在相對于所述基板的主面大致垂直的方向上貫通從而使基板露出而成的開口；以與所述開口的內(nèi)部的所述基板相接的方式使Ge層結(jié)晶生長；再使功能層結(jié)晶生長在所述Ge層上。
12.—種半導體基板，其具有 Si基板；阻擋層，其設(shè)置于所述基板上，且具有開口、用于阻擋結(jié)晶生長； Ge層，其形成于所述開口內(nèi)；和功能層，在形成所述Ge層后形成。
13.如權(quán)利要求12所述的半導體基板，其中，所述功能層與所述Ge層晶格匹配或準晶格匹配。
14.如權(quán)利要求12或13所述的半導體基板，其中，所述功能層形成于所述開口內(nèi)。
15.如權(quán)利要求11至14中任一項所述的半導體基板，其中，所述Ge層是在含有氫的氣氛中進行退火而成的。
16.如權(quán)利要求11至15中任一項所述的半導體基板，其中，所述Ge層是在原料氣體中包括含鹵素的氣體的氣氛中，通過CVD法在所述開口選擇性地結(jié)晶生長而成的。
17.如權(quán)利要求11至16中任一項所述的半導體基板，其中，在所述Ge層與所述功能層之間還具備以600°C以下的溫度形成的GaAs層。
18.如權(quán)利要求11至17中任一項所述的半導體基板，其中，所述Ge層的與所述功能層相對置的面由含有P的氣體進行過表面處理。
19.如權(quán)利要求11至18中任一項所述的半導體基板，其中，所述功能層是3-5族化合物層或2-6族化合物層。
20.如權(quán)利要求11至19中任一項所述的半導體基板，其中，所述功能層為3-5族化合物層，作為3族元素，包括從由Al、Ga及In構(gòu)成的組中選擇的1種以上的元素，作為5族元素，包括從由N、P、As及Sb構(gòu)成的組中選擇的1種以上的元素。
21.如權(quán)利要求20所述的半導體基板，其中，所述功能層的算術(shù)平均粗糙度為0. 02 y m以下。
22.如權(quán)利要求11至21中任一項所述的半導體基板，其中，所述阻擋層為電絕緣性的。
23.如權(quán)利要求22所述的半導體基板，其中，所述阻擋層是從由氧化硅層、氮化硅層、氮氧化硅層及氧化鋁層所構(gòu)成的組中選擇的1 種以上的層。
24.如權(quán)利要求11至23中任一項所述的半導體基板，其中，所述阻擋層具有多個所述開口，并且，在多個開口之中的1個開口和與該1個開口相鄰接的其它開口之間具備原料吸附部，所述原料吸附部以比所述阻擋層的上表面更快的吸附速度吸附所述功能層的原料。
25.如權(quán)利要求11至24中任一項所述的半導體基板，其具有多個所述阻擋層，并且，在所述多個阻擋層之中的1個阻擋層和與該1個阻擋層相鄰接的其它阻擋層之間具備原料吸附部，所述原料吸附部以比所述多個阻擋層中的任一上表面更快的吸附速度吸附所述功能層的原料。
26.如權(quán)利要求24或25所述的半導體基板，其中，所述原料吸附部是到達所述基板的溝槽。
27.如權(quán)利要求26所述的半導體基板，其中，所述溝槽的寬度為20iim以上500iim以下。
28.如權(quán)利要求24至27中任一項所述的半導體基板，其具有多個所述原料吸附部，并且所述多個原料吸附部分別以等間隔配置。
29.如權(quán)利要求11至28中任一項所述的半導體基板，其中，所述開口的底面積為1mm2以下。
30.如權(quán)利要求29所述的半導體基板，其中，所述開口的底面積為1600 ym2以下。
31.如權(quán)利要求30所述的半導體基板，其中，所述開口的底面積為900 ym2以下。
32.如權(quán)利要求29所述的半導體基板，其中，所述開口的底面為長方形，且所述長方形的長邊為80 y m以下。
33.如權(quán)利要求30所述的半導體基板，其中，所述開口的底面為長方形，且所述長方形的長邊為40 y m以下。
34.如權(quán)利要求11至33中任一項所述的半導體基板，其中，所述基板的主面為(100)面，所述開口的底面是正方形或長方形，所述正方形或所述長方形的至少一邊的方向與從由所述主面的<010>方向、<0-10>方向、<001>方向及<00-1> 方向所構(gòu)成的組中選擇的任一方向?qū)嵸|(zhì)上平行。
35.如權(quán)利要求11至33中任一項所述的半導體基板，其中，所述基板的主面為(111)面，所述開口的底面為六邊形，所述六邊形的至少一邊的方向與從由所述主面的<1-10>方向、<_110>方向、<0_11>方向、<01-1>方向、<10-1>方向及 <-101>方向所構(gòu)成的組中選擇的任一方向?qū)嵸|(zhì)上平行。
36.一種半導體基板的制造方法，包括以下步驟在Si基板上形成阻擋結(jié)晶生長的阻擋層的步驟；使所述阻擋層形成圖案，形成覆蓋所述基板的一部分的覆蓋區(qū)域及位于所述覆蓋區(qū)域的內(nèi)部且不覆蓋所述基板的開口區(qū)域的步驟；至少在所述阻擋層的所述開口區(qū)域結(jié)晶生長Ge層的步驟；以及在所述Ge層上結(jié)晶生長功能層的步驟。
37.如權(quán)利要求36所述的半導體基板的制造方法，其中，還包括以結(jié)晶缺陷能夠移動的溫度及時間對結(jié)晶生長后的所述Ge層進行退火的步馬聚o
38.如權(quán)利要求37所述的半導體基板的制造方法，其中，還包括反復(fù)多次進行所述退火的步驟。
39.一種半導體基板的制造方法，包括以下步驟在Si基板的主面形成阻擋結(jié)晶生長的阻擋層的步驟；使所述阻擋層形成圖案，并在所述阻擋層形成在相對于所述基板的主面大致垂直的方向上貫通從而使所述基板露出而成的開口的步驟；以與所述開口的內(nèi)部的所述基板相接的方式使Ge層結(jié)晶生長的步驟；以及使功能層結(jié)晶生長在所述Ge層上的步驟。
40.一種半導體基板的制造方法，包括以下步驟在Si基板上形成具有開口且阻擋結(jié)晶生長的阻擋層的步驟；在所述開口內(nèi)形成Ge層的步驟；以及在形成所述Ge層后形成功能層的步驟。
41.如權(quán)利要求40所述的半導體基板的制造方法，其中，在形成所述功能層的步驟中，使所述功能層與所述Ge層晶格匹配或準晶格匹配。
42.如權(quán)利要求40或41所述的半導體基板的制造方法，其中，將所述功能層形成于所述開口內(nèi)。
43.如權(quán)利要求39至42中任一項所述的半導體基板的制造方法，其中，還包括以所述Ge層內(nèi)的結(jié)晶缺陷能夠移動的溫度及時間對所述Ge層進行退火的步馬聚o
44.如權(quán)利要求43所述的半導體基板的制造方法，其中，所述進行退火的步驟中，以680°C以上且不足900°C的溫度對所述Ge層進行退火。
45.如權(quán)利要求43或44所述的半導體基板的制造方法，其中，所述進行退火的步驟中，在含有氫的氣氛中對所述Ge層進行退火。
46.如權(quán)利要求43至45中任一項所述的半導體基板的制造方法，其中，包括多個所述進行退火的步驟。
47.如權(quán)利要求39至46中任一項所述的半導體基板的制造方法，其中，在0. lPa以上lOOPa以下的壓力下，通過CVD法使所述Ge層在所述開口選擇性地結(jié)晶生長。
48.如權(quán)利要求39至47中任一項所述的半導體基板的制造方法，其中，在原料氣體中包括含鹵素的氣體的氣氛中，通過CVD法使所述Ge層在所述開口選擇性地結(jié)晶生長。
49.如權(quán)利要求39至48中任一項所述的半導體基板的制造方法，其中，在形成所述Ge層之后、直至形成所述功能層為止的期間，還包括以600°C以下的溫度形成GaAs層的步驟。
50.如權(quán)利要求39至49中任一項所述的半導體基板的制造方法，其中，在形成所述Ge層之后、直至形成所述功能層為止的期間，還包括用含有P的氣體對所述Ge層的表面進行處理的步驟。
51.如權(quán)利要求39至50中任一項所述的半導體基板的制造方法，其中，所述功能層是3-5族化合物層，作為3族元素，含有從由Al、Ga及In所構(gòu)成的組中選擇的1種以上的元素，作為5族元素，含有從由N、P、As及Sb所構(gòu)成的組中選擇的1種以上的元素，其中，使所述功能層以lnm/min以上300nm/min以下的生長速度結(jié)晶生長。
52.一種電子器件，其具有Si基板以及形成于所述基板上且用于阻擋結(jié)晶生長的阻擋層，所述阻擋層具有覆蓋所述基板的一部分的覆蓋區(qū)域以及位于所述覆蓋區(qū)域的內(nèi)部且不覆蓋所述基板的開口區(qū)域，所述電子器件還具有結(jié)晶生長于所述開口區(qū)域的Ge層、結(jié)晶生長于所述Ge層上的功能層以及形成于所述功能層的電子元件。
53.如權(quán)利要求52所述的電子器件，其中，在每一個開口區(qū)域各形成有1個所述電子元件。
54.如權(quán)利要求52或53所述的電子器件，其中，連接于所述電子元件的配線或所述配線的焊接區(qū)形成于所述覆蓋區(qū)域。
55.如權(quán)利要求52至54中任一項所述的電子器件，其中，在所述基板上形成多個所述覆蓋區(qū)域及多個開口區(qū)域，且多個所述覆蓋區(qū)域及多個所述開口區(qū)域以等間隔配置。
56.一種電子器件，其由以下方法制得在Si基板的主面形成阻擋結(jié)晶生長的阻擋層，并在所述阻擋層形成在相對于所述基板的主面大致垂直的方向上貫通從而使所述基板露出而成的開口；以與所述開口的內(nèi)部的所述基板相接的方式使Ge層結(jié)晶生長；在所述Ge層上使功能層結(jié)晶生長；再在所述功能層形成電子元件。
57.一種電子器件，其具有 Si基板；阻擋層，其設(shè)置在所述基板上，且具有開口、用于阻擋結(jié)晶生長； Ge層，其形成于所述開口內(nèi)；功能層，其在形成所述Ge層之后形成；以及形成于所述功能層上的電子元件。
58.如權(quán)利要求57所述的電子器件，其中，所述功能層與所述Ge層晶格匹配或準晶格匹配。
59.如權(quán)利要求57或58所述的電子器件，其中，所述功能層形成于所述開口內(nèi)。
60.如權(quán)利要求56至59中任一項所述的電子器件，其中，所述阻擋層具有多個所述開口，并且在每一個開口區(qū)域各形成有1個所述電子元件。
61.如權(quán)利要求56至60中任一項所述的電子器件，其中，所述電子元件與配線或焊接區(qū)連接，并且所述配線或所述焊接區(qū)形成于所述阻擋層上。
62.如權(quán)利要求56至61中任一項所述的電子器件，其具有多個所述阻擋層，并且所述多個阻擋層彼此之間以等間隔配置。
63.如權(quán)利要求52至62中任一項所述的電子器件，其中，所述電子元件是異質(zhì)外延結(jié)雙極型晶體管。
64.如權(quán)利要求52至63中任一項所述的電子器件，其具有多個所述電子元件，并且多個電子元件彼此之間相互連接。
65.如權(quán)利要求52至64中任一項所述的電子器件，其具有多個所述電子元件，并且多個電子元件彼此之間以并聯(lián)連接。
全文摘要
本發(fā)明使用廉價且散熱性優(yōu)異的Si基板，得到質(zhì)量良好的GaAs系的結(jié)晶薄膜。本發(fā)明提供一種半導體基板，其具有Si基板以及形成于基板上的、用于阻擋結(jié)晶生長的阻擋層，所述阻擋層具有覆蓋基板的一部分的覆蓋區(qū)域和位于覆蓋區(qū)域內(nèi)部且不覆蓋基板的開口區(qū)域，所述半導體基板還具有在開口區(qū)域結(jié)晶生長的Ge層和在Ge層上結(jié)晶生長的功能層。在該半導體基板中，Ge層可以通過以結(jié)晶缺陷能夠移動的溫度及時間實施退火而形成。
文檔編號H01L29/778GK101896997SQ20088011989
公開日2010年11月24日申請日期2008年12月26日優(yōu)先權(quán)日2007年12月28日
發(fā)明者和田一實, 山中貞則, 山本武繼, 秦雅彥, 高田朋幸申請人:住友化學株式會社;國立大學法人東京大學

完整全部詳細技術(shù)資料下載