專利名稱：淺溝槽形成方法
技術領域：
本發(fā)明涉及半導體制造技術領域，特別涉及一種淺溝槽形成方法。
背景技術：
傳統(tǒng)工藝中，形成淺溝槽的步驟包括，步驟ll :如圖1所示，在半導體基底10上形 成鈍化層20及圖形化的抗蝕劑層30 ;步驟12 :如圖2所示，以所述圖形化的抗蝕劑層30為 掩膜，刻蝕所述鈍化層20，形成刻蝕后的所述鈍化層22 ;步驟13 :如圖3所示，以刻蝕后的 所述鈍化層22為硬掩膜，刻蝕部分所述半導體基底IO，形成所述淺溝槽40。繼而，以所述 鈍化層為停止層，填充并平整化所述淺溝槽；去除所述鈍化層，形成淺溝槽隔離區(qū)。所述半 導體基底為已定義器件有源區(qū)并需完成淺溝槽隔離的半導體襯底。 所述淺溝槽的形成工藝已成為一項較為成熟的技術，業(yè)內(nèi)對此已進行了相當廣泛 的研究，如包含2004年9月22日公開的公開號為"CN1531056A"的中國專利申請或2003 年3月19日公開的公告號為"CN1242466C"的中國專利的現(xiàn)有技術中公開的淺溝槽隔離技 術。 通常，結合圖2所示，采用包含氟碳氣體(如CHF3或CH2&中的一種或其組合)的
第一刻蝕氣體去除所述鈍化層以及過刻蝕部分厚度的所述半導體基底(下文中，將臨近所 述半導體基底的所述鈍化層及臨近所述鈍化層、被過刻蝕的、部分厚度的半導體基底簡稱
為臨界區(qū)域)；結合圖3所示，而采用包含溴基氣體(如HBr)的第二刻蝕氣體刻蝕部分深
度的所述半導體基底，形成所述淺溝槽。 隨著器件的臨界尺寸降至65納米，對形成的所述淺溝槽的形貌要求越來越高。
然而，實際生產(chǎn)發(fā)現(xiàn)，如圖4所示，形成所述淺溝槽40后，在所述淺溝槽40的側 壁頂端存在尖角缺陷42，所述尖角缺陷42的存在，使得在后續(xù)為填充所述淺溝槽而形成墊 氧化層后，覆蓋所述尖角處的所述墊氧化層的厚度小于位于其他位置的所述墊氧化層的厚 度，使得在執(zhí)行上述平整化后進行的清洗操作時，覆蓋所述尖角處的所述墊氧化層更易于 被去除，并暴露所述尖角處，使得所述尖角處易于在所述清洗過程中被氧化去除，或者，在 與后續(xù)操作的時間間隔內(nèi)被氧化，繼而在后續(xù)清洗過程中被去除，而造成淺溝槽隔離區(qū)頂 角缺失。所述淺溝槽隔離區(qū)頂角缺失可能對包含所述淺溝槽的器件的電學性能或可靠性等 造成潛在的影響。由此，如何減小甚至消除所述淺溝槽的側壁頂端存在的尖角缺陷，繼而， 減小甚至消除所述淺溝槽隔離區(qū)頂角缺失，成為本領域技術人員著手解決的主要問題。

發(fā)明內(nèi)容
本發(fā)明提供了一種淺溝槽形成方法，可減小甚至消除所述淺溝槽的側壁頂端存在
的尖角缺陷，繼而，減小甚至消除所述淺溝槽隔離區(qū)頂角缺失。 本發(fā)明提供的一種淺溝槽形成方法，包括 在半導體基底上形成鈍化層及圖形化的抗蝕劑層； 以所述圖形化的抗蝕劑層為掩膜，采用第一刻蝕氣體去除部分厚度的所述鈍化
3層； 以刻蝕后的所述鈍化層為硬掩膜，采用異于所述第一刻蝕氣體的第二刻蝕氣體去
除剩余的所述鈍化層并刻蝕部分深度的所述半導體基底，形成所述淺溝槽。 可選地，所述鈍化層為氧化層和形成于其上的氮化層；可選地，所述第一刻蝕氣體
包含氟碳氣體；可選地，所述氟碳氣體包含CHF3或Ciy^中的一種或其組合；可選地，所述第
二刻蝕氣體包含溴基氣體；可選地，所述溴基氣體包含HBr ;可選地，所述第二刻蝕氣體還
包含氟基硫化氣體；可選地，所述氟基硫化氣體為SF6。 與現(xiàn)有技術相比，上述技術方案具有以下優(yōu)點 上述技術方案提供的淺溝槽形成方法，通過采用第一刻蝕氣體去除部分厚度的所 述鈍化層，而采用異于所述第一刻蝕氣體的第二刻蝕氣體去除剩余的所述鈍化層并刻蝕部 分深度的所述半導體基底，即通過改用第二刻蝕氣體去除所述臨界區(qū)域，可減少傳統(tǒng)技術 中采用第一刻蝕氣體去除所述臨界區(qū)域時，由于所述第一刻蝕氣體對所述鈍化層及所述半 導體基底存在刻蝕差異，使得在刻蝕臨近所述鈍化層的半導體基底時，部分已去除其上鈍 化層的半導體基底未被去除而形成的尖角缺陷，B卩，通過采用利用第二刻蝕氣體去除所述 臨界區(qū)域的淺溝槽形成方法，可減小臨近所述鈍化層的半導體基底和更深的半導體基底之 間的刻蝕差異，繼而可減小甚至消除由所述刻蝕差異導致的所述淺溝槽的側壁頂端存在的 尖角缺陷，進而，可減小甚至消除所述淺溝槽隔離區(qū)頂角缺失。


圖1-圖3為說明現(xiàn)有技術中形成淺溝槽流程的結構示意圖；
圖4為說明現(xiàn)有技術中存在尖角缺陷的淺溝槽的結構示意圖；
圖5_圖7為說明本發(fā)明第一實施例的形成淺溝槽流程的結構示意圖；
圖8為應用本發(fā)明第一實施例形成的淺溝槽結構的檢測結果示意圖。
具體實施例方式
盡管下面將參照附圖對本發(fā)明進行更詳細的描述，其中表示了本發(fā)明的優(yōu)選實施 例，應當理解本領域技術人員可以修改在此描述的本發(fā)明而仍然實現(xiàn)本發(fā)明的有利效果。 因此，下列的描述應當被理解為對于本領域技術人員的廣泛教導，而并不作為對本發(fā)明的 限制。 為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細描述公知的功能 和結構，因為它們會使本發(fā)明由于不必要的細節(jié)而混亂。應當認為在任何實際實施例的開 發(fā)中，必須做出大量實施細節(jié)以實現(xiàn)開發(fā)者的特定目標，例如按照有關系統(tǒng)或有關商業(yè)的 限制，由一個實施例改變?yōu)榱硪粋€實施例。另外，應當認為這種開發(fā)工作可能是復雜和耗費 時間的，但是對于本領域技術人員來說僅僅是常規(guī)工作。 在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下列說明和權利要 求書本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非 精準的比率，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。 當前，實際生產(chǎn)中發(fā)現(xiàn)的淺溝槽的側壁頂端存在的尖角缺陷及淺溝槽隔離區(qū)頂角 缺失，由于其可能對包含所述淺溝槽的器件的電學性能及可靠性產(chǎn)生潛在的影響，已引起
4本領域技術人員的足夠重視。 本發(fā)明的發(fā)明人分析后認為，在刻蝕所述鈍化層和所述半導體基底的過程中，在 臨近所述鈍化層的半導體基底和更深的半導體基底之間存在的刻蝕速率差異是導致上述 尖角缺陷及淺溝槽隔離區(qū)頂角缺失的直接原因。 通常，傳統(tǒng)技術中，采用第一刻蝕氣體去除所述臨界區(qū)域(包括臨近所述半導體 基底的所述鈍化層及臨近所述鈍化層、被過刻蝕的、部分厚度的半導體基底)，而采用異于 所述第一刻蝕氣體的的第二刻蝕氣體繼續(xù)刻蝕部分深度的所述半導體基底，以形成所述淺 溝槽。 本發(fā)明的發(fā)明人分析后認為，由于實踐中不同的刻蝕氣體對同一材料的刻蝕速率 不同，因此，刻蝕不同材料時通常選用不同的刻蝕氣體，選用的刻蝕氣體通常對其刻蝕的材 料具有較高的刻蝕速率及/或較好的刻蝕選擇比。由此，傳統(tǒng)技術中，由于所述第一刻蝕氣 體用以去除所述鈍化層及臨近所述鈍化層的半導體基底，使得選用的第一刻蝕氣體通常為 對所述鈍化層材料具有較高刻蝕速率的刻蝕氣體，即，所述第一刻蝕氣體對所述鈍化層的 刻蝕速率高于其對所述半導體基底的刻蝕速率，使得在刻蝕臨近所述鈍化層的半導體基底 時，部分已去除其上鈍化層的半導體基底未被去除，由此形成尖角缺陷。 由此，本發(fā)明的發(fā)明人提出，減小甚至消除臨近所述鈍化層的半導體基底和更深 的半導體基底之間的刻蝕速率差異，成為去除所述尖角缺陷及淺溝槽隔離區(qū)頂角缺失的指 導方向。 換言之，本發(fā)明提供的各技術方案的核心構思即為采用第一刻蝕氣體去除的僅
是部分厚度的所述鈍化層，而采用異于所述第一刻蝕氣體的第二刻蝕氣體去除剩余的所述
鈍化層并刻蝕部分深度的所述半導體基底，即通過改用第二刻蝕氣體去除所述臨界區(qū)域，
以減小臨近所述鈍化層的半導體基底和更深的半導體基底之間的刻蝕速率差異，繼而可減
小甚至消除由所述刻蝕速率差異導致的所述淺溝槽的側壁頂端存在的尖角缺陷，進而，可
減小甚至消除所述淺溝槽隔離區(qū)頂角缺失。 本發(fā)明的發(fā)明人提供的淺溝槽形成方法，包括， 步驟51 :如圖5所示，在半導體基底100上形成鈍化層120及圖形化的抗蝕劑層 140 ; 所述半導體基底100為已定義器件有源區(qū)并需完成淺溝槽隔離的半導體襯底。所 述半導體基底100可利用傳統(tǒng)的雙阱工藝獲得，即經(jīng)由氧化生長、離子注入及退火等工序 形成具有對應nmos和pmos晶體管有源區(qū)的半導體基底。顯然，所述半導體基底100表面 形成有氧化層(圖未示)。 所述鈍化層120可包含順序形成于所述半導體基底上的氧化層和氮化層；所述氮 化層可利用低壓化學氣相淀積(LPCVD)設備，在高溫(約750攝氏度)條件下，經(jīng)由氨氣和 二氯硅烷反應生成氮化硅(Si3N4)獲得。所述氮化層材料包括但不限于氮化硅、氮氧化硅 (SiON)或碳氮化硅(SiCN)中的一種或其組合。所述氧化層可包含二氧化硅(Si02、USG)、氟 硅玻璃(FSG)、磷硅玻璃(PSG)、硼硅玻璃(BSG)或硼磷硅玻璃(BPSG)中的一種或其組合。 所述氧化層可利用低壓化學氣相淀積(LPCVD)、高密度等離子體化學氣相淀積(HDPCVD)或 等離子體增強化學氣相淀積(PECVD)等設備獲得。形成所述鈍化層的過程所包含的沉積、 研磨及檢測等步驟， 體可應用任何傳統(tǒng)的工藝，在此不再贅述。
對所述抗蝕劑層執(zhí)行涂覆、烘干、光刻、曝光及檢測等操作后，形成所述圖形化的 抗蝕劑層140，相關工藝可應用各種傳統(tǒng)的方法，應用的所述抗蝕劑層可選用任何可應用于 半導體制程中的抗蝕劑材料，在此均不再贅述。 步驟52 :如圖6所示，以所述圖形化的抗蝕劑層140為掩膜，采用第一刻蝕氣體去 除部分厚度的所述鈍化層120 ; 可采用干法(如等離子體刻蝕工藝)或濕法工藝去除部分厚度的所述鈍化層120 ; 通常，以刻蝕后的所述鈍化層120作為后續(xù)執(zhí)行半導體基底刻蝕操作時的硬掩膜，可減少 以所述圖形化的抗蝕劑層為掩膜刻蝕所述半導體基底是產(chǎn)生的光學效應，優(yōu)化刻蝕效果。
通常，所述第一刻蝕氣體選用對所述鈍化層具有較高的刻蝕速率及/或較好的刻 蝕選擇比的刻蝕氣體。具體地，所述鈍化層包含氧化層和形成于其上的氮化層時，所述第一 刻蝕氣體可包含氟碳氣體；所述氟碳氣體可包含CHF3或CH2F2中的一種或其組合。
作為示例，若傳統(tǒng)的刻蝕所述臨界區(qū)域的工藝條件(供應商LAM KIYO提供的刻 蝕機臺)為反應腔室壓力為5mT、解離功率為500W、偏壓為300V，刻蝕氣體中包含流量為 120sccm的CHF3以及適量的He和02的輔助氣體，反應時間為5秒時，那么，本實施例中，應 用所述第一刻蝕氣體刻蝕所述臨界區(qū)域的工藝條件(供應商LAM KIYO提供的刻蝕機臺) 可為反應腔室壓力為10mT、解離功率為850W、偏壓為70V，刻蝕氣體中包含流量為90sccm 的CHF3、20sCcm的CH2F2以及適量的He和02的輔助氣體，反應時間為7秒。
換言之，傳統(tǒng)工藝中，刻蝕所述臨界區(qū)域時選用的刻蝕氣體及工藝條件是綜合考 慮選用的刻蝕氣體在刻蝕鈍化層材料和半導體基底材料時的性能的結果；而在本實施例 中，刻蝕所述臨界區(qū)域時選用的刻蝕氣體及工藝條件是考慮其在刻蝕鈍化層材料時的性能 的結果；因此，相比于傳統(tǒng)工藝，本實施例中，所述第一刻蝕氣體的成分及各成分的含量、以 及其他工藝條件可略有不同。 步驟53 :如圖7所示，以刻蝕后的所述鈍化層120為硬掩膜，采用異于所述第一 刻蝕氣體的第二刻蝕氣體去除剩余的所述鈍化層120并刻蝕部分深度的所述半導體基底 IOO，形成所述淺溝槽160。 通常，所述第二刻蝕氣體選用對所述半導體基底具有較高的刻蝕速率及/或較好 的刻蝕選擇比的刻蝕氣體。具體地，所述半導體基底材料為單晶硅時，所述第二刻蝕氣體包 含溴基氣體；所述溴基氣體包含HBr ;所述第二刻蝕氣體還包含氟基硫化氣體；所述氟基硫 化氣體為SF6。 作為示例，若傳統(tǒng)的刻蝕所述臨界區(qū)域的工藝條件(供應商LAM KIYO提供的刻 蝕機臺)為反應腔室壓力為5mT、解離功率為500W、偏壓為300V，刻蝕氣體中包含流量為 120sccm的CHF3以及適量的He和02的輔助氣體，反應時間為5秒時，那么，本實施例中，應 用所述第二刻蝕氣體刻蝕所述臨界區(qū)域的工藝條件(供應商LAM KIYO提供的刻蝕機臺)可 為反應腔室壓力為15mT、解離功率為1200W、偏壓為150V，刻蝕氣體中包含流量為350sccm 的HBr以及適量的He和02的輔助氣體，反應時間為7秒。 上述實施例僅為將本發(fā)明要求保護的技術方案應用于實踐的一種具體選擇，而實 踐中，第二刻蝕氣體可為異于所述第一刻蝕氣體的任意刻蝕氣體，如，氯基氣體、氟基氣體 或惰性氣體；強調(diào)的是，在去除所述臨界區(qū)域和部分深度的所述半導體基底時選用的刻蝕 氣體相同(即，均為第二刻蝕氣體)，所述刻蝕氣體可為去除所述半導體基底時的主刻蝕氣體或其他可對所述半導體基底進行刻蝕操作的氣體。換言之，在要求保護的技術方案中，強 調(diào)的是，利用所述第一刻蝕氣體去除的材料僅為鈍化層，利用所述第二刻蝕氣體去除的材 料為鈍化層和半導體基底，區(qū)別于傳統(tǒng)技術(利用所述第一刻蝕氣體去除的材料包括鈍化 層和半導體基底，利用所述第二刻蝕氣體去除的材料僅為半導體基底)，即，通過改變應用
不同的刻蝕氣體時的分界方式，使得在刻蝕所述半導體基底時僅采用一種刻蝕氣體(即第 二刻蝕氣體)，消除傳統(tǒng)技術中由于在刻蝕所述半導體基底的不同階段選用的刻蝕氣體不 同而導致的刻蝕差異(不限于刻蝕速率及/或刻蝕選擇比導致的差異)。需說明的是，圖7 中的虛線以下被去除的部分即為應用第二刻蝕氣體執(zhí)行刻蝕操作后去除的部分。術語"異 于"意指所述第一刻蝕氣體與第二刻蝕氣體中至少有部分主刻蝕氣體(如所述第一刻蝕氣 體中包含的氟碳氣體以及所述第二刻蝕氣體中包含的溴基氣體)的成分不同。
為驗證上述技術方案對折點缺陷的改進效果，本發(fā)明的發(fā)明人對應用上述優(yōu)選方 案獲得的淺溝槽進行了測試(利用光學顯像設備)，如圖8所示，應用傳統(tǒng)工藝形成的淺溝 槽存在尖角缺陷42 (如圖4所示)時，換用上述實施例中提供的方法后，形成的淺溝槽中存 在的尖角明顯42變小，即所述尖角缺陷得以明顯改善； 此外，由于在形成所述淺溝槽后，在為形成淺溝槽隔離區(qū)而填充所述淺溝槽時，需 預先形成覆蓋所述淺溝槽的墊氧化層，形成的所述墊氧化層最好分布均勻，以避免在執(zhí)行 后續(xù)平整化后進行的清洗操作時，覆蓋所述尖角處的所述墊氧化層更早地被去除，而暴露 所述尖角處，繼而使得所述尖角處易于在所述清洗過程中被氧化去除，或者，在與后續(xù)操作 的時間間隔內(nèi)被氧化，繼而在后續(xù)清洗過程中被去除，而造成淺溝槽隔離區(qū)頂角缺失。
對于65納米工藝，所述墊氧化層的厚度可為110埃，而應用傳統(tǒng)工藝時，覆蓋所述 尖角處的所述墊氧化層通常只有80埃，厚度不均勻所述墊氧化層易于導致上述尖角缺陷 及淺溝槽隔離區(qū)頂角缺失；而換用上述實施例中提供的方法后，覆蓋所述尖角處的所述墊
氧化層的厚度可提升至ioo埃，所述墊氧化層的厚度均勻性被大大提高，利于減小甚至消
除上述尖角缺陷及淺溝槽隔離區(qū)頂角缺失。 通過采用第一刻蝕氣體去除部分厚度的所述鈍化層，而采用異于所述第一刻蝕氣 體的第二刻蝕氣體去除剩余的所述鈍化層并刻蝕部分深度的所述半導體基底，即通過改用 第二刻蝕氣體去除所述臨界區(qū)域，可減少傳統(tǒng)技術中采用第一刻蝕氣體去除所述臨界區(qū)域 時，由于所述第一刻蝕氣體對所述鈍化層的刻蝕速率高于其對所述半導體基底的刻蝕速 率，使得在刻蝕臨近所述鈍化層的半導體基底時，部分已去除其上鈍化層的半導體基底未 被去除而形成的尖角缺陷，即，通過采用利用第二刻蝕氣體去除所述臨界區(qū)域的淺溝槽形 成方法，可減小臨近所述鈍化層的半導體基底和更深的半導體基底之間的刻蝕速率差異， 繼而可減小甚至消除由所述刻蝕速率差異導致的所述淺溝槽的側壁頂端存在的尖角缺陷， 進而，可減小甚至消除所述淺溝槽隔離區(qū)頂角缺失。 需強調(diào)的是，未加說明的步驟均可采用傳統(tǒng)的方法獲得，且具體的工藝參數(shù)根據(jù) 產(chǎn)品要求及工藝條件確定。 盡管通過在此的實施例描述說明了本發(fā)明，和盡管已經(jīng)足夠詳細地描述了實施 例，申請人不希望以任何方式將權利要求書的范圍限制在這種細節(jié)上。對于本領域技術人 員來說另外的優(yōu)勢和改進是顯而易見的。因此，在較寬范圍的本發(fā)明不限于表示和描述的 特定細節(jié)、表達的設備和方法和說明性例子。因此，可以偏離這些細節(jié)而不脫離申請人總的
7發(fā)明概念的精神和范圍'
權利要求
一種淺溝槽形成方法，其特征在于，包括在半導體基底上形成鈍化層及圖形化的抗蝕劑層；以所述圖形化的抗蝕劑層為掩膜，采用第一刻蝕氣體去除部分厚度的所述鈍化層；以刻蝕后的所述鈍化層為硬掩膜，采用異于所述第一刻蝕氣體的第二刻蝕氣體去除剩余的所述鈍化層并刻蝕部分深度的所述半導體基底，形成所述淺溝槽。
2. 根據(jù)權利要求1所述的淺溝槽形成方法，其特征在于所述鈍化層為氧化層和形成 于其上的氮化層。
3. 根據(jù)權利要求1所述的淺溝槽形成方法，其特征在于所述第一刻蝕氣體包含氟碳 氣體。
4. 根據(jù)權利要求3所述的淺溝槽形成方法，其特征在于所述氟碳氣體包含CHF3或 CH2F2中的一種或其組合。
5. 根據(jù)權利要求3所述的淺溝槽形成方法，其特征在于所述第二刻蝕氣體包含溴基 氣體。
6. 根據(jù)權利要求5所述的淺溝槽形成方法，其特征在于所述溴基氣體包含HBr。
7. 根據(jù)權利要求5或6中任一項所述的淺溝槽形成方法，其特征在于所述第二刻蝕 氣體還包含氟基硫化氣體。
8. 根據(jù)權利要求7所述的淺溝槽形成方法，其特征在于所述氟基硫化氣體為SF6。
全文摘要
一種淺溝槽形成方法，包括在半導體基底上形成鈍化層及圖形化的抗蝕劑層；以所述圖形化的抗蝕劑層為掩膜，采用第一刻蝕氣體去除部分厚度的所述鈍化層；以刻蝕后的所述鈍化層為硬掩膜，采用異于所述第一刻蝕氣體的第二刻蝕氣體去除剩余的所述鈍化層并刻蝕部分深度的所述半導體基底，形成所述淺溝槽?？蓽p小甚至消除所述淺溝槽的側壁頂端存在的尖角缺陷，繼而，減小甚至消除淺溝槽隔離區(qū)頂角缺失。
文檔編號H01L21/70GK101752286SQ20081020455
公開日2010年6月23日 申請日期2008年12月9日 優(yōu)先權日2008年12月9日
發(fā)明者趙林林 申請人:中芯國際集成電路制造(上海)有限公司