專利名稱：雙極晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件的制造領(lǐng)域，尤其涉及雙極晶體管及其制造方法。
背景技術(shù)：
晶體管按功率耗散能力大小可分為小功率管、中功率管、大功率管。按工作頻率的 高低可分為低頻管、高頻管、微波管。按制造工藝又可分為合金管、合金擴(kuò)散管、臺式管、外 延平面管。合金管的基區(qū)寬度和結(jié)電容都較大，頻率性能差，一般僅用于低頻電路。合金擴(kuò) 散管的基區(qū)由擴(kuò)散形成，基區(qū)較薄，基區(qū)雜質(zhì)分布所形成的內(nèi)建場能加速少數(shù)載流子渡越， 因此它的頻率特性較好，可用于高頻范圍。外延平面管的基區(qū)和發(fā)射區(qū)都可用擴(kuò)散或離子 注入工藝形成，基區(qū)寬度可精確控制到O. l微米或更低。采用電子束曝光、干法腐蝕等新工 藝可獲得亞微米的管芯圖形線條。因此，它的工作頻率可從超高頻一直延伸到微波X波段。 外延平面管加上摻金工藝可制成超高速開關(guān)管和各種高速集成電路(如ECL電路)。
雙極晶體管有兩種基本結(jié)構(gòu)PNP型和NPN型，由兩個(gè)背靠背的PN結(jié)組成。在這 三層半導(dǎo)體中，中間一層叫基區(qū)(B)，左右兩層分別叫發(fā)射區(qū)(E)和集電區(qū)(C)。發(fā)射區(qū)和 基區(qū)間形成發(fā)射結(jié)，集電區(qū)和基區(qū)間形成集電結(jié)。 雙極晶體管的結(jié)構(gòu)和制造方法的研究由來已久，常見的雙極晶體管的結(jié)構(gòu)和制造 方法可以參考中國專利申請第91104429. 9號所公開的內(nèi)容。 傳統(tǒng)的雙極晶體管的缺點(diǎn)很多，例如發(fā)射極和集電極之間的擊穿電壓很難進(jìn)行有 效控制等。 另外，雙極晶體管與現(xiàn)有的M0S晶體管的制造工藝的兼容性還不夠。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是，提供一種擊穿電壓可控且制造工藝與M0S晶體管 兼容的雙極晶體管結(jié)構(gòu)和制造方法。 為解決上述技術(shù)問題，本發(fā)明提供一種雙極晶體管，包括形成在半導(dǎo)體襯底上的
基區(qū)、發(fā)射區(qū)和集電區(qū)，所述集電區(qū)和基區(qū)之間還包括緩沖區(qū)，所述緩沖區(qū)的摻雜類型與集
電區(qū)相同，但摻雜濃度小于集電區(qū)；所述緩沖區(qū)與集電區(qū)之間的界面以及所述發(fā)射區(qū)與基
區(qū)的界面在平行于基區(qū)長度方向的平面內(nèi)傾斜于所述半導(dǎo)體襯底表面。 可選地，所述半導(dǎo)體襯底為SOI襯底，所述基區(qū)、發(fā)射區(qū)和集電區(qū)形成于所述SOI
襯底的第一半導(dǎo)體材料層。 可選地，還包括與所述基區(qū)接觸的基極，所述基極包括多晶硅層和多晶硅層之上 的金屬層?？蛇x地，所述金屬層的材料選自W、Cr、Au、Ag、Al、Ti、TiN、Ni或Co。
根據(jù)本發(fā)明的另一方面，提供一種雙極晶體管的制造方法，包括步驟在半導(dǎo)體襯 底上形成有源區(qū)；在所述有源區(qū)上形成覆蓋或部分覆蓋基區(qū)的基極；對有源區(qū)的暴露部分 進(jìn)行輕摻雜，所述輕摻雜的方向垂直或接近垂直于所述半導(dǎo)體襯底表面；對有源區(qū)的暴露部分進(jìn)行重?fù)诫s，所述重?fù)诫s的雜質(zhì)類型與所述輕摻雜的雜質(zhì)類型相同，所述重?fù)诫s的方 向在平行于基區(qū)長度方向的平面內(nèi)傾斜于所述半導(dǎo)體襯底表面，形成與所述基區(qū)連接的發(fā) 射區(qū)和緩沖區(qū)，以及與所述緩沖區(qū)連接的集電區(qū)。 可選地，所述在半導(dǎo)體襯底上形成有源區(qū)的步驟具體包括提供SOI襯底；刻蝕 SOI襯底上的第一半導(dǎo)體材料層至暴露埋入電介質(zhì)層，形成淺溝槽；在所述淺溝槽內(nèi)填充 電介質(zhì)層；對所述半導(dǎo)體襯底進(jìn)行離子注入，形成有源區(qū)。 可選地，在所述有源區(qū)上形成覆蓋或部分覆蓋基區(qū)的基極的步驟具體包括在半 導(dǎo)體襯底上依次形成多晶硅層和金屬層；通過刻蝕所述多晶硅層和金屬層來定義基極；在 刻蝕后的多晶硅層和金屬層的側(cè)壁上形成隔離層?？蛇x地，所述金屬層的材料選自W、Cr、Au、Ag、Al、Ti、TiN、Ni或Co。 與現(xiàn)有技術(shù)相比，本發(fā)明對發(fā)射區(qū)和集電區(qū)先進(jìn)行垂直輕摻雜再進(jìn)行傾斜重?fù)?br> 雜，可以一次性形成與基區(qū)接觸的重?fù)诫s的發(fā)射區(qū)，以及在基區(qū)和重?fù)诫s的集電區(qū)之間的
輕摻雜的緩沖區(qū)，從而可以通過控制重?fù)诫s角度來控制發(fā)射區(qū)和集電區(qū)之間的擊穿電壓。 另外，本發(fā)明所提供的雙極晶體管的制造方法可以和現(xiàn)有的MOS晶體管制造工藝
完全融合，也就是說，可以通過同一個(gè)工藝流程同時(shí)制造MOS晶體管和雙極晶體管。


圖1為本發(fā)明一個(gè)實(shí)施例雙極晶體管的結(jié)構(gòu)示意圖； 圖2為制造圖1所示雙極晶體管的方法流程圖； 圖3至圖11為根據(jù)圖2所示方法制造圖1所示雙極晶體管的示意圖； 圖12為本發(fā)明另一個(gè)實(shí)施例雙極晶體管的結(jié)構(gòu)示意圖； 圖13為圖12所示雙極晶體管的立體結(jié)構(gòu)示意圖； 圖14為制造圖12所示雙極晶體管的方法流程圖； 圖15至圖22為根據(jù)圖14所示方法制造圖12所示雙極晶體管的示意圖。
具體實(shí)施方式

實(shí)施例1 下面以在SOI (Silicon On Insulator,絕緣體上硅)襯底上形成的雙極晶體管結(jié)
構(gòu)及其制造方法為例，結(jié)合附圖，對本發(fā)明的具體實(shí)施方式
進(jìn)行詳細(xì)描述。 SOI襯底具有底層硅襯底、埋入電介質(zhì)層和埋入電介質(zhì)層上的第一半導(dǎo)體材料層。
第一半導(dǎo)體材料層的材料包括Si、Ge、SiGe、GaAs、InP、InAs或InGaAs等，在實(shí)施例1中僅
以第一半導(dǎo)體材料層的材料是硅為例進(jìn)行詳細(xì)說明。 如圖1所示，在SOI襯底100的頂層硅103 (參考圖3)上形成有NPN型雙極晶體 管110。該NPN型雙極晶體管IIO包括P型的基區(qū)111、N型的發(fā)射區(qū)112和N型的集電區(qū) 113。 集電區(qū)113和基區(qū)111之間還包括緩沖區(qū)114。緩沖區(qū)114摻雜雜質(zhì)的電性與集 電區(qū)113相同，均為N型雜質(zhì)，但緩沖區(qū)114內(nèi)的摻雜濃度小于集電區(qū)113。
緩沖區(qū)114與集電區(qū)113之間的界面，以及發(fā)射區(qū)112與基區(qū)111的界面在平行 于基區(qū)111長度方向的平面內(nèi)傾斜于SOI襯底100表面。
本發(fā)明的發(fā)明人發(fā)現(xiàn)，采用上述結(jié)構(gòu)的NPN型雙極晶體管110，由于集電區(qū)113和 基區(qū)lll之間低摻雜的緩沖區(qū)114的存在，可以提高發(fā)射區(qū)112和集電區(qū)113之間的擊穿 電壓BVCE0。 并且，由于緩沖區(qū)114的長度可以在制造過程中通過調(diào)整重?fù)诫s的傾斜角度來控
制，也就實(shí)現(xiàn)了的發(fā)射區(qū)112和集電區(qū)113之間的擊穿電壓BVce?？煽?。 另外，重?fù)诫s的發(fā)射區(qū)112與基區(qū)111的直接接觸，可以提高來自發(fā)射區(qū)112的電
子注入效率。 此外，上述結(jié)構(gòu)還會導(dǎo)致發(fā)射區(qū)112與基區(qū)111之間的電容以及集電區(qū)113與基 區(qū)111之間的電容降低，從而提高截止頻率fT和最高頻率fmax。 如圖1所示，NPN型雙極晶體管110還包括與基區(qū)111接觸的基極115?；鶚O115 包括與基區(qū)111接觸的多晶硅層116和多晶硅層116之上的金屬層117，以及多晶硅層116 和金屬層117側(cè)壁上用于電隔離的隔離層118。 金屬層117與多晶硅層116之間的接觸可以是歐姆接觸，也可以是肖特基接觸。制 造金屬層117的材料可以選自W、Cr、Au、Ag、Al、Ti、TiN、Ni或Co。 圖1中還展示了相似的PNP型雙極晶體管120。 PNP型雙極晶體管120與NPN型 雙極晶體管110除了摻雜雜質(zhì)類型完全相反以外，在其他結(jié)構(gòu)上兩者是相同的。
另外，本實(shí)施例還提供上述雙極晶體管的制造方法，如圖2所示，包括步驟
S101，提供S01襯底； S102，刻蝕SOI襯底上的第一半導(dǎo)體材料層至暴露埋入電介質(zhì)層，形成淺溝槽； S103，在淺溝槽內(nèi)填充電介質(zhì)層； S104，對半導(dǎo)體襯底進(jìn)行離子注入，形成有源區(qū)； S105，在SOI襯底上依次形成多晶硅層和金屬層； S106，通過刻蝕多晶硅層和金屬層來定義覆蓋或部分覆蓋基區(qū)的基極；
S107，在刻蝕后的多晶硅層和金屬層的側(cè)壁上形成隔離層；
S108，對有源區(qū)的暴露部分進(jìn)行垂直輕摻雜；
S109，對有源區(qū)的暴露部分進(jìn)行傾斜重?fù)诫s。 首先執(zhí)行步驟S101，提供如圖3所示的SOI襯底100。 SOI襯底100包括底層硅 101、底層硅101上的埋入電介質(zhì)層102以及埋入電介質(zhì)層102之上的頂層硅103。其中，頂 層硅103的厚度為10nm至150nm，埋入電介質(zhì)層102的厚度為100nm至300nm。
SOI襯底100通過在兩層硅基板之間封入一個(gè)絕緣的埋入電介質(zhì)層102，從而將活 躍的晶體管元件相互隔離。上述埋入電介質(zhì)層102的材料通常是氧化物，因此又將埋入電 介質(zhì)層102稱為埋入氧化物層(Buried Oxide，BOX)。埋入電介質(zhì)層102能有效地使電子從 一個(gè)晶體管門電路流到另一個(gè)晶體管門電路，不讓多余的電子滲漏到下層硅基板上。用SOI 襯底100形成的半導(dǎo)體器件具有寄生電容小、短溝道效應(yīng)小、速度快、集成度高、功耗低、耐 高溫以及抗輻射等優(yōu)點(diǎn)。 然后執(zhí)行步驟S102，如圖4所示，刻蝕SOI襯底100上的頂層硅103至暴露埋入電 介質(zhì)層102，形成淺溝槽104。淺溝槽104的作用是對在SOI襯底100上形成的晶體管進(jìn)行 隔離。 接著執(zhí)行步驟S103，在淺溝槽104內(nèi)填充電介質(zhì)材料，形成如圖5所示的結(jié)構(gòu)。在
5淺溝槽104內(nèi)填充的電介質(zhì)材料可以與埋入電介質(zhì)層102的材料相同，使得在淺溝槽104 內(nèi)填充的電介質(zhì)材料與埋入電介質(zhì)層102完全融為一體。 在制造過程中，將淺溝槽104完全填滿，并獲得一個(gè)平整的表面，通常還會加入對 S0I襯底100進(jìn)行化學(xué)機(jī)械研磨的步驟?；瘜W(xué)機(jī)械研磨是本領(lǐng)域技術(shù)人員的慣用手段，在此 不再贅述。 然后如圖6所示，執(zhí)行步驟S104，對SOI襯底100進(jìn)行離子注入，形成有源區(qū)105。 注入離子的濃度大約為lX1017cm—3至5X10 m—3。注入的離子種類需要根據(jù)所制造的雙極 晶體管進(jìn)行選擇，例如需要制造NPN型晶體管時(shí)，需要向有源區(qū)105注入P型雜質(zhì)，例如以 1 X 1012cm—2至5X 1012cm—2、2KeV至30KeV的劑量向有源區(qū)105注入B+離子；需要制造PNP 型晶體管時(shí)，需要向有源區(qū)105內(nèi)注入N型雜質(zhì)，例如以lX1012cm—2至5X1012011—2、5KeV至 30KeV的劑量向有源區(qū)105內(nèi)注入As+離子。 S101至S104的過程總結(jié)起來就是在S0I襯底100上形成有源區(qū)105。 然后執(zhí)行步驟S105，在S0I襯底100上依次形成多晶硅層116和金屬層117，形成
如圖7所示的結(jié)構(gòu)。金屬層117與多晶硅層116之間的接觸可以是歐姆接觸，也可以是肖
特基接觸。金屬層117的材料選自W、Cr、Au、Ag、Al、Ti、TiN、Ni或Co。 接著執(zhí)行步驟S106，通過刻蝕多晶硅層116和金屬層117來定義覆蓋或部分覆蓋
基區(qū)111 (參考圖1)的基極115的主要結(jié)構(gòu)，如圖8所示。 然后執(zhí)行步驟S107，在刻蝕后的多晶硅層116和金屬層117的側(cè)壁上形成隔離層 118，如圖9所示。多晶硅層116、金屬層117和隔離層118—起共同形成基極115。
步驟S105至步驟S107總結(jié)起來就是在有源區(qū)105上形成覆蓋或部分覆蓋基區(qū) 111的基極115。 然后執(zhí)行步驟S108，對有源區(qū)105的暴露部分進(jìn)行垂直輕摻雜，形成如圖10所示 的結(jié)構(gòu)。輕摻雜的雜質(zhì)和步驟S104中注入的離子的電性相反。例如，在步驟S104中注入 的是P型離子，則在步驟S108中輕摻雜的是N型離子；而如果在步驟S104中注入的是N型 離子，則在步驟S108中輕摻雜的是P型離子。在步驟S108中進(jìn)行輕摻雜的一個(gè)主要目的 是為后續(xù)形成緩沖區(qū)114(參見圖1)做準(zhǔn)備。 接下來執(zhí)行步驟S109，如圖11所示，對暴露的有源區(qū)105進(jìn)行傾斜重?fù)诫s。重?fù)?雜的雜質(zhì)類型與步驟S108中輕摻雜的雜質(zhì)類型相同。如圖ll所示，重?fù)诫s的方向在平行 于基區(qū)長度方向的平面內(nèi)傾斜于SOI襯底100表面。最后形成如圖1所示的與基區(qū)111連 接的重?fù)诫s的發(fā)射區(qū)112和輕摻雜的緩沖區(qū)114，以及與緩沖區(qū)114連接的重?fù)诫s的集電區(qū) 113。 最后還可以形成與發(fā)射區(qū)112連接的發(fā)射極(圖未示)、與集電區(qū)113連接的集電 極(圖未示)和基極115的外聯(lián)金屬線(圖未示)等。以及將整個(gè)雙極晶體管用電介質(zhì)材 料進(jìn)行封閉等步驟。這些步驟屬于現(xiàn)有技術(shù)，在此不再贅述。 上述工藝步驟與現(xiàn)有的制造CMOS晶體管的步驟完全兼容，可以通過同一個(gè)工藝 流程在同一晶圓上同時(shí)制造MOS晶體管和本發(fā)明所述的具有緩沖區(qū)的雙極晶體管。
實(shí)施例2 在本具體實(shí)施方式
中，還提供一種特殊的形成在SOI襯底上的具有緩沖
區(qū)的雙極晶體管結(jié)構(gòu)及其制造方法，以下將結(jié)合附圖進(jìn)行說明。
6
如圖12和圖13所示，本實(shí)施例提供形成在S0I襯底220上的一種雙極晶體管201，包括由金屬形成的金屬基極202和一根圓柱形的半導(dǎo)體材料柱203 (參考圖20)。半導(dǎo)體材料柱203從一端到另一端依次是該雙極晶體管201的發(fā)射區(qū)204、基區(qū)205、緩沖區(qū)208和集電區(qū)206。金屬基極202內(nèi)設(shè)有通孔207，而基區(qū)205位于通孔207內(nèi)，也即金屬基極202形成對基區(qū)205的包裹而暴露發(fā)射區(qū)204和集電區(qū)206?；鶇^(qū)205的長度為5nm至50nm。相應(yīng)的，金屬基極202的長度小于等于基區(qū)205的長度。這里所說的基區(qū)205的長度即從基區(qū)205與發(fā)射區(qū)204的界面到基區(qū)205與緩沖區(qū)208的界面間的長度。而基區(qū)205的長度方向也就是從基區(qū)205與發(fā)射區(qū)204的界面到基區(qū)205與緩沖區(qū)208的界面的方向。
集電區(qū)206和基區(qū)205之間還包括緩沖區(qū)208。緩沖區(qū)208摻雜雜質(zhì)的電性與集電區(qū)206相同，但緩沖區(qū)208內(nèi)的摻雜濃度小于集電區(qū)206。 緩沖區(qū)208與集電區(qū)206之間的界面，以及發(fā)射區(qū)204與基區(qū)205的界面在平行于基區(qū)205長度方向的平面內(nèi)傾斜于SOI襯底220表面。 如實(shí)施例1中所述，本發(fā)明的發(fā)明人發(fā)現(xiàn)，采用上述結(jié)構(gòu)的NPN型雙極晶體管201，由于集電區(qū)206和基區(qū)205之間低摻雜的緩沖區(qū)208的存在，可以提高發(fā)射區(qū)204和集電區(qū)206之間的擊穿電壓BVCE。。 并且，由于緩沖區(qū)208的長度可以在制造過程中通過調(diào)整重?fù)诫s的傾斜角度來控
制，也就實(shí)現(xiàn)了的發(fā)射區(qū)204和集電區(qū)206之間的擊穿電壓BVCE?？煽?。 另外，重?fù)诫s的發(fā)射區(qū)204與基區(qū)205的直接接觸，可以提高來自發(fā)射區(qū)204的電
子注入效率。 此外，上述結(jié)構(gòu)還會導(dǎo)致發(fā)射區(qū)204與基區(qū)205之間的電容以及集電區(qū)206與基區(qū)205之間的電容降低，從而提高截至頻率fT和最高頻率fmax。 在本實(shí)施例中，上述結(jié)構(gòu)還有一個(gè)好處在于，由于基區(qū)205被基極202全包圍，因而基區(qū)205不會與埋入電介質(zhì)層222直接接觸，從而避免了 "埋入電介質(zhì)效應(yīng)"或者叫"埋入氧化物效應(yīng)，，(buried oxide effect)。 在本實(shí)施例中，采用圓柱形的半導(dǎo)體材料柱203是一個(gè)優(yōu)選的實(shí)施例，本領(lǐng)域技術(shù)人員知道，半導(dǎo)體材料柱203的徑向橫截面是其他形狀也可以實(shí)現(xiàn)本發(fā)明的目的。
另外，該雙極晶體管201還包括在金屬基極202的側(cè)壁上設(shè)置的隔離層210。隔離層210的形狀和材質(zhì)已為現(xiàn)有技術(shù)所公開，在此不再贅述。 制造半導(dǎo)體材料柱203的半導(dǎo)體材料包括Si、Ge、SiGe、GaAs、InP、InAs或InGaAs等。 而金屬基極202由W、 Al、 Ag、 Au、 Cr、 Mo、 Ni、 Pd、 Ti或Pt的金屬單質(zhì)或TiN、 TaN等金屬氮化物，或者任意兩種以上所述金屬單質(zhì)和/或氮化物的疊層或合金所形成。
如前所述采用SOI襯底220的原因在于，這樣的襯底通過在兩層硅基板之間封入一個(gè)絕緣的埋入電介質(zhì)層，從而將活躍的晶體管元件相互隔離。上述埋入電介質(zhì)層的材料通常是氧化物，因此又將埋入電介質(zhì)層稱為埋入氧化物層(Buried Oxide，BOX)。埋入電介質(zhì)層能有效地使電子從一個(gè)晶體管門電路流到另一個(gè)晶體管門電路，不讓多余的電子滲漏到下層硅基板上。用SOI襯底220形成的半導(dǎo)體器件具有寄生電容小、短溝道效應(yīng)小、速度快、集成度高、功耗低、耐高溫以及抗輻射等優(yōu)點(diǎn)。 上述發(fā)射區(qū)2Q4、基區(qū)205、緩沖區(qū)208和集電區(qū)206雖然形成在同一根半導(dǎo)體材料柱203中，但摻雜的總類和濃度是不同的。發(fā)射區(qū)204和集電區(qū)206與緩沖區(qū)208的摻 雜種類是一樣的，但發(fā)射區(qū)204和集電區(qū)206的摻雜濃度高于緩沖區(qū)208的摻雜濃度。而 發(fā)射區(qū)204、緩沖區(qū)208和集電區(qū)206與基區(qū)205的摻雜種類是相反的。當(dāng)雙極晶體管201 需要被制造成NPN型晶體管時(shí)，對發(fā)射區(qū)204、緩沖區(qū)208和集電區(qū)206摻雜用的雜質(zhì)可以 為N型雜質(zhì)，例如As+等，而對基區(qū)205注入P型雜質(zhì)，例如B+ ;當(dāng)雙極晶體管201需要被 制造成PNP型晶體管時(shí)，對發(fā)射區(qū)204、緩沖區(qū)208和集電區(qū)206摻雜用的雜質(zhì)可以為P型 雜質(zhì)，例如B+等，而對基區(qū)205注入N型雜質(zhì)，例如As+。 另外，本實(shí)施例還提供上述雙極晶體管的制造方法，如圖14所示，包括步驟
S201，提供底層硅襯底，所述襯底設(shè)有埋入電介質(zhì)層和所述埋入電介質(zhì)層上的第 一半導(dǎo)體材料層； S202，對所述的第一半導(dǎo)體材料層進(jìn)行離子注入； S203，刻蝕所述第一半導(dǎo)體材料層和埋入電介質(zhì)層，形成半導(dǎo)體材料柱和電介質(zhì) 支撐柱； S204，去除所述電介質(zhì)支撐柱的中段，使得電介質(zhì)支撐柱的中段形成鏤空；
S205，對所述半導(dǎo)體材料柱進(jìn)行溫度為1000至1200°C的熱退火處理；
S206，在所述襯底上沉積金屬層至至少掩埋所述半導(dǎo)體材料柱，并填充所述電介 質(zhì)支撐柱的鏤空處； S207，刻蝕所述金屬層，形成金屬基極； S208，在所述金屬基極的側(cè)壁上形成隔離層； S209，對所述半導(dǎo)體材料柱兩端的暴露部分進(jìn)行垂直輕摻雜； S210，對半導(dǎo)體材料柱的暴露部分進(jìn)行傾斜重?fù)诫s。 下面將結(jié)合附圖對上述雙極晶體管的制造方法進(jìn)行詳細(xì)說明。 首先執(zhí)行步驟S201，提供如圖15所示的襯底220。圖15所示的襯底，也即前述的
S0I襯底，包括第一半導(dǎo)體材料層223、埋入電介質(zhì)層222以及底層硅襯底221。其中，第一
半導(dǎo)體材料層223與底層硅襯底221夾合埋入電介質(zhì)層222形成三明治疊層結(jié)構(gòu)。其中，第
一半導(dǎo)體材料層223的厚度可以為10nm至150nm，而埋入電介質(zhì)層222的厚度可以為100nm
至300nm。埋入電介質(zhì)層222能有效防止多余的電子從第一半導(dǎo)體材料層223滲漏到底層
硅襯底221中，因而，在其上形成的半導(dǎo)體器件具有寄生電容小、短溝道效應(yīng)小、速度快、集
成度高、功耗低、耐高溫以及抗輻射等優(yōu)點(diǎn)。 上述襯底220中所用到的第一半導(dǎo)體材料層223和底層硅襯底221所使用的半導(dǎo) 體材料包括Si、 Ge、 SiGe、 GaAs、 InP、 InAs或InGaAs。這樣的半導(dǎo)體材料可以與后續(xù)工藝 形成的金屬基極202形成金屬-半導(dǎo)體間的肖特基接觸，而這種接觸正是本發(fā)明所需要的。
然后執(zhí)行步驟S202，對第一半導(dǎo)體材料層223進(jìn)行輕摻雜。輕摻雜的離子濃度為 1 X 1018cm—3至5X 1018cm—3。例如，在形成NPN型雙極晶體管時(shí)，可以使用B+離子進(jìn)行摻雜， 劑量為lX1012cm—s至5X1012011—2，離子能量為1KeV至30KeV ;而需要形成PNP型雙極晶體 管時(shí)，可以使用As+離子進(jìn)行摻雜，劑量為lX1012cm—s至5X1012011—2，離子能量為1KeV至 20KeV。 然后執(zhí)行步驟S203，刻蝕第一半導(dǎo)體材料層223和埋入電介質(zhì)層222，形成如圖 16所示的半導(dǎo)體材料柱203和電介質(zhì)支撐柱211。半導(dǎo)體材料柱203的直徑可以為2nm至25nm，其整體由電介質(zhì)支撐柱211所支撐。 刻蝕埋入電介質(zhì)層222形成電介質(zhì)支撐柱211時(shí)，并未完全將埋入電介質(zhì)層222完全刻蝕，只是使得埋入電介質(zhì)層222的厚度減小。 上述刻蝕過程可以分多步進(jìn)行，例如可以經(jīng)過下述步驟進(jìn)行先用等離子干法刻蝕第一半導(dǎo)體材料層223的一部分，由于后續(xù)形成的半導(dǎo)體材料柱203的直徑較小，因此，在采用等離子干法刻蝕時(shí)，仍然可以形成較圓滑的半導(dǎo)體材料柱203的上半部分；然后再采用各向異性濕法刻蝕的方法繼續(xù)刻蝕第一半導(dǎo)體材料層221和埋入電介質(zhì)層222，由于各向異性濕法刻蝕會產(chǎn)生底切(undercut)效應(yīng)，利用這種效應(yīng)正好可以形成半導(dǎo)體材料柱203的下半部分，相似的，各向異性濕法刻蝕的方法也會在埋入電介質(zhì)層222上形成規(guī)整的電介質(zhì)支撐柱211。上述等離子干法刻蝕和各向異性濕法刻蝕為現(xiàn)有技術(shù)，在此不再贅述。 用上述等離子干法刻蝕和各向異性濕法刻蝕所形成的半導(dǎo)體材料柱203的直徑有可能不符合預(yù)訂要求，也有可能其輪廓不夠圓滑。因此可以將該半導(dǎo)體材料柱203進(jìn)行熱氧化處理，然后再放入酸溶液中，例如經(jīng)去離子水稀釋的HF溶液中將半導(dǎo)體材料柱203外層的氧化物去除。通過這樣的處理，就能方便地控制半導(dǎo)體材料柱203的尺寸和外輪廓，以符合要求。 然后執(zhí)行步驟S204，去除電介質(zhì)支撐柱211的中段，使得電介質(zhì)支撐柱211的中段形成鏤空。具體方法可以是先在埋入電介質(zhì)層222之上利用旋涂和光刻的方法形成一層暴露電介質(zhì)支撐柱211中段的光刻膠層230，如圖17所示；然后采用緩沖氧化物刻蝕劑(buffer oxide etchant， BOE)刻蝕暴露的電介質(zhì)支撐柱211中段，使得電介質(zhì)支撐柱211的中段形成鏤空，再去除光刻膠層230，形成如圖18所示的結(jié)構(gòu)。電介質(zhì)支撐柱211的中段被刻蝕形成的鏤空長度可以為5nm至50nm。 在去除電介質(zhì)支撐柱211中段的步驟之后，還可以執(zhí)行步驟S205，對半導(dǎo)體材料柱203進(jìn)行熱退火處理，熱退火的溫度在IOO(TC至1200°C。熱退火所帶來的傳質(zhì)作用可以使得半導(dǎo)體材料柱203在電介質(zhì)支撐柱211中段的鏤空處的輪廓更為圓滑，并且可以消除刻蝕半導(dǎo)體材料柱203的過程中所產(chǎn)生的損傷。 然后執(zhí)行步驟S206，在埋入電介質(zhì)層222之上沉積金屬層231至至少掩埋半導(dǎo)體材料柱203，并填充電介質(zhì)支撐柱211中段的鏤空處，形成如圖19所示的結(jié)構(gòu)。金屬層231的厚度可以為10nm至500nm。 上述金屬層231可以是W、Al、Ag、Au、Cr、Mo、Ni、Pd、Ti或Pt的金屬單質(zhì)或TiN、TaN等金屬氮化物，或者任意兩種以上所述金屬單質(zhì)和/或氮化物的疊層或合金所形成。
然后執(zhí)行步驟S207，刻蝕金屬層231，形成如圖20所示的金屬基極202。金屬基極202的長度小于等于電介質(zhì)支撐柱211被去除的長度，并使得金屬基極202落入電介質(zhì)支撐柱211中段的鏤空處。因此，金屬基極202在電介質(zhì)支撐柱211中段的鏤空處形成對半導(dǎo)體材料柱203的包裹。在這里，金屬基極202與半導(dǎo)體材料柱203的接觸為肖特基接觸。而半導(dǎo)體材料柱203被所述金屬基極202包裹的一段即形成雙極晶體管的基區(qū)205。
然后執(zhí)行步驟S208，在金屬基極202的側(cè)壁上形成隔離層210。隔離層210的作用是防止金屬基極202與其他部件形成短路，也是為后續(xù)傾斜重?fù)诫s提供阻擋，從而可以形成緩沖區(qū)208。制造隔離層210的方法屬于現(xiàn)有技術(shù)，在此不再贅述。
然后執(zhí)行步驟S209，如圖21所示，對半導(dǎo)體材料柱203兩端所暴露的部分進(jìn)行垂 直輕摻雜。輕摻雜的方向垂直或接近垂直于襯底220表面。而輕摻雜的離子類型與步驟 S202所述離子注入的離子電性相反。例如，在步驟S202中注入的是P型離子，則在步驟 S209中輕摻雜的是N型離子；而如果在步驟S202中注入的是N型離子，則在步驟S209中 輕摻雜的是P型離子。在步驟S209中進(jìn)行輕摻雜的一個(gè)主要目的是為后續(xù)形成緩沖區(qū)208 做準(zhǔn)備。 然后執(zhí)行步驟S210，如圖22所示，對半導(dǎo)體材料柱203的暴露部分進(jìn)行傾斜重?fù)?雜。重?fù)诫s的雜質(zhì)類型與步驟S209中輕摻雜的雜質(zhì)類型相同。重?fù)诫s的方向在平行于基 區(qū)205長度方向的平面內(nèi)傾斜于襯底220表面。最后形成如圖12所示的與基區(qū)205連接 的重?fù)诫s的發(fā)射區(qū)204和輕摻雜的緩沖區(qū)208，以及與緩沖區(qū)208連接的重?fù)诫s的集電區(qū) 206。 最后還可以形成與發(fā)射區(qū)204連接的發(fā)射極(圖未示)、與集電區(qū)206連接的集電 極(圖未示)和基極202的外聯(lián)金屬線(圖未示)等。以及將整個(gè)雙極晶體管用電介質(zhì)材 料進(jìn)行封閉等步驟。這些步驟屬于現(xiàn)有技術(shù)，在此不再贅述。 上述工藝步驟與制造鰭狀場效應(yīng)晶體管(fin-FET)的步驟完全兼容，可以通過同 一個(gè)工藝流程在同一晶圓上同時(shí)制造fin-FET和本發(fā)明所述的具有緩沖區(qū)的雙極晶體管。
在本實(shí)施例中，是以NPN型雙極晶體管為例，當(dāng)然，并不限于NPN型雙極晶體管。 PNP型晶體管只是在離子注入摻雜雜質(zhì)的電性上完全相反，其他結(jié)構(gòu)和制造方法與NPN型 雙極晶體管完全相同。 上述實(shí)施例1和實(shí)施例2均是以SOI襯底為例，但本發(fā)明并不限于此，本領(lǐng)域技術(shù) 人員知道，利用其它類型的半導(dǎo)體襯底一樣可以利用本發(fā)明的所述的方法制造本發(fā)明所述 的雙極晶體管結(jié)構(gòu)。 本申請雖然以較佳實(shí)施例公開如上，但其并不是用來限定權(quán)利要求，任何本領(lǐng)域 技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動和修改，因此本申請的 保護(hù)范圍應(yīng)當(dāng)以本申請權(quán)利要求所界定的范圍為準(zhǔn)。
10
權(quán)利要求
一種雙極晶體管，包括形成在半導(dǎo)體襯底上的基區(qū)、發(fā)射區(qū)和集電區(qū)，其特征在于所述集電區(qū)和基區(qū)之間還包括緩沖區(qū)，所述緩沖區(qū)的摻雜類型與集電區(qū)相同，但摻雜濃度小于集電區(qū)；所述緩沖區(qū)與集電區(qū)之間的界面以及所述發(fā)射區(qū)與基區(qū)的界面在平行于基區(qū)長度方向的平面內(nèi)傾斜于所述半導(dǎo)體襯底表面。
2. 如權(quán)利要求1所述的雙極晶體管，其特征在于所述半導(dǎo)體襯底為SOI襯底，所述基 區(qū)、發(fā)射區(qū)和集電區(qū)形成于所述SOI襯底的第一半導(dǎo)體材料層。
3. 如權(quán)利要求l所述的雙極晶體管，其特征在于還包括與所述基區(qū)接觸的基極，所述 基極包括多晶硅層和多晶硅層之上的金屬層。
4. 如權(quán)利要求3所述的雙極晶體管，其特征在于所述金屬層的材料選自W、Cr、Au、Ag、 Al、Ti、TiN、Ni或Co。
5. —種雙極晶體管的制造方法，其特征在于，包括步驟 在半導(dǎo)體襯底上形成有源區(qū)；在所述有源區(qū)上形成覆蓋或部分覆蓋基區(qū)的基極；對有源區(qū)的暴露部分進(jìn)行輕摻雜，所述輕摻雜的方向垂直或接近垂直于所述半導(dǎo)體襯 底表面；對有源區(qū)的暴露部分進(jìn)行重?fù)诫s，所述重?fù)诫s的雜質(zhì)類型與所述輕摻雜的雜質(zhì)類型相 同，所述重?fù)诫s的方向在平行于基區(qū)長度方向的平面內(nèi)傾斜于所述半導(dǎo)體襯底表面，形成 與所述基區(qū)連接的發(fā)射區(qū)和緩沖區(qū)，以及與所述緩沖區(qū)連接的集電區(qū)。
6. 如權(quán)利要求5所述的雙極晶體管的制造方法，其特征在于，所述在半導(dǎo)體襯底上形 成有源區(qū)的步驟具體包括提供SOI襯底；刻蝕SOI襯底上的第一半導(dǎo)體材料層至暴露埋入電介質(zhì)層，形成淺溝槽； 在所述淺溝槽內(nèi)填充電介質(zhì)層； 對所述半導(dǎo)體襯底進(jìn)行離子注入，形成有源區(qū)。
7. 如權(quán)利要求5所述的雙極晶體管的制造方法，其特征在于，在所述有源區(qū)上形成覆 蓋或部分覆蓋基區(qū)的基極的步驟具體包括在半導(dǎo)體襯底上依次形成多晶硅層和金屬層； 通過刻蝕所述多晶硅層和金屬層來定義基極； 在刻蝕后的多晶硅層和金屬層的側(cè)壁上形成隔離層。
8. 如權(quán)利要求7所述的雙極晶體管的制造方法，其特征在于所述金屬層的材料選自 W、Cr、Au、Ag、Al、Ti、TiN、Ni或Co。
全文摘要
本發(fā)明涉及雙極晶體管及其制造方法。其中，雙極晶體管的制造方法包括步驟在半導(dǎo)體襯底上形成有源區(qū)；在所述有源區(qū)上形成覆蓋或部分覆蓋基區(qū)的基極；對有源區(qū)的暴露部分進(jìn)行垂直輕摻雜；對有源區(qū)的暴露部分進(jìn)行傾斜重?fù)诫s。與現(xiàn)有技術(shù)相比，本發(fā)明對發(fā)射區(qū)和集電區(qū)先進(jìn)行垂直輕摻雜再進(jìn)行傾斜重?fù)诫s，可以一次性形成與基區(qū)接觸的重?fù)诫s的發(fā)射區(qū)，以及在基區(qū)和重?fù)诫s的集電區(qū)之間的輕摻雜的緩沖區(qū)，從而可以通過控制重?fù)诫s角度來控制發(fā)射區(qū)和集電區(qū)之間的擊穿電壓。
文檔編號H01L29/66GK101752412SQ20081020381
公開日2010年6月23日 申請日期2008年12月1日 優(yōu)先權(quán)日2008年12月1日
發(fā)明者季明華, 肖德元 申請人:中芯國際集成電路制造(上海)有限公司