專利名稱：半導(dǎo)體裝置及其柵極和金屬線路的形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置。
更詳細(xì)地說，本發(fā)明涉及具有柵極焊盤，或是具有用于保護(hù)柵極圖案的 虛擬柵極圖案的半導(dǎo)體裝置的柵極形成方法、供給用于半導(dǎo)體裝置的電源并
傳送信號的金屬線路的形成方法、以及包含四重耦合接收器(Quad Coupled Receiver)型輸入輸出緩沖器的半導(dǎo)體裝置。
背景技術(shù)：
一般地，半導(dǎo)體裝置由多個晶體管、電容器、電阻等元件構(gòu)成，在半導(dǎo) 體裝置中形成用來電連接這些元件的布線。
在設(shè)計半導(dǎo)體裝置時，必須保證元件和布線的電特性、考慮工藝的影響、 確保結(jié)構(gòu)的穩(wěn)定性等。尤其是，隨著半導(dǎo)體裝置的高集成化，元件和布線的 圖案和布局的重要性不斷提高。
尤其是，在所述設(shè)計時，M0S晶體管的柵極的圖案也是重要的考慮事項。 M0S晶體管的柵極包含一體連接的柵極線路和柵極焊盤。其中，所謂"柵極 焊盤"是柵極線路和金屬層(metal layer)被重疊，并且被設(shè)置為通過柵 極觸點(diǎn)(contact)電連接的部分，具有考慮了重疊邊緣(overlap margin) 的四角形狀。
作為一般的半導(dǎo)體裝置的一個實例，MOS晶體管的柵極焊盤如圖IA所示 形成。即，在構(gòu)成M0S晶體管區(qū)域的有源區(qū)域10的上部形成柵極線路GL， 并在其端部形成柵極焊盤12，在柵極線路GL兩側(cè)的有源區(qū)域10上形成構(gòu)成 源極和漏極的觸點(diǎn)BLC1,在柵極焊盤12上形成用來與上部的金屬線路(未 圖示)電連接的觸點(diǎn)BLC2。
其中，將柵極焊盤12設(shè)置為其一邊與柵極線路GL的延長端部具有臺階 高差，并與柵極線路GL的延長端部連接。
接下來，圖1B和圖1C例示了在同一有源區(qū)域10上形成兩個以上柵極
6的MOS晶體管的圖，各柵極線路GL的長度彼此不同，將各柵極焊盤12設(shè)置 為其一邊與柵極線路GL的延長端部具有臺階高差，并與柵極線路GL的延長 端部連接。并且，以其接觸的柵極線路GL為基準(zhǔn)將各柵極焊盤12設(shè)置在同 一方向上。
圖1A至圖1C的柵極圖案具有能夠使圖2的布局結(jié)構(gòu)中、M0S晶體管之 間的布線連接最'J、化，并且減小布局面積的效果。
圖2例示規(guī)定的M0S晶體管集成而構(gòu)成一個電路的情形。其中，半導(dǎo)體 裝置可以具有在有源防護(hù)板20所限定的一個阱區(qū)域22內(nèi)成一列地設(shè)置相同 類型的M0S晶體管的結(jié)構(gòu)。
各柵極焊盤12所具有的形狀為如MOS晶體管TR1那樣靠近各柵極線 路GL,或者如晶體管TR2那樣設(shè)置在其它相鄰的有源區(qū)域10的外部上，并 且通過使其一邊的一部分延伸，而與該柵極線路GL連接。并且，各有源區(qū) 域10還根據(jù)如晶體管TR1、 TR2那樣的MOS晶體管之間的連接關(guān)系，在阱區(qū) 域22內(nèi)不規(guī)則地設(shè)置。
如圖2那樣設(shè)置晶體管TR1、 TR2時，在晶體管TR1的漏極(或者源極) 區(qū)域與晶體管TR2的柵極電連接的情形下，連接布線的長度被最小化。
但是，圖1和圖2的情形下，各晶體管的柵極在柵極線路與柵極焊盤連 接的部分有很多彎曲成直角的拐角，即臨界點(diǎn)(critical point)。臨界點(diǎn) 變多，則工藝余量減少，布局時的電阻變大，從而使晶體管的電路特性降低。
另外，為了使晶體管間的布線連接最小化而如圖2那樣不規(guī)則地設(shè)置多 個有源區(qū)域10時，如"GT1"至"GT4"的各晶體管的柵極焊盤區(qū)域12與有 源防護(hù)板20之間的距離彼此不同，如"ATI"和"AT2"的各晶體管的有源 區(qū)域10與有源防護(hù)板20之間的距離彼此不同。
另外，相鄰的晶體管的各柵極之間的空間也如"a"、 "b"和"c"那樣 不同。于是，根據(jù)多數(shù)柵極的密度差將各晶體管的柵極的線寬設(shè)置為分別不 同。這樣，柵極的線寬的變化作為使晶體管的電特性發(fā)生變化的原因而起作 用，存在著難以進(jìn)行用于確保均勻線寬變化的OPC (Optical Proximity Correction:光學(xué)鄰近4交正)才喿作的問題。
另一方面，在設(shè)計包含所述柵極的布線時，實現(xiàn)布線的物理穩(wěn)定性、電 穩(wěn)定性也很重要。
參照圖3，在一般的半導(dǎo)體裝置中設(shè)置多個塊單元BC1至BC4，塊單元BC1至BC4是在邊緣電路區(qū)域中集成單位單元UC形成的，在各塊單元BC1 至BC4中，平行設(shè)置提供電源電壓VDD和接地電壓VSS的電源金屬線路圖案 1，不規(guī)則地設(shè)置傳送塊單元之間的路徑信號的信號金屬線路圖案2。
在形成所述電源金屬線路圖案1或者信號金屬線路圖案2的工序中，在 形成了金屬線路圖案1、 2之后，形成氧化膜，然后進(jìn)行用來平坦化的化學(xué) 機(jī)械研磨(Chemical Mechanical Polishing: CMP)工序。
但是，如圖3所示，在金屬線路圖案l、 2之間的空間(Space)彼此不 同的情形下，由于平坦化工序，在圖案密度低的區(qū)域中產(chǎn)生凹陷(Dishing) 現(xiàn)象而使金屬被蝕刻。從而，如圖3所示設(shè)置金屬線路圖案的情形下，存在 著難以確保金屬線路圖案的穩(wěn)定性的問題。
為了確保所述金屬線路圖案的穩(wěn)定性，與圖3相對應(yīng)，如圖4所示，可 以在金屬線路圖案1、 2之間設(shè)置虛擬金屬線路圖案3。
在圖4的情形下，以與金屬線路圖案1、 2的長度方向平行的條形，形 成設(shè)置在金屬線路圖案1、 2之間的虛擬金屬線路圖案3。并且，虛擬金屬線 路圖案3具有由設(shè)計規(guī)則定義的規(guī)定的寬度W和與相鄰的金屬線路圖案1、2 的長度相對應(yīng)的長度L。
但是，在圖4的情形下，在工序中的粒子P在金屬線路圖案1、 2和虛 擬金屬線路圖案3之間形成橋接的情形下，由此造成不合格。
另一方面，在設(shè)計所述布線時，考慮M0S晶體管的電特性也是重要的事項。
為了實現(xiàn)具有M0S晶體管的半導(dǎo)體裝置的輸入輸出緩沖器的迅速應(yīng)答特 性，在設(shè)計時必須強(qiáng)化其噪聲(Noise)特性，還必須將輸入輸出緩沖器中 使用的電源線設(shè)計為不受噪音的影響。
在高速運(yùn)行的半導(dǎo)體裝置中，主要使用如圖5所示的四重耦合接收器 (Quad Coupled Receiver)型輸入輸出緩沖器，其具有對基準(zhǔn)電壓VREF和 輸入信號IN進(jìn)行比較放大的差動放大結(jié)構(gòu)。
具有這樣的差動放大結(jié)構(gòu)的四重耦合接收器型輸入輸出緩沖器中，構(gòu)成 差動對或者電流鏡的兩個MOS晶體管〈M11、 M21〉、 <M12、 M22>、 <M31、 M41>、 < M32、 M42〉的電特性如果各不相同，則不能進(jìn)行正常的差動放大。
但是，因為在電路結(jié)構(gòu)上，MOS晶體管的溝道長度只能是彼此不同，所 以如圖6所示，相鄰設(shè)置構(gòu)成輸入輸出緩沖器的、具有彼此不同的溝道長度的M0S晶體管時，各M0S晶體管的電特性與期望值不同。
具體地說，M0S晶體管對M12、 M22和M0S晶體管對M32、 M42如圖6所 示按照"M12、 M32、 M22、 M42"的順序設(shè)置成一列，在M0S晶體管M12—側(cè) 和MOS晶體管M42 —側(cè)，分別設(shè)置MOS晶體管TR1、 TR2。
各MOS晶體管的有源區(qū)域之間的圖案是虛擬柵極GD， MOS晶體管TRl、 TR2相當(dāng)于圖5的輸入輸出緩沖器中不要求相同電特性的MOS晶體管M5、 INV1、 INV2。
如圖6所示，將具有彼此不同的溝道長度的MOS晶體管對M12、 M22和 MOS晶體管對M32、 M42設(shè)置為相互差開，在各MOS晶體管之間設(shè)置用來使柵 極G的臨界尺寸(Gate Critical Dimension)的變化最小化的虛擬柵極GD。
然而，通過在一個MOS晶體管例如M12的兩側(cè)設(shè)置寬度不同的其它MOS 晶體管TRl、 M32，即使在各有源區(qū)域之間設(shè)置虛擬柵極GD，也改變MOS晶 體管Ml 2的柵極G的臨界尺寸。
即，在相鄰的MOS晶體管的溝道寬度相同的情形下，如圖7的(a)所 示，由于MOS晶體管的柵極G的圖案沒有改變(柵極的側(cè)面和觸點(diǎn)之間的間 隔Al至A3全部相同)，所以可以具有設(shè)計者想獲得的電特性。
但是，在相鄰的MOS晶體管的溝道寬度彼此不同的情形下，如圖7的(b) 所示，由于MOS晶體管的柵極G的圖案發(fā)生改變(柵極和觸點(diǎn)之間的間隔Bl

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種能夠保證半導(dǎo)體裝置的電特性、工藝的影
響以及結(jié)構(gòu)的穩(wěn)定性等的圖案。
本發(fā)明的另一個目的在于，減少在半導(dǎo)體裝置含有的晶體管的柵極形成 臨界點(diǎn)的情況，從而提高所述柵極的臨界尺寸的均勻性。
本發(fā)明的目的是，使用于實現(xiàn)半導(dǎo)體裝置而形成的虛擬柵極圖案的結(jié)構(gòu)穩(wěn)定。
另外，本發(fā)明的目的是，提供一種能夠使工藝中產(chǎn)生的偏差最小化的半 導(dǎo)體裝置的布局方法。
本發(fā)明的另一個目的在于，通過考慮晶體管之間的間隔距離和邊緣柵極 的長度而設(shè)置虛擬柵極，由此減小由工藝偏差產(chǎn)生的柵極溝道的線寬變化。另外，本發(fā)明的目的是，通過提供一種能夠支撐所述虛擬柵極的圖案， 而防止隨著工藝過程變化而產(chǎn)生的虛擬柵極的不合格。
另夕卜，本發(fā)明的目的是，通過所述虛擬柵極提高柵極的臨界區(qū)域均勻性， 而改善晶體管的運(yùn)行準(zhǔn)確度。
本發(fā)明的另 一個目的在于，通過減少金屬線路圖案的密度差防止由于化 學(xué)機(jī)械研磨而產(chǎn)生的凹陷，從而提高金屬線路圖案的均勻性。
本發(fā)明的目的是，將由于高集成化而減少的電源金屬線路圖案補(bǔ)充完 整，從而提供一種實現(xiàn)穩(wěn)定的電源供給的金屬線路圖案的形成方法。
另外，本發(fā)明的目的是，提供一種包含設(shè)置在金屬線路圖案之間的虛擬 金屬線路圖案在內(nèi)，使金屬線路圖案的短路不良狀況減少的形成方法。
本發(fā)明的另一個目的在于，提供一種穩(wěn)定地形成虛擬金屬線路圖案的金 屬線路圖案的形成方法。
另外，本發(fā)明的目的是形成MOS晶體管的圖案，從而使要求具有相同電
特性的M0S晶體管在工藝中受到相同的影響。
另外，本發(fā)明的目的是形成MOS晶體管的圖案，從而使具有差動關(guān)系或 者電流鏡關(guān)系的M0S晶體管在實際圖案中具有彼此相同的柵極溝道。
本發(fā)明的另 一個目的在于，提供一種在實際圖案中具有差動關(guān)系或者電 流鏡關(guān)系的M0S晶體管的電特性相同的四重耦合接收器型輸入輸出緩沖器。
根據(jù)本發(fā)明的半導(dǎo)體裝置的柵極形成方法包括在有源區(qū)域上形成沿長 度方向延伸的柵極線路的步驟；以及形成柵極焊盤的步驟，該柵極焊盤位于 所述有源區(qū)域的外部，與沿長度方向延伸的所述柵極線路連接、并且其一邊 與所述柵極線路的一側(cè)邊緣的長度方向的延長線對齊。
其中，在相同的所述有源區(qū)域上，形成多個包括所述柵極線路和所述柵 極焊盤的所述柵極，在相互對稱或者以所述有源區(qū)域為中心在長度方向上相 背離并且對稱的方向上，形成相鄰的所述柵極的所述各柵極焊盤。
根據(jù)本發(fā)明的半導(dǎo)體裝置的柵極形成方法包括在多個各有源區(qū)域上形 成至少 一個以上沿長度方向延伸的柵極線路的步驟；以及形成柵極焊盤的步 驟，該柵極焊盤與每一個柵極線路相對應(yīng)，并且在延伸到所述有源區(qū)域外部 的所述柵極線路的端部，與沿長度方向延伸的所述柵極線路連接，并且其一 邊與所述柵極線路的一側(cè)邊緣的長度方向的延長線對齊，所述多個柵極焊盤 與預(yù)先確定的邊界位置隔著規(guī)定間隔而設(shè)置。其中，對于所述各有源區(qū)域形成多個包括所述柵極線路和所述柵極坪盤 的柵極，在相互對稱或者以所述有源區(qū)域為中心、在長度方向上相背離并且 對稱的方向上，形成相鄰的所述柵極的所述柵極焊盤。
另外，所述邊界位置由包圍多個所述有源區(qū)域和所述柵極的有源防護(hù)板 來確定。
并且希望所述各有源區(qū)域的一側(cè)相對于所述邊界位置隔著規(guī)定間隔而 設(shè)置。
并且，在形成兩個以上長度彼此不同的所述柵極線路的情形下，在相對 短的所述柵極線路的長度方向的延長線上還形成柵極虛擬圖案。
根據(jù)本發(fā)明的半導(dǎo)體裝置的柵極形成方法在構(gòu)成晶體管的有源區(qū)域上 形成柵極，在與所述4冊極的至少一個側(cè)面相鄰的、所述有源區(qū)域的外部區(qū)域， 形成虛擬柵極圖案，在所述虛擬柵極圖案的長度方向的端部或者以所述虛擬
中，形成延伸到所述虛擬柵極圖案的輔助圖案。
在所述柵極的長度彼此不同的相鄰的晶體管之間，形成所述虛擬柵極圖 案，將所述輔助圖案形成為在由所述柵極的長度差所形成的空間中延伸。
并且，在相鄰的晶體管之間形成至少兩個以上所述虛擬柵極圖案，兩個 以上所述虛擬柵極圖案相互面對的邊的 一部分由所述輔助圖案連接。
并且，將所述虛擬柵極圖案形成為與所述柵極具有相同的長度，該柵極 一體形成有所述有源區(qū)域上的柵極線路和所述有源區(qū)域外部的柵極焊盤。
并且，在所述虛擬柵極圖案的長度方向的 一個端部形成所述輔助圖案， 將所述輔助圖案形成為寬度比所述虛擬柵極圖案更寬的長方體。
并且，在所述有源區(qū)域長度方向的端部的外部，將所述輔助圖案形成為 與所述虛擬柵極圖案部分結(jié)合的四邊形環(huán)的形狀。
根據(jù)本發(fā)明的半導(dǎo)體裝置的金屬線路形成方法，在由多個單元構(gòu)成的塊 上形成提供彼此不同的電源的第 一金屬線路圖案，在所述第 一金屬線路圖案 之間形成給所述單元傳送信號的第二金屬線路圖案，在所述第 一金屬線路圖 案之間的、沒有形成所述第二金屬線路圖案的區(qū)域，由在長度方向上至少分 割為兩個以上的圖案形成虛擬金屬線路圖案。
所述第 一金屬線路圖案與其它的塊中形成的、供給相同電源的其它第一 金屬線路圖案合并，從而一體形成。并且，以條形形成所述虛擬金屬線路圖案，在至少一個端部上還形成寬 度變寬的輔助虛擬金屬線路圖案。
根據(jù)本發(fā)明的半導(dǎo)體裝置包括相鄰形成的、以基板的規(guī)定基準(zhǔn)線對稱 的第一MOS晶體管對；以及將所述第一MOS晶體管對置于其間，以所述基準(zhǔn) 線為基準(zhǔn)對稱而形成的至少一個第二MOS晶體管對，所述第一晶體管對和第 二M0S晶體管對分別由要求具有相同電特性的M0S晶體管構(gòu)成。
其中，所述第一晶體管對和第二MOS晶體管對分別采用由差動信號進(jìn)行 控制進(jìn)行差動放大操作的差動對、和由共用信號進(jìn)行控制生成相同電流的電 流鏡結(jié)構(gòu)來構(gòu)成。
并且，希望將所述第一晶體管對和第二MOS晶體管對的各柵極形成為以 所述基準(zhǔn)線為基準(zhǔn)、隔著相同的距離對稱。
并且，所述第一M0S晶體管對由溝道長度彼此相同的第一MOS晶體管構(gòu) 成，所述第二 M0S晶體管對由溝道長度彼此相同的第二MOS晶體管構(gòu)成。
并且，在所述各M0S晶體管的兩側(cè)還形成有柵極虛擬圖案。
并且，在所述相鄰的第一MOS晶體管對和所述第二MOS晶體管對之間， 分別形成具有柵極虛擬圖案，該柵極虛擬圖案的長度與所述第一MOS晶體管 對和第二M0S晶體管對中、具有相對較長的溝道長度的柵極相對應(yīng)。
并且，所述柵極虛擬圖案具有主虛擬柵極和輔助虛擬柵極通過締結(jié)部構(gòu) 成一體形狀的結(jié)構(gòu)，該主虛擬柵極的寬度與具有所述相對較大寬度的柵極相
對應(yīng)，且為條形；該輔助虛擬柵極在具有相對較小寬度的柵極一側(cè)的空間中 形成。
并且，在所述第二M0S晶體管對的外側(cè)分別形成柵極虛擬圖案，該柵極 虛擬圖案的寬度與所述第二 M0S晶體管的柵極寬度相對應(yīng)。
并且，所述柵極虛擬圖案的兩面具有兩個條形虛擬柵極通過締結(jié)部構(gòu)成 一體形狀的結(jié)構(gòu)，該兩個條形虛擬柵極的寬度與所述第二MOS晶體管的柵極 寬度相對應(yīng)。


圖1A是表示現(xiàn)有的半導(dǎo)體裝置的布局結(jié)構(gòu)圖。
圖1B和圖1C是表示現(xiàn)有的具有兩個以上柵極的半導(dǎo)體裝置的布局結(jié)構(gòu)圖。圖2是表示現(xiàn)有的含有M0S晶體管的半導(dǎo)體裝置的布局結(jié)構(gòu)圖。
圖3是表示現(xiàn)有的金屬線路圖案的形成方法的布局圖。
圖4是放大圖3的金屬線路圖案之間的布局圖。
圖5是表示一般的四重耦合接收器型輸入輸出緩沖器的電路圖。
圖6是圖5的布局圖。
圖7A和圖7B是說明在圖6的布局環(huán)境中，在制造時，周圍影響產(chǎn)生的
M0S晶體管的柵極彎曲現(xiàn)象的圖。
圖8A是例示本發(fā)明的半導(dǎo)體裝置的柵極形成方法的實施例的布局圖。 圖8B和圖8C是例示具有兩個柵極的半導(dǎo)體裝置的柵極形成方法的實施
例的布局圖。
圖8D和圖8E是例示具有三個柵極的半導(dǎo)體裝置的柵極形成方法的實施 例的布局圖。
圖9是例示含有本發(fā)明的M0S晶體管的半導(dǎo)體裝置的布局圖。
圖IO是例示在圖9的布局中，進(jìn)一步形成了柵極虛擬圖案的圖。
圖11是例示本發(fā)明的半導(dǎo)體裝置的虛擬柵極圖案的一個實施例的布局圖。
圖12是例示本發(fā)明的半導(dǎo)體裝置的虛擬柵極圖案的又一個實施例的布 局圖。
圖13是圖12的局部放大圖。
圖14是表示本發(fā)明的金屬線路的形成方法的布局圖。 圖15是表示本發(fā)明的金屬線路的形成方法的又一個實施例的布局圖。 圖16是表示本發(fā)明的半導(dǎo)體裝置的布局結(jié)構(gòu)的一個實施例的圖。 圖17是表示本發(fā)明的半導(dǎo)體裝置的布局結(jié)構(gòu)的又一個實施例的圖。 圖18是表示本發(fā)明的半導(dǎo)體裝置的布局結(jié)構(gòu)的又一個實施例的圖 圖19是表示本發(fā)明的半導(dǎo)體裝置的布局結(jié)構(gòu)的又一個實施例的圖
具體實施例方式
本發(fā)明的半導(dǎo)體裝置包括在規(guī)定的阱區(qū)域內(nèi)排列成一列的多個M0S晶體 管，所述各M0S晶體管的柵極由成為一體的柵極線路和柵極焊盤構(gòu)成，以柵 極線路的一側(cè)邊緣的延長線為基準(zhǔn)將柵極焊盤設(shè)置在與柵極線路相同的面 上，并且柵極焊盤具有其一邊與所述延長線連接的規(guī)則形狀。
13具體地說，本發(fā)明的半導(dǎo)體裝置包括規(guī)定的M0S晶體管，所述M0S晶體 管的柵極具有在有源區(qū)域上形成的柵極線路與用來與上部層的金屬線路電 連接的柵極焊盤成為一體的結(jié)構(gòu)。其中，柵極具有如圖8A至圖8E的形狀。
首先，參照圖8A，在有源區(qū)域30上形成柵極G，在與柵極G重疊的有 源區(qū)域30形成溝道區(qū)域。并且，在有源區(qū)域30內(nèi)的溝道區(qū)域的兩側(cè)形成漏 極區(qū)域和源極區(qū)域。
另外，在從有源區(qū)域30延伸的柵極G的長度方向的兩端中的任一端設(shè) 置柵極焊盤32。此時，以柵極線路GL的一側(cè)邊緣的延長線為基準(zhǔn)將柵極焊 盤32設(shè)置在與柵極線路GL相同的面上，將柵極焊盤32的一邊設(shè)置為與所 述延長線連接。希望柵極焊盤32具有包含與柵極線路GL接合的接合部的長 方形。
并且，在有源區(qū)域30的漏極區(qū)域和源極區(qū)域上形成用來與上部層的金 屬線路電連接的觸點(diǎn)BLC1，在柵極焊盤32上形成用來與上部層的金屬線路 電連4妻的觸點(diǎn)BLC2。
接下來，參照圖8B至圖8E，圖8B至圖8E示出了在相同的有源區(qū)域30 上形成兩個以上的柵極G時，包括柵極焊盤32的各柵極G的結(jié)構(gòu)。
如從圖8B和圖8C中可以知道的那樣，對于同一個有源區(qū)域3Q形成兩 個柵極線路GL的情形下，在各柵極線路GL的長度方向上的相同方向的端部 相對應(yīng)地形成柵極焊盤32 ，在相互對稱的方向上形成與彼此不同的柵極線路 GL相對應(yīng)的柵極焊盤32。
并且，如從圖8D和圖8E中可以知道的那樣，對于同一個有源區(qū)域30 形成三個柵極線路GL的情形下，以有源區(qū)域30為基準(zhǔn)，與相互相鄰的柵極 線路GL相對應(yīng)的柵極焊盤32在柵極線路GL的長度方向上相背離地形成， 與兩側(cè)形成的各柵極線路GL相對應(yīng)的柵極焊盤32在相互對稱的方向上形 成。
這樣，在本發(fā)明的半導(dǎo)體裝置中包括的MOS晶體管包括柵極線路GL與 柵極焊盤32成為一體的柵極G,以柵極線路GL的一側(cè)邊緣的延長線為基準(zhǔn) 將柵極焊盤32設(shè)置在與柵極線路GL相同的面上，并且柵極焊盤32具有為 其一邊與所述延長線連接的規(guī)則結(jié)構(gòu)。
從而，因為減少了柵極與柵極焊盤連接的部分中的拐角，即臨界點(diǎn)，所 以工藝余量增加，布局時的阻力減少，從而能夠防止晶體管電流的特性降低。另一方面，具有這樣的布局結(jié)構(gòu)的晶體管如圖9所示設(shè)置在阱區(qū)域內(nèi)。
參照圖9，由規(guī)定的有源防護(hù)板40限定阱區(qū)域42,在阱區(qū)域42內(nèi)隔著 規(guī)定的間隔成一列地形成多個有源區(qū)域44。其中，希望將多個有源區(qū)域44 設(shè)置為長度方向的一個端部排列在一條直線上。
并且，在各有源區(qū)域44上形成至少 一個柵極G，在4冊4及G的兩個末端中 的至少一端設(shè)置柵極焊盤46。
其中，以相同的長度形成柵極焊盤46，如圖3的實施例那樣，希望柵極 焊盤46包括與柵極線路GL的結(jié)合部，形成為長方形。
另外，在與柵極G相鄰的其它漏極(或者源極)區(qū)域電連接的情形下， 柵極焊盤46包括與柵極線路GL的結(jié)合部，從而具有在所述相鄰的其它漏極 (或者源極)區(qū)域的方向上突出的長方形狀，將多個觸點(diǎn)BLC2設(shè)置為位于所
這樣，多個有源區(qū)域44的一側(cè)排列在一條直線上時，排列的有源區(qū)域 44的一側(cè)與有源防護(hù)板40之間的距離,即用"AT11"至"AT18"標(biāo)記的間 隔相同。
另外，將柵極焊盤46成形，全部相對于有源防護(hù)板40排列時，柵極焊 盤46的一側(cè)與有源防護(hù)板40之間的距離,即用"GT11"至"GT19"標(biāo)記的 間隔全部相同，用"GT21"和"GT22"標(biāo)記的間隔彼此相同。
另一方面，為了使相鄰的兩個柵極G之間的間隔為一定，在與具有彼此 不同的柵極之間的距離"d"、 "e"的圖9相同的布局結(jié)構(gòu)中，如圖10所示， 在平面上相鄰的兩個柵極G的長度彼此不同的情形下，在長度相對短的柵極 G的延長線上形成柵極虛擬圖案50。
此外，相鄰的兩個柵極焊盤46之間的間隔相距很大的情形下，可以在 所述兩個柵極焊盤46之間設(shè)置柵極虛擬圖案52。此時，希望將柵極虛擬圖 案52設(shè)置在平面上于所述兩個柵極焊盤46之間設(shè)置的柵極G的延長線上。
從而，通過使相鄰的兩個柵極G之間的空間為圖5中標(biāo)記的"d "的規(guī) 定值，提高柵極臨界尺寸的均勻性。
并且，晶體管的柵極臨界尺寸均勻時，能夠防止晶體管的電路特性降低， 并且容易進(jìn)行用來確保柵極G的臨界尺寸的OPC (Optical Proximity Correct ion )操作。
另 一方面，本發(fā)明具有在虛擬柵極圖案上形成對側(cè)面進(jìn)行加固的輔助圖案，從而確保結(jié)構(gòu)穩(wěn)定性的結(jié)構(gòu)。
參照圖11，在彼此不同的有源區(qū)域120上形成晶體管TR11至晶體管 TR13。各晶體管TR11至晶體管TR13在該有源區(qū)域上包括柵極線路130、和 以其為中心按照源極和漏極區(qū)分的在有源區(qū)域120上形成的觸點(diǎn)C1、 C2。其 中，以條形形成柵極線路130,在其延伸的一個端部上彎曲，具有一體形成 的柵極焊盤132。并且，在柵極焊盤132上形成用來與上部金屬線路(未圖 示)電連接的觸點(diǎn)C3。其中，柵極焊盤132并且具有在結(jié)構(gòu)上對柵極線路 130進(jìn)行加固的功能。
在圖12中例示了相互相鄰的晶體管TR11和晶體管TR12的有源區(qū)域的 大小不同的情況，在該情形下，根據(jù)該有源區(qū)域的大小，晶體管TR11和晶 體管TR12的驅(qū)動力不同。
在晶體管TR11的一側(cè)形成的虛擬柵極圖案DG21是位于外部的圖案中的 一個，通過將該虛擬柵極圖案DG21設(shè)計為具有比柵極線路130大的寬度， 能夠防止形狀潰散，此時，虛擬柵極圖案DG21的寬度a + x在設(shè)計者所設(shè)計 的規(guī)格所容許的最大寬度以內(nèi)設(shè)計。并且，將在晶體管TR13的一側(cè)形成的 虛擬柵極圖案DG25與虛擬柵極圖案DG21同樣也設(shè)計為比柵極線路130的寬 度a寬，此時，還考慮到由于虛擬柵極圖案DG25比虛擬柵極圖案DGn的長 度長，所以形狀容易潰散，將其寬度&+ a設(shè)計為比虛擬柵極圖案DG21進(jìn)一 步拓寬。
另一方面，由于晶體管TR12的有源區(qū)域比晶體管TR11的有源區(qū)域長， 所以在相鄰的晶體管TR11和晶體管TR12之間形成的虛擬柵極圖案DG22在 晶體管TR11—側(cè)的區(qū)域中與空間接觸。在圖11中例示了虛擬柵極圖案DG" 具有在所述空的空間中延伸的輔助圖案SD1，輔助圖案SD1與虛擬柵極圖案 DG22的規(guī)定的縱向部分一起構(gòu)成四角形帶的圖案。但是，輔助圖案SD1的形 狀不限于四角形的帶，可以根據(jù)制作者的意圖，以從側(cè)面在結(jié)構(gòu)上加固的多 種形態(tài)實施虛擬柵極圖案DG22。
如前所述，通過使虛擬柵極圖案DG22具有輔助圖案SD1在其一端的側(cè) 面延伸并且一體形成的輔助結(jié)構(gòu)，具有對于形狀潰散的穩(wěn)定性。
另外，另一方面，在圖11中例示了相鄰的晶體管TR12和晶體管TR13 具有相同的長度，在它們之間的間隔比形成了虛擬柵極圖案DG22的間隔空 間還寬，從而在圖11中例示了在間隔空間中形成了兩個虛擬柵極圖案DG23、DG24。
兩個虛擬柵極圖案DG23、 DG24具有為了在結(jié)構(gòu)上進(jìn)行加固，在彼此面 對的彼此之間的空間中一體形成了連接它們二者的多個輔助圖案SD2的結(jié) 構(gòu)，具有由輔助圖案SD2部分連接虛擬柵極圖案DG23、 DG24的結(jié)構(gòu)。但是， 輔助圖案SD2不限于部分連結(jié)虛擬柵極圖案DG23、 DG24,可以根據(jù)制作者的 意圖，按照一體形成虛擬柵極圖案DG23、 DG24等多種在結(jié)構(gòu)上加固的形態(tài) 實施輔助圖案SD2。
如前所述，通過使虛擬柵極圖案DG23、 DG24具有由在其間形成的輔助 圖案SD2對側(cè)面進(jìn)行加固的結(jié)構(gòu)，能夠?qū)π螤顫⑸⒕哂蟹€(wěn)定性。
結(jié)果是，本發(fā)明能夠以多種方式實施用來對虛擬柵極圖案的側(cè)面進(jìn)行加 固的輔助圖案，由于虛擬柵極圖案，晶體管的柵極圖案能夠在曝光工序中光 學(xué)上穩(wěn)定地形成，通過由輔助圖案對晶體管的虛擬柵極圖案的側(cè)面進(jìn)行加 固，能夠確保對形狀潰散的穩(wěn)定性。
另 一方面，本發(fā)明能夠適用于在葉狀單元區(qū)域中不規(guī)則地設(shè)置的晶體管 之間的柵極的設(shè)置間隔為規(guī)定，通過在晶體管之間設(shè)置虛擬柵極，使工藝偏 差最小化，從而改善柵極的臨界區(qū)域的均勻性，能夠提高晶體管的運(yùn)行正確 率。
參照圖12時，以進(jìn)行至少一個邏輯運(yùn)算的葉狀單元區(qū)域為單位， 對本發(fā)明的實施例的半導(dǎo)體裝置進(jìn)行布局，在葉狀單元區(qū)域120內(nèi)按照設(shè)計 規(guī)則，多個晶體管TR21至TR27以晶體管之間的最小間隔距離TD1以上的距 離分離，并且不規(guī)則地設(shè)置，在所述葉狀單元區(qū)域120的布局之后，為了減 小在這些多個晶體管TR21至TR27的邊緣上設(shè)置的柵極的工藝偏差的變化， 保持臨界區(qū)域的均勻性，設(shè)置與在晶體管TR21至TR27的邊緣上設(shè)置的柵極 相對應(yīng)的虛擬4冊才及DG1至DG8。
其中，虛擬柵極DG1至DG8采用與形成多個晶體管TR21至TR27的柵極 Gl至G7的物質(zhì)的相同的物質(zhì)來形成。
并且，為了使與虛擬柵極DG1至DG8相鄰的晶體管TR21至TR27的工藝 偏差的變化最小化，無論各晶體管TR21至TR27之間的間隔距離TD1、 TD2、 TD3的尺寸多大，都將設(shè)置虛擬柵極DG1至DG8的位置設(shè)置為具有與相鄰的 晶體管TR21至TR27的柵極Gl至G7相同的間隔距離GG。
例如，參照圖13,設(shè)置在晶體管TR21、 TR22之間的虛擬柵極DG2與晶體管TR21、 TR22的柵極G1、 G2的邊緣以相同的間隔距離GG分離，設(shè)置在 晶體管TR22、TR23之間設(shè)置的虛擬柵極DG3與晶體管TR22、TR23的柵極G2、 G3的邊緣以相同的間隔距離GG分離。從而，因為能夠通過在兩側(cè)以相同的間隔距離GG分離設(shè)置的虛擬柵極 DG2、 DG3,使晶體管TR22的柵極G2的工藝偏差的變化最小化，所以改善了 臨界區(qū)域的均勻性。結(jié)果是，從晶體管TR22的漏極區(qū)域D2和源極區(qū)域S2中設(shè)置的各金屬 觸點(diǎn)C1、 C2、 C3的邊緣到柵極G2的邊緣的距離CG1、 CG2、 CG3相同，通過 柵極G2流過的電流量相同，能夠按照設(shè)計者的意圖運(yùn)行晶體管TR22。另一方面，考慮到工藝偏差，將虛擬柵極DG1至DG8的寬度DL的最小 限度設(shè)置為比晶體管TR21至TR27的柵極Gl至G7的寬度L大。并且，虛擬柵極DG1至DG8的長度DW與相鄰晶體管的柵極長度L相同， 在相鄰晶體管的柵極長度L、 Ll彼此不同的情形下，使虛擬柵極DG1至DG8 的長度匿與相對長的晶體管的柵極長度L 一致。例如，為了全部滿足兩側(cè)晶體管TR22、 TR23的柵極G2、 G3的臨界均勻 性，使在柵極長度L、 Ll彼此不同的晶體管TR22、 TR23之間設(shè)置的虛擬柵 極DG3的長度DL與相對長的晶體管TR22的柵極長度L 一致。并且，虛擬柵極DG1至DG8的形態(tài)由考慮相鄰晶體管TR21至TR27之間 的間隔距離TD1、 TD2、 TD3的尺寸的結(jié)果來決定。參照圖12,具體地研究虛擬柵極DG1至DG8的形態(tài)，在各晶體管TR21 至TR27之間存在按照設(shè)計規(guī)則的晶體管之間的最小間隔距離TD1,各晶體管 TR21至TR27之間的間隔距離TD2、TD3具有至少比按照設(shè)計規(guī)則的晶體管之 間的最小間隔距離TD1大的值。并且，無論晶體管TR21至TR27之間的間隔距離TD1、 TD2、 TD3的尺寸 多大，虛擬柵極DG1至DG8都與設(shè)置在相鄰晶體管的邊緣上的柵極具有相同 的間隔距離GG。
從而，相鄰晶體管TR21至TR27之間的間隔距離在按照設(shè)計規(guī)則 的晶體管之間的最小間隔距離TD1以下的情形下，與葉狀單元區(qū)域120的邊 緣相對的晶體管TR21、 TR27之間設(shè)置的虛擬柵極DG1、 DG8、和在晶體管 <TR21、 TR22〉、 <TR22、 TR23〉、 <TR24、 TR25〉之間設(shè)置的虛擬柵極DG2、 DG3、 DG5具有與相鄰晶體管的4冊^l平行的條形態(tài)。其中，考慮到與相鄰葉狀單元區(qū)域(未圖示)的邊緣面對面地設(shè)置的晶
體管(未圖示)，可以使虛擬柵極DG1、 DG8的形態(tài)的不同。
并且，相鄰晶體管TR1至TR7之間的間隔距離TD2或者TD3比按照設(shè)計 規(guī)則的晶體管之間的最小間隔距離TD1大的情形下，按照具有與相鄰的各晶 體管< TR23、 TR24〉、 < TR25、 TR26>、 <TR26、 TR27〉對應(yīng)的條形態(tài)的虛擬 柵極、和將這些條形態(tài)的虛擬柵極的端部相互連結(jié)的連結(jié)圖案DD的四角形 態(tài)，形成在晶體管〈TR23、 TR24〉、 < TR25、 TR26>、 <TR26、 TR27〉之間設(shè) 置的虛擬柵極DG4、 DG5、 DG6。四角形態(tài)的虛擬柵極DG6還可以包括在柵極 的長度L方向上垂直分割四角形的內(nèi)部的條形態(tài)的虛擬柵極。
另一方面，因為虛擬柵極DG1至DG8處于浮動狀態(tài)，所以必須設(shè)置能夠 由自身進(jìn)行支撐的支撐結(jié)構(gòu)，所述四角形態(tài)的虛擬柵極DG4、 DG6、 DG7是穩(wěn) 定的支撐結(jié)構(gòu)，另一方面，條形態(tài)的虛擬;f冊極DGl、 DG2、 DG3、 DG5、 DG8需 要追加的支撐結(jié)構(gòu)。
從而，在條形態(tài)的虛擬柵極DG1、 DG2、 DG5、 DG8的至少一個以上的末 端上形成長方形的錘頭(Hammer Head: HH )。
虛擬柵極DG1至DG7由與晶體管TR21至TR27的柵極G1至G7相同的物 質(zhì)構(gòu)成，為了滿足虛擬柵極DG1至DG7與柵極G1至G7的隔離條件，不能使 錘頭HH與柵極G1至G7的輸入焊盤(未圖示)重疊。
并且，通過用在柵極長度Ll相對短的晶體管TR3的方向上延伸的四角 形構(gòu)成，可以在支撐結(jié)構(gòu)中采用條形態(tài)的虛擬柵極DG3來代替錘頭。
并且，條形態(tài)的虛擬柵極DG1、 DG8可以在至少一個以上的末端上具有 在葉狀單元區(qū)域120內(nèi)部的一個方向上非對稱地擴(kuò)展的長方形錘頭HH。
這樣，本發(fā)明通過與在葉狀單元區(qū)域內(nèi)不規(guī)則地設(shè)置的多個晶體管的邊 緣上設(shè)置的柵極間隔 一 定的距離設(shè)置虛擬柵極，提高柵極的臨界區(qū)域的均勻 性，使工藝偏差的變化最小化，從而改善晶體管的運(yùn)行正確率。
另一方面，本發(fā)明可以適用于金屬線路圖案的形成方法，能夠提高提供 電源的電源金屬線路圖案和傳送信號的信號金屬線路圖案以及在它們之間 設(shè)置的圖案的均勻性。
參照圖14至圖15，半導(dǎo)體存儲器設(shè)置多個在周圍(Peri)區(qū)域中集成 單位單元UC而形成的塊單元BC11至BC14,各塊單元BC11至BC14的供給電 源電壓VDD和接地電壓VSS的電源金屬線路圖案410平行設(shè)置，在這些電源金屬線路圖案410之間不規(guī)則地設(shè)置傳送塊單元之間的路徑信號的信號金屬線路圖案420。并且，在信號金屬線路圖案420之間，相對于至少任一個方 向設(shè)置兩個以上的電分割的虛擬金屬線路圖案430。其中，如圖15所示，使電源金屬線路圖案410與信號金屬線路圖案420 以耦合效應(yīng)(Coupling Effect )最小化的間隔距離Dl分離，并在相鄰的信 號金屬線路圖案420的方向上擴(kuò)展。另外，如圖15所示，電源金屬線路圖案410與相鄰并且提供相同電源 的其它電源金屬線路圖案410合并構(gòu)成。這樣，通過使電源金屬線路圖案410在信號金屬線路圖案420的方向上 擴(kuò)展，與相鄰并且提供相同電源的其它電源金屬線路圖案410合并形成，從 而高集成化，能夠使減少的電源金屬線路圖案410的尺寸增大，從而能夠提 供穩(wěn)定的電源。另一方面，如圖14所示，在信號金屬線路圖案420的長度方向上分割 虛擬金屬線路圖案430,并且被分割了的虛擬金屬線路圖案430形成為條形， 寬度為基于技術(shù)(Technology)的設(shè)計規(guī)則所定義的規(guī)定的寬度Wl，長度 Ll比所適用的技術(shù)領(lǐng)域所預(yù)先設(shè)定的最大分割長度還大。并且，虛擬金屬線路圖案430在端部相對于信號金屬線路圖案20的長 度方向在垂直方向上擴(kuò)展，在存在相鄰的其它虛擬金屬線路圖案430的情形 下，設(shè)置相互連結(jié)以支撐虛擬金屬線路圖案430的輔助虛擬金屬線路圖案 432。希望將輔助虛擬金屬線路圖案432的寬度W2設(shè)置為不大于由適用的技 術(shù)領(lǐng)域所預(yù)先設(shè)定的最大擴(kuò)展寬度。即，虛擬金屬線路圖案430在兩端部連結(jié)輔助虛擬金屬線路圖案432的情形下形成多角形，多角形的內(nèi)部存在四角形的空間。這樣，如圖14的B2所示，通過與信號金屬線路圖案420平行、分離地 設(shè)置虛擬金屬線路圖案430，即使在工序中產(chǎn)生了粒子(Particle),也能夠 通過虛擬金屬線路圖案430而減少彼此不同的金屬線路圖案410、 420被短 路(Short )的不合格情形。并且，因為虛擬金屬線路圖案430的長度Ll比以往短，所以即使減小 寬度Wl也容易穩(wěn)定地形成，除此之外，通過設(shè)置在虛擬金屬線路圖案430 的端部上的輔助虛擬金屬線路圖案432，能夠進(jìn)一步地穩(wěn)定支撐虛擬金屬線路圖案430。
如前所述，在電源金屬線路圖案410和信號金屬線路圖案420之間的空 間中擴(kuò)展電源金屬線路圖案410,在信號金屬線路圖案420之間的空間中分 離地設(shè)置穩(wěn)定的虛擬金屬線路圖案430，使全體的金屬線路圖案的密度差降 低，從而在化學(xué)機(jī)械研磨(CMP)工序中減少氧化膜的臺階高差，能夠防止 凹陷現(xiàn)象從而能夠改善金屬線路圖案的均勻性。
另一方面，本發(fā)明將如差動對或者電流鏡結(jié)構(gòu)、要求具有相同電特性的 MOS晶體管對形成為以基板的規(guī)定基準(zhǔn)線為基準(zhǔn)對稱，具有形成了能夠?qū)⑴c 各MOS晶體管的兩側(cè)相鄰的MOS晶體管的影響最小化的多種形狀的柵極虛擬 圖案的結(jié)構(gòu)。
具體地說，參照圖16,作為一個實施例，本發(fā)明的半導(dǎo)體裝置包括相 鄰形成為以基板的規(guī)定基準(zhǔn)線A為基準(zhǔn)對稱的MOS晶體管對M50、 M60、使 MOS晶體管對M50、 M60介于中間形成為以基準(zhǔn)線A為基準(zhǔn)對稱的至少一個 MOS晶體管對M70、 M80以及分別與MOS晶體管對M70、 M80的外側(cè)相鄰形成 的M0S晶體管TR3、 TR4。其中，各M0S晶體管M50、 M60、 M70、 M80具有包 括柵極G、在柵極G的兩側(cè)形成的源極S和漏極區(qū)域D的結(jié)構(gòu)。
并且，希望MOS晶體管M70與基準(zhǔn)線A之間的間隔El、 MOS晶體管M80 與基準(zhǔn)線A之間的間隔E2相同，希望MOS晶體管M50與基準(zhǔn)線A之間的間 隔E3、 MOS晶體管M60與基準(zhǔn)線A之間的間隔E4相同。此外，希望各MOS 晶體管M50、 M60、 M70、 M80的柵極之間的間隔Fl至F3全部相同。
MOS晶體管對M50、 M60由要求具有相同電特性的兩個MOS晶體管M50、 M60構(gòu)成，具有彼此相同的尺寸。例如，M0S晶體管對M50、 M60由通過與兩 個PMOS晶體管M12、 M32和兩個NMOS晶體管Mll、 M31的漏極分別共同連結(jié) 的結(jié)點(diǎn)NDl的電位，在電源電壓VDD^:與結(jié)點(diǎn)ND1、 ND2之間分別流過相同 電流的電流鏡結(jié)構(gòu)的兩個PMOS晶體管M32、 M42構(gòu)成。另外，MOS晶體管對 M50、 M60由通過結(jié)點(diǎn)NDl的電位，在結(jié)點(diǎn)ND1、 ND2與共用結(jié)點(diǎn)CND之間分 別流過相同電流的電流鏡結(jié)構(gòu)的兩個麗OS晶體管M31、 M41構(gòu)成。
并且，MOS晶體管對M70、 M80由要求具有相同電特性的兩個MOS晶體管 M70、 M80構(gòu)成，具有彼此相同的尺寸。例如，MOS晶體管對M70、 M80由通 過基準(zhǔn)電壓VREF和輸入信號IN，分別^f吏結(jié)點(diǎn)ND1、 ND2升高到電源電壓VDD 電平的兩個PMOS晶體管M12、M22構(gòu)成?；蛘呷鐖D1所示，MOS晶體管對M70、M80由通過基準(zhǔn)電壓VREF和輸入信號IN,分別^f吏結(jié)點(diǎn)ND1、 ND2升高到共同 結(jié)點(diǎn)CND的電位的兩個畫0S晶體管Mll、 M21構(gòu)成。
在M0S晶體管對M70、 M80的外側(cè)分別相鄰形成的MOS晶體管TR3、 TR4 是不要求具有彼此相同電特性的晶體管，分別是麗0S晶體管M5、構(gòu)成變換 器INV1的MOS晶體管，以及構(gòu)成變換器INV的MOS晶體管中的任何一個。
這樣，根據(jù)本發(fā)明一個實施例的半導(dǎo)體裝置具有形成為要求具有相同電 特性的MOS晶體管對〈M50、 M60〉、 <M70、 M80〉以基板的規(guī)定基準(zhǔn)線A為基準(zhǔn) 對稱的結(jié)構(gòu)。
在具有這樣的布局結(jié)構(gòu)的情形下，因為設(shè)置在MOS晶體管對M50兩側(cè)的 MOS晶體管M60、 M70和設(shè)置在MOS晶體管M60兩側(cè)的MOS晶體管M50、 M80 的條件相同，所以具有能夠使MOS晶體管對M50、 M60在制造時受到相同的 影響，從而具有相同電特性的效果。
而且，根據(jù)本發(fā)明一個實施例的半導(dǎo)體裝置具有將MOS晶體管對〈M50、 M60>、 <M70、 M80〉中,寬度相對小的MOS晶體管對M50、 M60與基準(zhǔn)線A相 鄰設(shè)置，寬度相對大的MOS晶體管對M70、M80設(shè)置為包圍MOS晶體管對M50、 M60的結(jié)構(gòu)。
該情形下，因為在制造時，MOS晶體管例如M50的柵極兩側(cè)整個面受到 相鄰的MOS晶體管對M60、 M70的影響，所以具有能夠使制造時MOS晶體管 對M50、 M60的柵極臨界尺寸的變化最小化的效果。
如圖17所示，作為本發(fā)明又一個實施例，公開了與圖16相同的布局結(jié) 構(gòu)中，在各M0S晶體管M50、 M60、 M70、 M80的兩側(cè)形成了斥冊極虛擬圖案GD 的結(jié)構(gòu)。
即，參照圖17,將分別要求具有相同電特性的MOS晶體管對〈M50、 M60>、 <M70、 M80〉形成為以基板的規(guī)定基準(zhǔn)線A為基準(zhǔn)對稱，在各MOS晶體管M50、 M60、 M70、 M80的兩側(cè)形成柵極虛擬圖案GD。其中，希望柵極G和虛擬柵極 GD之間的間隔11至18全部規(guī)定。
在MOS晶體管對M50、 M60之間形成與MOS晶體管對M50、 M60的柵極G 具有相同寬度的條形虛擬柵極GDl。
而且，在MOS晶體管M50和MOS晶體管M70之間形成與MOS晶體管M70 的柵極G具有相同寬度的柵極虛擬圖案GD2,同樣在MOS晶體管M60和MOS 晶體管M8 0之間也形成相同的柵極虛擬圖案GD2 。此時，柵極虛擬圖案GD2具有與具有相對大的寬度的柵極G相對應(yīng)的條 形的主虛擬柵極、和具有所述小的柵極G寬度的M0S晶體管M50、 M60的空 間中形成的輔助虛擬柵極通過締結(jié)部構(gòu)成一體形的形狀。所述輔助虛擬柵極 的寬度為從MOS晶體管M70、 M80的柵極G的寬度中減去MOS晶體管M50、 M60的柵極G的寬度左右，所述締結(jié)部是連結(jié)兩個虛擬柵極的虛擬圖案，希 望在所述輔助虛擬柵極的兩個末端處在所述主虛擬4冊極方向上進(jìn)行連結(jié)。此外，在MOS晶體管對M70、 M80的外側(cè)，即MOS晶體管M70與MOS晶 體管TR3之間，以及MOS晶體管M80與MOS晶體管TR4之間，形成與MOS晶 體管對M70、 M80的柵極G具有相同寬度的柵極虛擬圖案GD3。此時，柵極虛擬圖案GD3具有與MOS晶體管對M70、 M80的柵極G具有 相同寬度的兩個虛擬柵極通過締結(jié)部形成一體形的結(jié)構(gòu)，希望通過在所述兩 個虛擬柵極的兩端之間連結(jié)所述締結(jié)部，柵極虛擬圖案GD3形成矩形結(jié)構(gòu)。這樣，根據(jù)本發(fā)明又一個實施例的半導(dǎo)體裝置，因為在各MOS晶體管 M50、 M60、 M70、 M80的兩側(cè)形成4冊極虛擬圖案GD，所以能夠進(jìn)一步有效地 防止制造時各MOS晶體管M50、 M60、 M70、 M80的電特性降低。而且，因為在各MOS晶體管M50、 M60、 M70、 M80的兩側(cè)4要照相同的圖 案形成這樣的虛擬柵極GD，所以MOS晶體管對〈M50、 M60〉、 <M70、 M80〉分別 具有相同的電特性。特別是，在具有大寬度的MOS晶體管例如M70，與具有小寬度的MOS晶 體管例如M50相鄰的情形下，在兩個MOS晶體管M50、 M70之間具有條形的 主虛擬柵極，在具有小寬度的MOS晶體管M50的空間中輔助虛擬柵極通過締 結(jié)部與主虛擬柵極連結(jié)，從而形成具有環(huán)形形狀的柵極虛擬圖案GD2。該情形下，因為在制造時具有大寬度的MOS晶體管例如M70的柵極G的 一部分受到柵極虛擬圖案GD2的主虛擬柵極和具有小寬度的MOS晶體管例如 M50的柵極G的影響，MOS晶體管例如M70的柵極G的其余部分受到柵極虛 擬圖案GD2的主虛擬柵極和輔助虛擬柵極的影響，所以具有能夠使具有大寬 度的MOS晶體管對M70、 M80的柵極一側(cè)不彎曲，^見定地形成的效果。并且，在具有大寬度的MOS晶體管對M70、 M80的外側(cè)設(shè)置寬度彼此不 同的兩個MOS晶體管TR3、 TR4的情形下,在M0S晶體管對M70、 M80的外側(cè) 分別設(shè)置由與MOS晶體管對M70、 M80的柵極G具有相同寬度的兩個虛擬柵 極構(gòu)成的^f冊極虛擬圖案GD3。由這樣的兩個虛擬柵極構(gòu)成的柵極虛擬圖案GD3減少了 M0S晶體管對 Nf70、 M80的柵極G所受到的MOS晶體管TR3、 TR4的影響，從而具有能夠使 M0S晶體管對M70、 M80的柵極的另一側(cè)不彎曲，規(guī)定地形成的效果。
作為本發(fā)明的又一個實施例，公開了在與圖17相同的結(jié)構(gòu)中，用由具 有相同寬度的兩個虛擬柵極所構(gòu)成的柵極虛擬圖案GD4取代柵極虛擬圖案 GD2的圖18的結(jié)構(gòu)。
即，參照圖18，在MOS晶體管M50與MOS晶體管M70之間，以及在MOS 晶體管M60與MOS晶體管M80之間形成與MOS晶體管對M70、 M80的柵極G 具有相同寬度的柵極虛擬圖案GD4。其中，柵極虛擬圖案GD4具有與MOS晶 體管對M70、 M80的柵極G具有相同寬度的兩個虛擬柵極通過締結(jié)部形成一 體形的結(jié)構(gòu)，希望通過在所述兩個虛擬柵極的兩端之間連結(jié)所述締結(jié)部，所 述柵極虛擬圖案GD3形成長方形結(jié)構(gòu)。
該情形下，因為在制造時通過柵極虛擬圖案GD4使M0S晶體管對M50、 M60與MOS晶體管對M70、 M80相互的影響最小化,所以具有減小柵極臨界尺 寸的變化，從而減小MOS晶體管對M50、 M60以及MOS晶體管對M70、 M80的 電特性降低的效果。
作為本發(fā)明的又一個實施例，公開了圖19的結(jié)構(gòu)。
具體地說，參照圖19，根據(jù)本發(fā)明又一個實施例的半導(dǎo)體裝置具有要求 具有相同電特性的MOS晶體管〈M50、 M60〉、 <M70、 M80〉和與其相鄰的其它MOS 晶體管TR3、 TR4的寬度全部相同的結(jié)構(gòu)。
即，將寬度大的MOS晶體管M70、 M80分割布置(Fingering)為具有與其 它M0S晶體管M50、 M60、 TR3、 TR4的寬度相同的寬度。并且在各MOS晶體 管M50、 M60、 M70、 M80、 TR3、 TR4的兩側(cè)形成與柵極G具有相同寬度的柵 極虛擬圖案GD。其中，希望各MOS晶體管M50、 M60、 M70、 M80、 TR3、 TR4 的柵極G與虛擬柵極GD之間的間隔Jl至J16全部規(guī)定。
這樣，將MOS晶體管M50、 M60、 M70、 M80、 TR3、 TR4的寬度布置為全 部規(guī)定時，有源受到的影響相同，從而能夠使柵極臨界尺寸的變化最小化， 此夕卜，提高了化學(xué)和機(jī)械研磨/平坦化(Chemical Mechanical Polishing /Planarization; CMP)的均勻性，從而能夠在圖案化(Patterning)時得 到提高了的圖案。
如上所述，本發(fā)明對特定實施例進(jìn)行了圖示說明，但是可以明了的是，本發(fā)明不限于此，在本發(fā)明說明書所述的技術(shù)思想范圍內(nèi)可以進(jìn)行多種變形實施。根據(jù)上面所述的實施例，因為本發(fā)明通過將柵極焊盤成形為長方形減小 了柵極焊盤的臨界點(diǎn)，所以工藝余量增加，在布局上具有能夠減少電阻從而 防止晶體管的電路特性降低的效果。而且，本發(fā)明通過規(guī)則排列有源區(qū)域，將柵極焊盤成形，能夠提高柵極 臨界尺寸的均勻性，從而還具有容易進(jìn)行OPC操作的效果。而且，本發(fā)明將虛擬柵極圖案在結(jié)構(gòu)上穩(wěn)定化，從而能夠防止虛擬柵極 圖案形狀潰散對基板的污染，從而具有防止基板污染造成元件不合格的產(chǎn)生 的效果。而且，本發(fā)明具有能夠使由光刻工序和蝕刻工序所能夠產(chǎn)生的工藝偏差 的變化最小化的效果。而且，本發(fā)明通過考慮到晶體管的間隔距離和邊緣柵極的長度設(shè)置虛擬 柵極，從而具有能夠使工藝偏差最小化的效果。而且，本發(fā)明通過提供能夠支撐虛擬柵極的圖案，具有防止由工藝過程 的變化產(chǎn)生的虛擬柵極不合格的優(yōu)點(diǎn)。而且，本發(fā)明通過由虛擬柵極提高柵極臨界區(qū)域的均勻性，具有改善晶 體管運(yùn)行正確率的效果。而且，本發(fā)明通過提供使金屬線路圖案的密度差減少的金屬線路圖案的 形成方法，防止化學(xué)機(jī)械研磨工序產(chǎn)生的凹陷，從而具有提高金屬線路圖案 的均勻性的效果。而且，本發(fā)明通過提供將高集成化所減少的電源金屬線路圖案的尺寸補(bǔ) 充完整的金屬線路圖案的形成方法，具有該半導(dǎo)體存儲器穩(wěn)定地提供電源的 效果。而且，本發(fā)明通過提供在金屬線路圖案之間對于至少任意一個方向設(shè)置 電分割為兩個以上的虛擬金屬線路圖案的金屬線路圖案的形成方法，具有減 少包括虛擬金屬線路圖案的金屬線路短路不合格的效果。而且，本發(fā)明通過提供支撐虛擬金屬線路圖案的輔助虛擬金屬線路圖案 的金屬線路圖案的形成方法，具有穩(wěn)定地形成虛擬金屬線路圖案的效果。而且，本發(fā)明通過將要求具有相同電特性的MOS晶體管對設(shè)置形成為以 規(guī)定基準(zhǔn)線為基準(zhǔn)對稱，具有能夠使各MOS晶體管對的電特性最大限度相同的效果。
而且，本發(fā)明通過在設(shè)置為對稱的M0S晶體管的兩側(cè)形成能夠?qū)χ車?br> 影響最小化的多種形狀的柵極虛擬圖案，在使各M0S晶體管對的電特性相同 的并且，具有減小柵極臨界尺寸的變化從而減小M0S晶體管的電特性降低的 效果。
而且，本發(fā)明通過將要求具有相同電特性的MOS晶體管對和與其相鄰的 M0S晶體管的寬度全部相同，能夠使柵極臨界尺寸的變化最小化，還具有能 夠提高化學(xué)和機(jī)械研磨/平坦化均勻性的效果。
而且，本發(fā)明通過如上所述設(shè)置形成差動對或電流鏡的M0S晶體管，具 有能夠使形成差動對或電流鏡的M0S晶體管在實際圖案上具有彼此相同的柵 極寬度和長度的效果。
而且，本發(fā)明通過在四重耦合接收器型輸入輸出緩沖器中，如上所述設(shè) 置形成差動對或電流鏡的MOS晶體管，具有能夠在實際圖案上使形成差動對 或電流鏡的M0S晶體管的電特性相同并且提高輸入輸出緩沖器的輸出特性的 效果。
2權(quán)利要求
1. 一種半導(dǎo)體裝置的柵極形成方法，其特征在于，包括 在有源區(qū)域上形成沿長度方向延伸的柵極線路的步驟；以及 形成柵極焊盤的步驟，該柵極焊盤位于所述有源區(qū)域的外部，與沿長度方向延伸的所述4冊極線^各連接、并且其一邊與所述柵極線3各的一側(cè)邊緣的長 度方向的延長線對齊。
2. 如權(quán)利要求1所述的半導(dǎo)體裝置的柵極形成方法，其特征在于，在 相同的所述有源區(qū)域上，形成多個包括所述柵極線路和所述柵極焊盤的所述 柵極，在相互對稱或者以所述有源區(qū)域為中心在長度方向上相背離并且對稱 的方向上，形成相鄰的所述柵極的所述各柵極焊盤。
3. —種半導(dǎo)體裝置的柵極形成方法，包括在多個各有源區(qū)域上形成至少一個以上沿長度方向延伸的柵極線路的 步驟；以及形成柵極焊盤的步驟，該柵極焊盤與每一個柵極線路相對應(yīng)，并且在延 伸到所述有源區(qū)域外部的所述柵極線路的端部，與沿長度方向延伸的所述柵 極線路連接，并且其一邊與所述柵極線路的一側(cè)邊緣的長度方向的延長線對 齊，其特征在于，所述多個柵極焊盤與預(yù)先確定的邊界位置隔著規(guī)定間隔而排列。
4. 如權(quán)利要求3所述的半導(dǎo)體裝置的柵極形成方法，其特征在于，對 于所述各有源區(qū)域形成多個包括所述柵極線路和所述柵極焊盤的柵極，在相 互對稱或者以所述有源區(qū)域為中心、在長度方向上相背離并且對稱的方向 上，形成相鄰的所述柵極的所述柵極焊盤。
5. 如權(quán)利要求3所述的半導(dǎo)體裝置的柵極形成方法，其特征在于，所 述邊界位置由包圍多個所述有源區(qū)域和所述柵極的有源防護(hù)板來確定。
6. 如權(quán)利要求3所述的半導(dǎo)體裝置的柵極形成方法，其特征在于，所 述各有源區(qū)域的一側(cè)相對于所述邊界位置隔著規(guī)定間隔而排列。
7. 如權(quán)利要求3所述的半導(dǎo)體裝置的柵極形成方法，其特征在于，在線路的長度方向的延長線上還形成柵極虛擬圖案。
8. —種半導(dǎo)體裝置的柵極形成方法，其特征在于， 在構(gòu)成晶體管的有源區(qū)域上形成柵極，在與所述柵極的至少一個側(cè)面相鄰的、所述有源區(qū)域的外部區(qū)域，形成 虛擬柵極圖案，在所述虛擬柵極圖案的長度方向的端部或者以所述虛擬柵極圖案為中 所述虛擬柵極圖案的輔助圖案。
9. 如權(quán)利要求8所述的半導(dǎo)體裝置的柵極形成方法，其特征在于，在所述柵極的長度彼此不同的相鄰的晶體管之間，形成所述虛擬柵極圖案，將 所述輔助圖案形成為在由所述柵極的長度差所形成的空間中延伸。
10. 如權(quán)利要求8所述的半導(dǎo)體裝置的柵極形成方法，其特征在于，在 相鄰的晶體管之間形成至少兩個以上所述虛擬柵極圖案，兩個以上所述虛擬 柵極圖案相互面對的邊的一部分由所述輔助圖案連接。
11. 如權(quán)利要求8所述的半導(dǎo)體裝置的柵極形成方法，其特征在于，將 所述虛擬柵極圖案形成為與所述柵極具有相同的長度，該柵極一體形成有所 述有源區(qū)域上的柵極線路和所述有源區(qū)域外部的柵極焊盤。
12. 如權(quán)利要求11所述的半導(dǎo)體裝置的柵極形成方法，其特征在于， 在所述虛擬柵極圖案的長度方向的一個端部形成所述輔助圖案，將所述輔助 圖案形成為寬度比所述虛擬柵極圖案更寬的長方體。
13. 如權(quán)利要求8所述的半導(dǎo)體裝置的柵極形成方法，其特征在于，在 所述有源區(qū)域長度方向的端部的外部，將所述輔助圖案形成為與所述虛擬柵 極圖案部分結(jié)合的四邊形環(huán)的形狀。
14. 一種半導(dǎo)體裝置的金屬線路形成方法，其特征在于，在由多個單元構(gòu)成的塊上形成提供彼此不同的電源的第 一金屬線路圖案，在所述第 一金屬線路圖案之間形成給所述單元傳送信號的第二金屬線 路圖案，在所述第 一金屬線路圖案之間的、沒有形成所述第二金屬線路圖案的區(qū) 域，由在長度方向上至少分割為兩個以上的圖案形成虛擬金屬線路圖案。
15. 如權(quán)利要求14所述的半導(dǎo)體裝置的金屬線路形成方法，其特征在 于，所述第一金屬線路圖案與其它的塊中形成的、供給相同電源的其它第一金屬線路圖案合并，從而一體形成。
16. 如權(quán)利要求14所述的半導(dǎo)體裝置的金屬線路形成方法，其特征在 于，以條形形成所述虛擬金屬線路圖案，在至少一個端部上還形成寬度變寬 的輔助虛擬金屬線路圖案。
17. —種半導(dǎo)體裝置，包括相鄰形成的、以基板的規(guī)定基準(zhǔn)線對稱的第一MOS晶體管對；以及 將所述第一M0S晶體管對置于其間，以所述基準(zhǔn)線為基準(zhǔn)對稱而形成的 至少一個第二MOS晶體管對， 其特征在于，所述第一M0S晶體管對和第二MOS晶體管對分別由要求具有相同電特性 的M0S晶體管構(gòu)成。
18. 如權(quán)利要求17所述的半導(dǎo)體裝置，其特征在于，所述第一M0S晶 體管對和第二MOS晶體管對分別采用由差動信號進(jìn)行控制進(jìn)行差動放大操作 的差動對、和由共用信號進(jìn)行控制生成相同電流的電流鏡結(jié)構(gòu)來構(gòu)成。
19. 如權(quán)利要求17所述的半導(dǎo)體裝置，其特征在于，將所述第一晶體 管對和第二M0S晶體管對的各柵極形成為以所述基準(zhǔn)線為基準(zhǔn)、隔著相同的 距離對稱。
20. 如權(quán)利要求17所述的半導(dǎo)體裝置，其特征在于，所述第一M0S晶 體管對由溝道長度彼此相同的第一MOS晶體管構(gòu)成，所述第二 M0S晶體管對 由溝道長度彼此相同的第二MOS晶體管構(gòu)成。
21. 如權(quán)利要求20所述的半導(dǎo)體裝置，其特征在于，在所述各M0S晶 體管的兩側(cè)還形成有片冊纟及虛擬圖案。
22. 如權(quán)利要求21所述的半導(dǎo)體裝置，其特征在于，在所述相鄰的第 一M0S晶體管對和所述第二MOS晶體管對之間，分別形成具有柵極虛擬圖案， 該柵極虛擬圖案的長度與所述第一MOS晶體管對和第二MOS晶體管對中、具 有相對較長的溝道長度的柵極相對應(yīng)。
23. 如權(quán)利要求22所述的半導(dǎo)體裝置，其特征在于，所述柵極虛擬圖 案的結(jié)構(gòu)為主虛擬4冊才及和輔助虛擬4冊極通過締結(jié)部構(gòu)成為一體形狀，該主虛 擬柵極為條形，并且寬度與具有所述相對較大寬度的柵極相對應(yīng)；該輔助虛 擬柵極在具有相對較小寬度的柵極一側(cè)的空間中形成。
24. 如權(quán)利要求23所述的半導(dǎo)體裝置，其特征在于，在所述第二 M0S晶體管對的外側(cè)分別形成柵極虛擬圖案，該柵極虛擬圖案的寬度與所述第二M0S晶體管的柵極寬度相對應(yīng)。
25.如權(quán)利要求24所述的半導(dǎo)體裝置，其特征在于，所述柵極虛擬圖 案的兩面具有如下結(jié)構(gòu)，即兩個條形虛擬柵極通過締結(jié)部構(gòu)成為一體形狀， 該兩個條形虛擬柵極的寬度與所述第二 M0S晶體管的柵極寬度相對應(yīng)。
全文摘要
本發(fā)明涉及一種半導(dǎo)體裝置及其柵極和金屬線路的形成方法。公開了具有柵極焊盤、或者具有用于保護(hù)柵極圖案的虛擬柵極圖案的半導(dǎo)體裝置的柵極形成方法、對半導(dǎo)體裝置提供電源并傳送信號的金屬線路形成方法、包括四重耦合接收器型輸入輸出緩沖器的半導(dǎo)體裝置。公開的半導(dǎo)體裝置在有源區(qū)域上形成有柵極，該柵極由在長度方向上延伸的柵極線路和柵極焊盤所構(gòu)成的，柵極焊盤位于所述有源區(qū)域的外部、與在長度方向上延伸的所述柵極線路連結(jié)、并且其一邊與所述柵極線路的一側(cè)邊緣的長度方向的延長線對齊，柵極能夠適用虛擬柵極或輔助圖案。并且，公開的半導(dǎo)體裝置包括由多個單元構(gòu)成的塊上提供彼此不同的電源的第一金屬線路圖案、和在所述第一金屬線路圖案之間向所述單元傳送信號的第二金屬線路圖案，在所述第一金屬線路圖案之間的、沒有形成所述第二金屬線路圖案的區(qū)域中，由在長度方向上至少分割為兩個以上的圖案形成虛擬金屬線路圖案的金屬線路。
文檔編號H01L21/28GK101312127SQ20081014281
公開日2008年11月26日 申請日期2008年4月30日 優(yōu)先權(quán)日2007年4月30日
發(fā)明者姜升賢, 尹英熙, 崔源尊, 柳男圭, 金在煥, 金豪龍 申請人:海力士半導(dǎo)體有限公司