專利名稱：用于字符線多重平坦化的階梯式多重回蝕工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種用于字符線多重平坦化工藝的蝕刻方法，且特別是有
關(guān)于一種用于嵌入式快閃存儲(chǔ)單元(embedded flash cdl)字符線平坦化工藝的 階梯式蝕刻方法。
背景技術(shù)：
快閃存儲(chǔ)單元是電可擦寫(xiě)(electrically erased)且可再編禾呈(reprogrammed)的 非揮發(fā)性計(jì)算機(jī)內(nèi)存(non-volatile computer memory),此技術(shù)多用于記憶卡及通 用序列總線快閃傳動(dòng)裝置(USB flash drives),如拇指?jìng)鲃?dòng)裝置(thumb drives)和 便利傳動(dòng)裝置(handy drives),以進(jìn)行計(jì)算機(jī)和其它數(shù)字產(chǎn)品之間的一般性數(shù)據(jù) 儲(chǔ)存及傳輸?？扉W存儲(chǔ)單元的成本遠(yuǎn)較電可擦寫(xiě)可編程只讀存儲(chǔ)器(Electrically Erasable Programmable ROM, EEPROM)為低，因此已成為需要大量非揮發(fā)性固 態(tài)內(nèi)存(solid-statestorage)者的主流技術(shù)，其應(yīng)用例至少包含筆記型計(jì)算機(jī)、數(shù) 字影音撥放器、數(shù)字相機(jī)及手機(jī)；而快閃存儲(chǔ)單元在電視游樂(lè)器(game-console) 市場(chǎng)也越來(lái)越普及，常用以儲(chǔ)存游戲數(shù)據(jù)并取代EEPROM或以電池為電源的 靜態(tài)隨機(jī)隨存內(nèi)存(Static RAM, SRAM)。
嵌入式快閃技術(shù)包含直接位于處理器(processor)上的閃存，如繪圖芯片 (graphics chip)具有嵌入式內(nèi)存，而非使用分離的存儲(chǔ)芯片。隨著消費(fèi)者及行動(dòng) 電子(mobile electronics)市場(chǎng)的持續(xù)成長(zhǎng)，芯片制造業(yè)者競(jìng)相制造包含更多功 能、更小特色的芯片，而其需要更進(jìn)一步的嵌入式快閃技術(shù)。
除了消費(fèi)者和行動(dòng)電子市場(chǎng)，嵌入式快閃技術(shù)的使用在許多需要低功率的 應(yīng)用亦越來(lái)越盛行，例如微控制器核心(microcontroller cores)、高速特殊應(yīng)用 集成電路(Application-Specific Integrated Circuits, ASICs)和多媒體集成電路。
嵌入式芯片的生產(chǎn)并非無(wú)困難度，例如，由于典型快閃存儲(chǔ)單元結(jié)構(gòu)的表 面構(gòu)形(totography)較高，要在不傷害各別快閃存儲(chǔ)單元的情況下來(lái)執(zhí)行字符線 蝕刻實(shí)為 一 項(xiàng)挑戰(zhàn)。為了避免此傷害，可利用化學(xué)機(jī)械研磨
(Chemical-Mechanical Polishing, CMP)以進(jìn)行字符線多晶硅平坦化，使用此化 學(xué)機(jī)械研磨工藝所產(chǎn)生的問(wèn)題為，當(dāng)執(zhí)行完多重化學(xué)機(jī)械研磨之后，依舊會(huì)存 在高度為800銜angstrom)的臺(tái)階(如圖2所示)，此臺(tái)階高度會(huì)導(dǎo)致異常氮氧化 硅(SiON)厚度的產(chǎn)生(如圖3所示)，并導(dǎo)致后續(xù)多重蝕刻的過(guò)程產(chǎn)生異常多晶 硅截面輪廓，異常多晶硅截面輪廓會(huì)導(dǎo)致蝕刻通道長(zhǎng)度產(chǎn)生變異，并降低對(duì)于 蝕刻通道深度的控制。
因此，對(duì)于一種可消除和已知技術(shù)相關(guān)的非所欲臺(tái)階高度，進(jìn)而減少或消 除會(huì)引起異常多晶硅截面輪廓之后續(xù)異常氮氧化硅厚度的平坦化工藝存有一 需求。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題在于提供一種字符線蝕刻的方法及蝕刻方法 用于降低臺(tái)階高度并獲得平滑多重表面(poly surface),以降低字符線多重異常 的風(fēng)險(xiǎn)。
為了實(shí)現(xiàn)上述目的，本發(fā)明提供一種字符線蝕刻的方法，包含下述步驟 (a)圖刻(patteming)字符線；(b)在字符在線沉積一層多晶硅；(c)在多晶硅層上沉 積一層底部抗反射層材料；(d)使用階梯式蝕刻法以蝕刻底部抗反射層及多晶 硅層，階梯式蝕刻會(huì)去除底部抗反射層及一部分多晶硅層；①在已蝕刻多晶硅 層的頂部表面上沉積介電層(dielectric layer);以及(g)在介電層上施加掩膜層 (mask layer),并在多晶硅層上蝕刻至少一圖形(feature);其中階梯式蝕刻包含 一系列的蝕穿步驟及軟性著陸蝕刻步驟。
為了實(shí)現(xiàn)上述目的，本發(fā)明還提供一種蝕刻方法，包含下述步驟(a廣供 上面具有許多字符線的基板；(b)在字符線上沉積一層多晶硅；(c)在多晶硅層 上沉積一層有機(jī)旋涂式(spin-on)材料；(d)使用階梯式蝕刻法以蝕刻有機(jī)旋涂式 材料層及多晶硅層，階梯式蝕刻會(huì)去除有機(jī)旋涂式材料層及多晶硅層的一厚 度，使多晶硅層不會(huì)覆蓋于每一個(gè)字符線的頂部表面；(f)在已蝕刻多晶硅層的 頂部表面上沉積一介電層；以及(g)在介電層上施加掩膜層，并在多晶硅層上 蝕刻至少一圖形；其中階梯式蝕刻包含一系列的蝕穿步驟及軟性著陸蝕刻歩 驟。
為了實(shí)現(xiàn)上述目的，本發(fā)明又提供一種蝕刻方法，包含下述步驟(a)提供
位于基板上的快閃存儲(chǔ)單元，其包含字符線；(b)在字符線上沉積一層多晶硅; (C)在快閃存儲(chǔ)單元周?chē)砻嫔铣练e介電層；(d)在多晶硅層上沉積有機(jī)底部抗
反射層；(e)執(zhí)行階梯式蝕刻法將有機(jī)底部抗反射層、介電層及多晶硅層的高度 蝕刻到字符線頂部表面之下；(f)在己蝕刻多晶硅層及字符在線沉積介電層；(g) 在介電層上施加掩膜；以及(h)蝕刻介電層及多晶硅層以制造蝕刻圖形，其中 階梯式蝕刻包含一系列的蝕穿步驟及軟性著陸蝕刻步驟。
本發(fā)明工藝簡(jiǎn)單并因此可以低成本據(jù)以實(shí)施。此外，可簡(jiǎn)易發(fā)現(xiàn)一具有彎 曲表面的字符線多晶硅層，亦即本發(fā)明技術(shù)所產(chǎn)生的彎曲表面，可和化學(xué)機(jī)械 研磨工藝所制造的平板式截面輪廓區(qū)分開(kāi)來(lái)。再者，本發(fā)明工藝解決了與嵌入 式快閃存儲(chǔ)單元內(nèi)異常多重截面輪廓相關(guān)的問(wèn)題。


為讓本發(fā)明的上述和其它特征、優(yōu)點(diǎn)與較佳實(shí)施例能更充分揭露或據(jù)以實(shí) 施，所附附圖的詳細(xì)說(shuō)明如下，其中類(lèi)似數(shù)字請(qǐng)參照類(lèi)似元件。
圖1至圖4是一種用于多重字符線平坦化的傳統(tǒng)工藝的截面圖5是依照本發(fā)明一實(shí)施例的一種基板截面圖，許多字符線及多晶硅層形 成于該基板上；
圖6是將底部抗反射層沉積于圖5的多晶硅層的結(jié)構(gòu)圖； 圖7是回蝕圖6的底部抗反射層及一部分多晶硅層的結(jié)構(gòu)圖； 圖8是施加掩膜層于圖7的結(jié)構(gòu)圖； 圖9是蝕刻圖8的多晶硅層并移除掩膜層的結(jié)構(gòu)圖。主要元件符號(hào)說(shuō)明
10: 12: 14: 16: 18: 20: 22:
字符線
24: 26:
字符線
曰 '曰曰
曰 '曰曰
臺(tái)階區(qū)域 介電層
28:底部抗反射層 30:介電層 32:掩膜 34:溝渠
具體實(shí)施例方式
依照本發(fā)明一實(shí)施例，在此揭露一種階梯式蝕刻方法，用于降低多重截面 輪廓的臺(tái)階高度以獲得平滑多重表面，并因而降低字符線多重異常的風(fēng)險(xiǎn)。
請(qǐng)參照?qǐng)D1，其提供上面制備有多數(shù)字符線12的基板10，接著運(yùn)用如化 學(xué)氣相沉積(Chemical Vapor Deposition, CVD)之類(lèi)的已知技術(shù)，在基板和字符 在線形成多晶硅層14。接著執(zhí)行平坦化工藝(如化學(xué)機(jī)械研磨)，將多晶硅層 14位于字符線12上面的部分移除，而產(chǎn)生的結(jié)構(gòu)如圖2所示。可看到多晶硅 層的總厚度"T"較字符線的高度"H"為薄，亦即在化學(xué)機(jī)械研磨的過(guò)程中， 會(huì)在多晶硅層形成臺(tái)階區(qū)域16。在某些案例中，多晶硅層會(huì)沉積至一厚度"T" 約為1500埃，而臺(tái)階高度為800埃。如圖3所示，接著在沉積介電層18之后， 臺(tái)階高度會(huì)導(dǎo)致介電層18在臺(tái)階區(qū)域16形成一異常厚度區(qū)域"TR"。在某 些例子中，介電層18會(huì)在字符線12上沉積至約660埃的厚度"DT"，而介 電層18位于臺(tái)階區(qū)域16的厚度"DTS"可能幾乎是"DT"的兩倍(例如1300 埃)。當(dāng)施加掩膜20并執(zhí)行蝕刻時(shí)，介電層18在臺(tái)階區(qū)域16的厚層會(huì)導(dǎo)致異 常多晶硅截面輪廓"AP"的形成。
請(qǐng)參照?qǐng)D5至圖9，其是依照本發(fā)明實(shí)施例的工藝。圖5是一基板22，許 多浮動(dòng)?xùn)艠O(floating gate)及控制柵極配對(duì)(control gate pairs)24形成于基板22 上面，控制柵極(即最高層)包含一連續(xù)多晶硅條帶(strip)以形成用于內(nèi)存裝置的 字符線，為求方便起見(jiàn)，項(xiàng)目24在下文表示"字符線"。利用如化學(xué)氣相沉 積之類(lèi)的已知技術(shù)，在基板與柵極/字符線上形成多晶硅層26。多晶硅層的厚 度介于約1000埃至3000埃之間(約1500埃較佳)，而柵極層24的厚度介于約 3000埃至3600埃之間。接著在多晶硅層上面提供有機(jī)底部抗反射層，而底部 抗反射層亦可使用其它易清除的材料，如旋涂式有機(jī)材料(光阻)，可使用適當(dāng) 的旋涂技術(shù)以形成底部抗反射層28。
接著使用階梯式蝕刻工藝來(lái)移除底部抗反射層28及一部分的多晶硅層 26(正好在字符線24頂部之下)，以達(dá)成如圖7所示的截面輪廓。階梯式蝕刻 工藝由下述步驟所執(zhí)行
蝕刻步驟1包含使用四氟化碳(CF4)作為蝕刻氣體的第一蝕穿(BT1)，第一 蝕穿是在壓力約為4毫托(milli-Torr, mT)，功率介于約100瓦特(Watts， W)至 500瓦特之間(約300瓦特較佳)，偏壓功率(biaspower)介于約30瓦特至150瓦
特之間(約45瓦特較佳)，蝕刻氣體流速介于約30標(biāo)準(zhǔn)立方厘米/分鐘(standard cubic centimeters per minute, sccm)至150 seem之間(約50 seem較街的情況下 執(zhí)行約30秒。
蝕刻步驟2為使用溴化氫(HBr)和氧化氦(He02)的復(fù)合氣體作為蝕刻氣體 的第一軟性著陸蝕刻(SL1)，第一軟性著陸蝕刻是在壓力約為5毫托，功率介 于約100瓦特至500瓦特之間(約350瓦特較佳)，偏壓功率介于約20瓦特至 100瓦特之間(約36瓦特較佳)，溴化氫流速介于約100 seem至300 seem之間 (約200 sccm較佳)，氧化氦流速介于約10 seem至30 sccm之間(約23 seem 較佳)的情況下執(zhí)行約15秒。
蝕刻步驟3包含使用四氟化碳作為蝕刻氣體的第二蝕穿(BT2)，第二蝕穿 是在壓力約為4毫托，功率介于約100瓦特至500瓦特之間(約300瓦特較佳)， 偏壓功率介于約30瓦特至150瓦特之間(約45瓦特較佳)，四氟化碳流速介于 約30 seem至150 seem之間(約50 seem較佳)的情況下執(zhí)行約13秒。
蝕刻步驟4包含使用溴化氫和氧化氦的復(fù)合氣體作為蝕刻氣體的第二軟 性著陸蝕刻(SL2)，第二軟性著陸蝕刻是在壓力約為5毫托，功率介于約100 瓦特至500瓦特之間(約350瓦特較佳)，偏壓功率介于約20瓦特至100瓦特 之間(約36瓦特較佳)，溴化氫流速介于約IOO seem至300 seem之間(約200 seem較佳)，氧化氦流速介于約10 seem至30 seem之間(約23 seem較佳)的情 況下執(zhí)行約15秒。
蝕刻步驟5包含使用四氟化碳作為蝕刻氣體的第三蝕穿(BT3)，第三蝕穿 是在壓力約為4毫托，功率介于約100瓦特至500瓦特之間(約300瓦特較佳)， 偏壓功率介于約30瓦特至150瓦特之間(約45瓦特較佳)，四氟化碳流速介于 30 seem至150 seem之間(約50 seem較佳)的情況下執(zhí)行約13秒。
蝕刻步驟6包含使用溴化氫和氧化氦的復(fù)合氣體作為蝕刻氣體的第三軟 性著陸蝕刻(SL3)，第三軟性著陸蝕刻是在壓力約為5毫托，功率介于約100 瓦特至500瓦特之間(約350瓦特較佳)，偏壓功率介于約20瓦特至100瓦特 之間(約36瓦特較佳)，溴化氫流速介于約100 seem至300 seem之間(約200 seem較佳)，氧化氦流速介于約10 seem至30 seem之間(約23 seem較佳)的情 況下執(zhí)行約15秒。
蝕刻步驟7包含使用四氟化碳作為蝕刻氣體的第四蝕穿(BT4)，第四蝕穿 是在壓力約為4毫托，功率介于約100瓦特至500瓦特之間(約300瓦特較佳)， 偏壓功率介于約30瓦特至150瓦特之間(約45瓦特較佳)，四氟化碳流速介于 30 sccm至150 sccm之間(約50 sccm較佳)的情況下執(zhí)行約13秒。
蝕刻步驟8包含使用溴化氫和氧化氦的復(fù)合氣體作為蝕刻氣體的第四軟 性著陸蝕刻(SL4)，第四軟性著陸蝕刻是在壓力約為5毫托，功率介于約100 瓦特至500瓦特之間(約350瓦特較佳)，偏壓功率介于約20瓦特至100瓦特 之間(約36瓦特較佳)，溴化氫流速介于約100 sccm至300 sccm之間(約200 sccm較佳)，氧化氦流速介于約10 sccm至30 sccm之間(約23 sccm較佳)的情 況下執(zhí)行約15秒。
蝕刻步驟9包含使用四氟化碳作為蝕刻氣體的第五蝕穿(BT5)，第五蝕穿 是在壓力約為4毫托，功率介于約100瓦特至500瓦特之間(約300瓦特較佳)， 偏壓功率介于約30瓦特至150瓦特之間(約45瓦特較佳)，四氟化碳流速介于 30 sccm至150 sccm之間(約50 sccm較佳)的情況下執(zhí)行約13秒。
蝕刻步驟10包含使用溴化氫和氧化氦的復(fù)合氣體作為蝕刻氣體的第五軟 性著陸蝕刻(SL5)，第五軟性著陸蝕刻是在壓力約為5毫托，功率介于約100 瓦特至500瓦特之間(約300瓦特較佳)，偏壓功率介于約20瓦特至100瓦特 之間(約36瓦特較佳)，溴化氫流速介于約100 sccm至300 sccm之間(約200 sccm較佳)，氧化氦流速介于約10 sccm至30 sccm之間(約23 sccm較佳)的情 況下執(zhí)行約10秒。
蝕刻步驟11包含使用四氟化碳作為蝕刻氣體的第六蝕穿(BT6)，第六蝕穿 是在壓力約為4毫托，功率介于約100瓦特至500瓦特之間(約300瓦特較佳)， 偏壓功率介于約30瓦特至150瓦特之間(約45瓦特較佳)，四氟化碳流速介于 30 sccm至150 sccm之間(約50 sccm較佳)的情況下執(zhí)行約13秒。
階梯式蝕刻歩驟1至11的結(jié)果如圖7所示，底部抗反射層28及一部分多 晶硅層26(正好在字符線24頂部之下)已被移除，可看到階梯式蝕刻會(huì)產(chǎn)生一 平滑曲線截面輪廓。請(qǐng)參照?qǐng)D8，在已蝕刻的多晶硅層26上面施加一薄介電 層30。在一實(shí)施例中，介電層30包含一沉積厚度為660埃的氮氧化硅，可供 替代的介電層材料為氮化硅(SiN)或化學(xué)氣相沉積非晶碳(amorphous carbon)之 類(lèi)。接著在介電層30上面施加掩膜層32，再利用干式蝕刻技術(shù)，如硬式罩幕 (hardmask)蝕亥lj、同歩(in situ)氧灰化(ashing)再進(jìn)行多重蝕刻，以提供介于字符
線24之間的溝渠(trench)34(圖9)，可看到介電層(氮氧化硅)30及多晶硅層26 與溝渠34相鄰的區(qū)域(視為區(qū)域"PP")是正常的。
在更進(jìn)一步的步驟中，可施加氮化硅層，如一氮化硅覆蓋層(cap layer), 以保護(hù)芯片上的外圍邏輯元件(peripheral logic elements)。在一實(shí)施例中，該氮 化硅覆蓋層厚度約為1600埃。若欲執(zhí)行此步驟，則在沉積多晶硅層26的步驟 后施加氮化硅層，當(dāng)執(zhí)行完階梯式蝕刻歩驟后，可將氮化硅層移除。
由上述本發(fā)明較佳實(shí)施例可知，應(yīng)用本發(fā)明具有下列優(yōu)點(diǎn)
本發(fā)明工藝簡(jiǎn)單并因此可以低成本據(jù)以實(shí)施。此外，可簡(jiǎn)易發(fā)現(xiàn)一具有彎 曲表面之字符線多晶硅層，亦即本發(fā)明技術(shù)所產(chǎn)生的彎曲表面，可和化學(xué)機(jī)械 研磨工藝所制造的平板式截面輪廓區(qū)分開(kāi)來(lái)。再者，本發(fā)明工藝解決了與嵌入 式快閃存儲(chǔ)單元內(nèi)異常多重截面輪廓相關(guān)的問(wèn)題。
雖然本發(fā)明已以多個(gè)實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟 悉此技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤(rùn)飾， 因此本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1、一種字符線蝕刻的方法，其特征在于，該方法至少包含下述步驟(a)圖刻一字符線；(b)在該字符線上沉積一層多晶硅；(c)在該層多晶硅上沉積一層底部抗反射材料；(d)使用一階梯式蝕刻法蝕刻該底部抗反射層及該多晶硅層，該階梯式蝕刻法會(huì)移除該底部抗反射層及一部分該多晶硅層；(e)在該已蝕刻的多晶硅層頂部表面沉積一介電層；以及(f)在該介電層上施加一掩膜層，并蝕刻至少一圖形至該多晶硅層；其中該階梯式蝕刻法包含一系列的蝕穿步驟及軟性著陸蝕刻步驟。
2、 根據(jù)權(quán)利要求1所述的字符線蝕刻的方法，其特征在于，該階梯式蝕 刻方法至少包含一第一蝕刻循環(huán)，其包含一第一蝕穿及一第一軟性著陸蝕刻； 一第二蝕刻循環(huán)，其包含一第二蝕穿及一第二軟性著陸蝕刻； 一第三蝕刻循 環(huán)，其包含一第三蝕穿及一第三軟性著陸蝕刻。
3、 根據(jù)權(quán)利要求2所述的字符線蝕刻的方法，其特征在于，每一該第一、 第二及第三蝕穿皆使用四氟化碳?xì)怏w來(lái)執(zhí)行，而該第一、第二及第三軟性著 陸蝕刻是使用溴化氫及氧化氦的復(fù)合氣體來(lái)執(zhí)行。
4、 根據(jù)權(quán)利要求2所述的字符線蝕刻的方法，其特征在于，該方法至少 包含一第四蝕刻循環(huán)，其包含一第四蝕穿及一第四軟性著陸蝕刻； 一第五蝕 刻循環(huán)，其包含一第五蝕穿及一第五軟性著陸蝕刻； 一第六蝕刻循環(huán)，其包 含一第六蝕穿。
5、 根據(jù)權(quán)利要求4所述的字符線蝕刻的方法，其特征在于，從截面來(lái)看 該已蝕刻多晶硅層的該頂部表面，其具有至少一彎曲面。
6、 根據(jù)權(quán)利要求1所述的字符線蝕刻的方法，其特征在于，沉積一層多 晶硅的步驟會(huì)產(chǎn)生具有厚度約1500埃的一多晶硅層，而沉積一底部抗反射層 的步驟會(huì)產(chǎn)生具有厚度約1600埃的一底部抗反射層。
7、 根據(jù)權(quán)利要求6所述的字符線蝕刻的方法，其特征在于，該方法包含 在多個(gè)鄰近所述字符線的元件上，施加保護(hù)性的一介電層。
8、 一種蝕刻方法，其特征在于，該方法至少包含下述步驟(a) 提供上面具有許多字符線的 一基板；(b) 在所述字符線上沉積一層多晶硅；(c) 在該層多晶硅上沉積一層有機(jī)旋涂式材料；(d) 使用一階梯式蝕刻法以蝕刻該有機(jī)旋涂式材料層及該多晶硅層，該階 梯式蝕刻會(huì)去除該有機(jī)旋涂式材料層及該多晶硅層的一厚度，使該多晶硅層 不會(huì)覆蓋于每一個(gè)所述字符線的頂部表面；(f) 在該己蝕刻多晶硅層的頂部表面上沉積一介電層；以及(g) 在該介電層上施加一掩膜層，并在該多晶硅層上蝕刻至少一圖形；其中該階梯式蝕刻包含一系列的蝕穿步驟及軟性著陸蝕刻步驟。
9、 根據(jù)權(quán)利要求8所述的蝕刻方法，其特征在于，該階梯式蝕刻方法至少包含一第一蝕刻循環(huán)，其包含一第一蝕穿及一第一軟性著陸蝕刻； 一第二 蝕刻循環(huán)，其包含一第二蝕穿及一第二軟性著陸蝕刻； 一第三蝕刻循環(huán)，其 包含一第三蝕穿及一第三軟性著陸蝕刻。
10、 根據(jù)權(quán)利要求9所述的蝕刻方法，其特征在于，每一該第一、第二及第三蝕穿皆使用四氟化碳?xì)怏w來(lái)執(zhí)行，而該第一、第二及第三軟性著陸蝕 刻是使用溴化氫及氧化氦的復(fù)合氣體來(lái)執(zhí)行。
11、 根據(jù)權(quán)利要求io所述的蝕刻方法，其特征在于，該方法至少包含一第四蝕刻循環(huán)，其包含一第四蝕穿及一第四軟性著陸蝕刻； 一第五蝕刻循環(huán)， 其包含一第五蝕穿及一第五軟性著陸蝕刻； 一第六蝕刻循環(huán)，其包含一第六 蝕穿。
12、 根據(jù)權(quán)利要求11所述的蝕刻方法，其特征在于，從截面來(lái)看該己蝕 刻多晶硅層的該頂部表面，其具有至少一彎曲面。
13、 根據(jù)權(quán)利要求12所述的蝕刻方法，其特征在于，沉積一層多晶硅的 步驟會(huì)產(chǎn)生具有厚度約1500埃的一多晶硅層，而沉積一底部抗反射層的步驟 會(huì)產(chǎn)生具有厚度約1600埃的一底部抗反射層。
14、 根據(jù)權(quán)利要求13所述的蝕刻方法，其特征在于，該方法包含在多個(gè) 鄰近所述字符線的元件上，施加一保護(hù)性的介電層。
15、 一種蝕刻方法，其特征在于，該方法至少包含下述步驟(a) 提供一位于基板上的快閃存儲(chǔ)單元，該快閃存儲(chǔ)單元包含一字符線；(b) 在該字符線上沉積一層多晶硅； (C)在該快閃存儲(chǔ)單元周?chē)砻嫔铣练e一介電層；(d) 在該多晶硅層上沉積一有機(jī)底部抗反射層；(e) 執(zhí)行一階梯式蝕刻法將該有機(jī)底部抗反射層、該介電層及該多晶硅層 的高度蝕刻到該字符線頂部表面之下；(f) 在該已蝕刻多晶硅層及該字符在線沉積一介電層；(g) 在該介電層上施加一掩膜；以及(h) 蝕刻該介電層及該多晶硅層以制造一蝕刻圖形，其中該階梯式蝕刻包 含一系列的蝕穿步驟及軟性著陸蝕刻步驟。
16、 根據(jù)權(quán)利要求15所述的蝕刻方法，其特征在于，該階梯式刻蝕方法 至少包含一第一蝕刻循環(huán)，其包含一第一蝕穿及一第一軟性著陸蝕刻； 一第 二蝕刻循環(huán)，其包含一第二蝕穿及一第二軟性著陸蝕刻； 一第三蝕刻循環(huán)， 其包含一第三蝕穿及一第三軟性著陸蝕刻。
17、 根據(jù)權(quán)利要求16所述的蝕刻方法，其特征在于，每一該第一、第二 及第三蝕穿皆使用四氟化碳?xì)怏w來(lái)執(zhí)行，而該第一、第二及第三軟性著陸蝕 刻是使用溴化氫及氧化氦的復(fù)合氣體來(lái)執(zhí)行。
18、 根據(jù)權(quán)利要求17所述的蝕刻方法，其特征在于，該方法至少包含一 第四蝕刻循環(huán)，其包含一第四蝕穿及一第四軟性著陸蝕刻； 一第五蝕刻循環(huán)， 其包含一第五蝕穿及一第五軟性著陸蝕刻； 一第六蝕刻循環(huán)，其包含一第六 蝕穿。
19、 根據(jù)權(quán)利要求18所述的蝕刻方法，其特征在于，從截面來(lái)看該己蝕 刻多晶硅層的該頂部表面，其具有至少一彎曲面。
20、 根據(jù)權(quán)利要求19所述的蝕刻方法，其特征在于，沉積一層多晶硅的 步驟會(huì)產(chǎn)生一有厚度約1500埃的一多晶硅層，而沉積一底部抗反射層的步驟 會(huì)產(chǎn)生具有厚度約1600埃的一底部抗反射層。
全文摘要
本發(fā)明涉及一種蝕刻多晶硅材料以避免形成異常多晶硅截面輪廓(profile)的方法，至少包含提供具有字符線(word line)的基板，并在基板及字符在線沉積多晶硅層；接著在多晶硅層上沉積有機(jī)底部抗反射層(Bottom Antireflective Coating，BARC)；接著執(zhí)行階梯式蝕刻以去除底部抗反射層及一部分的多晶硅層。階梯式蝕刻包含一系列的蝕刻循環(huán)，每一循環(huán)包含蝕穿(breakthrough etch)與軟性著陸蝕刻(soft landing etch)，蝕穿及軟性著陸蝕刻是使用不同蝕刻氣體、功率(source power)及偏壓功率(bias power)、壓力、氣流速率及時(shí)間來(lái)執(zhí)行，階梯式蝕刻會(huì)產(chǎn)生平滑而不具有陡峭臺(tái)階(abrupt steps)的多晶硅表面。
文檔編號(hào)H01L21/768GK101355050SQ20081013208
公開(kāi)日2009年1月28日 申請(qǐng)日期2008年7月24日 優(yōu)先權(quán)日2007年7月24日
發(fā)明者劉世昌, 劉源鴻, 蔡嘉雄 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司