專利名稱：半導(dǎo)體晶圓及半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體晶圓及半導(dǎo)體裝置的制造方法，特別是涉及用
以防止半導(dǎo)體襯底的端部，即晶圓邊緣部(wafer edge)的膜剝落或圖案 斷續(xù)(戶夕-乂飛^)的技術(shù)。
背景技術(shù)：
近年來(lái)，元件在持續(xù)微細(xì)化，布線尺寸及通路(via)尺寸也在縮小。 由于元件的高速化，在多層布線中也越來(lái)越要求采用低電阻，低電容 量的膜。在多層的層間膜中使用著介電常數(shù)(k)更低的SiOC、 ULK、 ELK的低k膜(低介電常數(shù)膜)。這樣的半導(dǎo)體晶圓及其制造方法被公 開(kāi)在例如專利文獻(xiàn)l-4中。
例如，專利文獻(xiàn)1是有關(guān)具有將低介電常數(shù)膜作為層間膜的銅金 屬鑲嵌(Damascene)多層布線的半導(dǎo)體裝置的制造方法的發(fā)明，作為 CMP中的剝落對(duì)策，公開(kāi)了將晶圓廚邊的低介電常數(shù)層間膜在各層上 改變從周邊的后退量的方法
例如，專利文獻(xiàn)2是有關(guān)具有將低k膜用于層間膜的多層布線的 半導(dǎo)體裝置的制造方法的發(fā)明，公開(kāi)了進(jìn)行在晶圓邊緣的低k膜的邊 緣切割(edge cut)。
例如，專利文獻(xiàn)3是有關(guān)具有使用銅金屬鑲嵌布線的低介電常數(shù)
層間膜的多層布線結(jié)構(gòu)的半導(dǎo)體裝置的制造方法的發(fā)明，公開(kāi)了使低 介電常數(shù)層間膜從晶圓邊緣后退，用通常的絕緣膜覆蓋后的周邊結(jié) 構(gòu)。
例如，專利文獻(xiàn)4是有關(guān)將低介電常數(shù)膜作為層間膜，具有使用 的多層布線結(jié)構(gòu)的半導(dǎo)體裝置的制造方法的發(fā)明，^Hf 了在晶圓邊緣 部用蝕刻(etching)使低介電常數(shù)膜后退，用通常的絕緣膜覆蓋的結(jié)構(gòu)。開(kāi)2005-217319號(hào)公才艮 [專利文獻(xiàn)2]開(kāi)2003-78005號(hào)公才艮 [專利文獻(xiàn)3]開(kāi)2003-17559號(hào)公才艮 [專利文獻(xiàn)4]開(kāi)2006-147681號(hào)公報(bào)
本發(fā)明是用以解決以上問(wèn)題所作的發(fā)明，其目的在于，提供可以 防止晶圓邊緣部的膜剝落或圖案斷續(xù)的半導(dǎo)體晶圓及半導(dǎo)體裝置的 制造方法。
依據(jù)本發(fā)明，可以防止在從第 一層間膜至第五層間膜的層疊時(shí)， 由來(lái)自晶圓邊緣部的剝落引起的成品率下降。另外通過(guò)在晶圓邊緣 部，在硅村底上淀積采用直接銅工藝的阻擋層金屬例如Ta,可以防止 膜剝落發(fā)生。而且，即使在用雙金屬鑲嵌流程在通路工序及布線工序 中進(jìn)行晶圓邊緣除去來(lái)形成多層布線結(jié)構(gòu)的情況下，也可防止由于蝕
刻而完全除去^"觸層間膜。


圖1是表示實(shí)施例1的半導(dǎo)體晶圓的結(jié)構(gòu)的剖面圖。 圖2是表示實(shí)施例1的半導(dǎo)體晶圓的結(jié)構(gòu)的透視圖、俯視圖及側(cè) 視圖。
圖3是表示比較用的半導(dǎo)體晶圓的結(jié)構(gòu)的剖面圖。
圖4是表示比較用的半導(dǎo)體晶圓的結(jié)構(gòu)的剖面圖。
圖5是表示實(shí)施例1的半導(dǎo)體裝置的制造方法一工序的剖面圖。
圖6是表示實(shí)施例1的半導(dǎo)體裝置的制造方法一工序的剖面圖。
圖7是表示實(shí)施例1的半導(dǎo)體裝置的制造方法一工序的剖面圖。
圖8是表示實(shí)施例1的半導(dǎo)體裝置的制造方法一工序的剖面圖。
圖9是表示實(shí)施例1的半導(dǎo)體裝置的制造方法一工序的剖面圖。
圖IO是表示實(shí)施例1的半導(dǎo)體晶圓的結(jié)構(gòu)的剖面圖。
圖11是表示實(shí)施例1的半導(dǎo)體裝置的制造方法一工序的剖面圖。
圖12是表示實(shí)施例1的半導(dǎo)體晶圓的結(jié)構(gòu)的剖面圖。
圖13是表示實(shí)施例1的半導(dǎo)體裝置的制造方法一工序的剖面圖。
圖14是表示實(shí)施例1的半導(dǎo)體裝置的制造方法一工序的剖面圖。
圖15是表示實(shí)施例1的半導(dǎo)體裝置的制造方法一工序的剖面圖。
圖16是表示實(shí)施例1的半導(dǎo)體裝置的制造方法一工序的剖面圖。
圖17是表示實(shí)施例1的半導(dǎo)體裝置的制造方法一工序的剖面圖。
圖18是表示實(shí)施例1的半導(dǎo)體裝置的制造方法一工序的剖面圖。
圖19是表示實(shí)施例2的半導(dǎo)體晶圓的結(jié)構(gòu)的剖面圖。
圖20是表示實(shí)施例2的半導(dǎo)體裝置的制造方法一工序的剖面圖。
圖21是表示實(shí)施例2的半導(dǎo)體裝置的制造方法一工序的剖面圖。
圖22是表示實(shí)施例2的半導(dǎo)體裝置的制造方法一工序的剖面圖。
圖23是表示實(shí)施例2的半導(dǎo)體裝置的制造方法一工序的剖面圖。
圖24是表示實(shí)施例2的半導(dǎo)體裝置的制造方法一工序的剖面圖。 圖25是表示實(shí)施例2的半導(dǎo)體裝置的制造方法一工序的剖面圖。 圖26是表示實(shí)施例3的半導(dǎo)體晶圓的結(jié)構(gòu)的剖面圖。 圖27是表示實(shí)施例3的半導(dǎo)體裝置的制造方法一工序的剖面圖。 圖28是表示實(shí)施例3的半導(dǎo)體裝置的制造方法一工序的剖面圖。 圖29是表示實(shí)施例3的半導(dǎo)體裝置的制造方法一工序的剖面圖。 圖30是表示實(shí)施例3的半導(dǎo)體裝置的制造方法一工序的剖面圖。 圖31是表示實(shí)施例3的半導(dǎo)體裝置的制造方法一工序的剖面圖。 圖32是表示實(shí)施例3的半導(dǎo)體裝置的制造方法一工序的剖面圖。 圖33是表示實(shí)施例4的半導(dǎo)體晶圓的結(jié)構(gòu)的剖面圖。 圖34是表示實(shí)施例4的半導(dǎo)體裝置的制造方法一工序的剖面圖。 圖35是表示實(shí)施例4的半導(dǎo)體裝置的制造方法一工序的剖面圖。 圖36是表示實(shí)施例4的半導(dǎo)體裝置的制造方法一工序的剖面圖。 圖37是表示實(shí)施例4的半導(dǎo)體裝置的制造方法一工序的剖面圖。 圖38是表示實(shí)施例4的半導(dǎo)體裝置的制造方法一工序的剖面圖。 圖39是表示實(shí)施例4的半導(dǎo)體裝置的制造方法一工序的剖面圖。 圖40是表示實(shí)施例5的半導(dǎo)體晶圓的結(jié)構(gòu)的剖面圖。 圖41是表示實(shí)施例5的半導(dǎo)體裝置的制造方法一工序的剖面圖。 圖42是表示實(shí)施例5的半導(dǎo)體裝置的制造方法一工序的剖面圖。 圖43是表示實(shí)施例5的半導(dǎo)體裝置的制造方法一工序的剖面圖。 圖44是表示實(shí)施例5的半導(dǎo)體裝置的制造方法一工序的剖面圖。 圖45是表示實(shí)施例5的半導(dǎo)體裝置的制造方法一工序的剖面圖。 圖46是表示實(shí)施例5的半導(dǎo)體裝置的制造方法一工序的剖面圖。 圖47是表示實(shí)施例6的半導(dǎo)體晶圓的結(jié)構(gòu)的剖面圖。 圖48是表示實(shí)施例6的半導(dǎo)體裝置的制造方法一工序的剖面圖。 圖49是表示實(shí)施例6的半導(dǎo)體裝置的制造方法一工序的剖面圖。 圖50是表示實(shí)施例6的半導(dǎo)體裝置的制造方法一工序的剖面圖。 圖51是表示實(shí)施例6的半導(dǎo)體裝置的制造方法一工序的剖面圖。
圖52是表示實(shí)施例6的半導(dǎo)體裝置的制造方法一工序的剖面圖。 圖53是表示實(shí)施例7的半導(dǎo)體晶圓的結(jié)構(gòu)的剖面圖。 圖54是表示實(shí)施例7的半導(dǎo)體裝置的制造方法一工序的剖面圖。 [標(biāo)記說(shuō)明]
101硅襯底、103接觸層間膜、104接觸塞、113第一層間膜、 118第一布線層、119第一銅殘留、122第二襯膜、123第二層間膜、 127第一通路、128第二布線層、129第二銅殘留、132第三襯膜、 133第三層間膜、137第二通路、138第三布線層、139第三銅殘留、 142第四村膜、143第四層間膜、147第三通路、148第四布線層、 149第四銅殘留、152第五襯膜、153第五層間膜、157第四通路、 158第五布線層、159第五銅殘留、162第六村膜、163第六層間膜、 167第五通路、168第六布線層、169第六銅殘留、172第七襯膜、 173第七層間膜、177第六通路、178第七布線層、179第七銅殘留、 182第一鈍化膜、192笫二鈍化膜、210抗蝕劑、400柵結(jié)構(gòu)、500溝 槽分離膜。
具體實(shí)施方式

以下，就本發(fā)明的各實(shí)施例，參照附圖進(jìn)行詳細(xì)說(shuō)明。
<實(shí)施例1>
圖1是表示實(shí)施例1的半導(dǎo)體晶圓的結(jié)構(gòu)的剖面圖。另外，圖 2(a) (c)分別是圖1的半導(dǎo)體晶圓的透視圖、俯視圖和側(cè)視圖。圖l是 將圖2所示的半導(dǎo)體村底的硅襯底101的晶圓邊緣部(箭頭)放大后的 圖。
在圖1中，在硅襯底101上方，用STI(Shallow Trench Isolation:
淺溝槽隔離)法形成溝槽分離膜500。在用溝槽分離膜500分離的活性 區(qū)上，形成由柵絕緣膜和柵電才線配置在該柵電極的兩側(cè)壁上的側(cè)壁 構(gòu)成的柵結(jié)構(gòu)400。
接觸塞104由TiN/T^20/20nm厚的接觸阻擋層金屬層疊膜和埋入 在該接觸阻擋層金屬層疊膜上方的W塞構(gòu)成，纟支形成為可貫通接觸層 間膜103。
在接觸層間膜上方，形成由例如SiOC膜(k 2.8)構(gòu)成的100nm厚 的第一層間膜113。
第 一銅殘留119是在成膜第 一布線層118時(shí)，在晶圓邊緣上部上， 銅殘存成側(cè)壁狀后的產(chǎn)物，例如，用由多層抗蝕劑的光刻時(shí)周邊曝光 在晶圓外周3.0mm的位置上被圖案化，在晶圓外周上形成環(huán)狀。
在第一層間膜113上方，形成例如由p-SiC膜(k 4.8)構(gòu)成的50nm 厚的第二村膜122。
在第二襯膜122上方，形成由例如SiOC(k 2.8)構(gòu)成的300nm厚的 第二層間膜123。
第二布線層128通過(guò)在由例如Ta構(gòu)成的15nm厚的阻擋層金屬上，
成膜銅(Cu)布線，形成為可貫通第二層間膜123及第二襯膜122。
第二銅殘留129是在形成第二布線層128時(shí)，在晶圓邊緣部上， 銅殘存成側(cè)壁狀后產(chǎn)物，例如，用采用多層抗蝕劑的第一通路127的 光刻時(shí)經(jīng)周邊曝光被圖案化在晶圓外周3 .Omm的位置上，在晶圓外周 上形成為環(huán)狀。
以下，與上述的第二村膜122、笫二層間膜123、第二布線層128、 以及第二銅銅殘留129 —樣，依次形成第三襯膜132、第三層間膜133、 第三布線層138、及笫三銅殘留139、第四襯膜142、第四層間膜143、 第四布線層148、及第四銅殘留149、第五村膜152、第五層間膜153、 第五布線層158、及第五銅殘留159。再有，從第一層間膜113至第 五層間膜153是精細(xì)層，包含具有3.0以下的介電常數(shù)的膜，即低k 膜，由于容易發(fā)生膜剝落，在通路工序(形成第一通路127、第二通路 137、第三通路147及第四通路157的工序)的光刻時(shí)，用周邊曝光等 進(jìn)行晶圓邊緣部的除去。
再有，在精細(xì)層之上，作為膜厚比精細(xì)層大的半球狀層(semi-global layer)，形成有第六村膜162、第六層間膜163和第六布線層168, 以及第七村膜172、第七層間膜173和第七布線層178。再有，第六 層間膜163及第七層間膜173由FSG(k 3.7)等的硅氧化膜構(gòu)成，不含 有低k(k《3.0)膜，由于難以發(fā)生膜剝落，不通過(guò)周邊曝光等進(jìn)行晶圓 邊緣部的除去。
再有，在第七層間膜173之上，形成由例如p-SiN及p-Si02的層 疊膜構(gòu)成的第 一鈍化膜182 ，以及由例如p-SiN構(gòu)成的第二鈍化膜192 。 再有，第一鈍化膜182和第二鈍化膜192不含低k(k《3.0)膜，由于難 以發(fā)生膜剝落，不通過(guò)周邊曝光等進(jìn)行晶圓邊緣部的除去。
以下，將"^且對(duì)應(yīng)的層間膜和^H"膜統(tǒng)稱為層(例如，將第二層間膜
123和第二襯膜122統(tǒng)稱為第二層)。
圖3用于比較，表示在圖1中，不進(jìn)行從第一層間膜113至第五 層間膜153的晶圓邊緣部的除去時(shí)的結(jié)構(gòu)的剖面圖。在這樣的情況下， 如上面所述，在從第一層間膜113至第五層間膜153層疊后的一串加 工時(shí)(例如，層間膜CMP或Cu/Ta-CMP),從晶圓邊緣部剝落，或從 在晶圓邊緣部沒(méi)有被鍍覆成膜的圖案部位，發(fā)生例如起因于研磨時(shí)的 料漿殘留等工序的異物，存在招致成品率降低等的問(wèn)題。
圖4用于比較，表示在圖3中，進(jìn)行從接觸層間膜103至第五層 間膜153的晶圓邊緣部的除去時(shí)(即，在圖l中，進(jìn)行接觸層間膜103 的晶圓邊緣部的除去時(shí))的結(jié)構(gòu)的剖面圖。在這樣的情況下，如上面所 述，由于在硅襯底101上淀積用直接銅工藝的阻擋層金屬例如Ta，存 在著發(fā)生膜剝落的問(wèn)題。
亦即，有關(guān)本實(shí)施例的圖1的結(jié)構(gòu)是具有如下特征的結(jié)構(gòu)，即， 在晶圓邊緣部，通過(guò)進(jìn)行從第一層間膜113至第五層間膜153的除去， 而不進(jìn)行接觸層間膜103的除去，解決圖3~4中產(chǎn)生的問(wèn)題。
圖5 9是表示半導(dǎo)體裝置的制造方法的各工序的剖面圖。再有， 圖5~6表示基于SD(Single Damascene:單金屬鑲嵌)流程的工序，圖 7 9表示基于DD(Dual Damascene:雙金屬鑲嵌)流程的工序。
首先，如圖5所示，在已準(zhǔn)備的半導(dǎo)體村底的硅襯底101上，用 STI法形成溝槽分離膜500。接著，在用溝槽分離膜500所分離的活 性區(qū)上，形成由柵絕緣膜和柵電極以及被配置在該柵電極的兩側(cè)壁上
的側(cè)壁構(gòu)成的柵結(jié)構(gòu)400。然后，堆積500nmUSG等的硅氧化膜，使 其^^^^H"底101后，通過(guò)CMP(Chemical Mechanical Polishing:化 學(xué)機(jī)械拋光)研磨掉100nm，形成400nm厚的接觸層間膜103。接著， 通過(guò)使用例如O.lOpm直徑的抗蝕劑^"才莫的干蝕刻法開(kāi)口4妻觸孔，使 其貫通接觸層間膜103，依次用CVD(Chemical vapor deposition:化學(xué) 氣相淀積)法堆積TiN/Ti=20/20nm厚的接觸阻擋層金屬層疊膜及 200nm厚的W塞后，通過(guò)進(jìn)行CMP研磨，形成接觸塞104。
再有，這時(shí)，在接觸層間膜103上，不采用周邊曝光等進(jìn)行晶圓 邊緣部的除去。
接著，將例如SiOC膜(k 2.8)作為材料，以150nm厚形成第一層 間膜113。然后，在采用抗蝕劑210的光刻進(jìn)行圖案化，同時(shí)通過(guò)進(jìn) 行例如3.0mm周邊曝光，形成第一布線層118用的布線圖案。
然后，如圖6所示，由例如15nm厚的Ta形成阻擋層金屬，用例 如濺射法堆積50nm銅籽晶后，通過(guò)用鍍覆法堆積500nm銅，形成銅 (Cu)布線，再通過(guò)用CMP法研磨銅及阻擋層金屬，形成第一布線層 118。這時(shí)，由于在晶圓邊緣部上銅同時(shí)地殘存為側(cè)壁狀，笫一銅殘 留119在例如晶圓外周3.0mm的位置上，在晶圓外周上形成為環(huán)狀。 而且，用CMP法將第一層間膜113從150nm厚研磨至100nm厚。
下面，如圖7所示，在第一層間膜113上，用CVD法形成由例如 p-SiC膜(k 4.8)構(gòu)成的50nm厚的第二襯膜122。接著，在第二襯膜122 上，用CVD法形成由例如SiOC膜(k 2.8)構(gòu)成的300nm厚的第三層 間膜123。
接著，用抗蝕劑掩模進(jìn)行圖案化后，通過(guò)進(jìn)行干蝕刻，開(kāi)口通路。
在該圖案化時(shí)，用第一通路127光刻時(shí)的周邊曝光，預(yù)先在晶圓邊緣 部除去抗蝕劑摘^莫。
在已開(kāi)口的通路中填塞埋入材料。然后，將第二層間膜123進(jìn)行 千蝕刻和拋光后，通過(guò)干蝕刻第二村膜122，形成第二布線層128用 的布線圖案。該襯層蝕刻時(shí)，晶圓邊緣部的第二襯膜122也同時(shí)被除 去。
下面，例如用濺射法由15nm厚的Ta形成阻擋層金屬，例如用濺 射法將銅籽晶堆積50nm后，通過(guò)用鍍覆法堆積500nm銅，形成銅CCu) 布線，再通過(guò)用CMP法研磨銅及阻擋層金屬，形成第二布線層128。 這時(shí)，由于在晶圓邊緣部上銅同時(shí)地殘存為側(cè)壁狀，第二銅殘留129 在例如晶圓外周3.0mm的位置上，在晶圓外周上形成環(huán)狀。
以下，重復(fù)與從上述第一層間膜113的形成工序至第二布線層128 的形成工序相同的工序。
其結(jié)果，如圖8所示，與第二襯膜122、第二層間膜123、第二布 線層128和第二銅殘留129 —樣，依次形成第三襯膜132、第三層 間膜133、第三布線層138及第三銅殘留139;第四襯膜142、第四層 間膜143、第四布線層148及第四銅殘留149;第五襯膜152、第五層 間膜153、第五布線層158及第五銅殘留159。于是，在通路工序(形 成第一通路127、第二通路137、第三通路147及第四通路157的工 序)的光刻時(shí)，形成用周邊曝光等除去了晶圓邊緣部的精細(xì)層。
另外，不在晶圓邊緣部進(jìn)行4妾觸層間膜103的除去，因此，可通 過(guò)在硅襯底101上直接淀積阻擋層金屬來(lái)防止膜剝落發(fā)生。
亦即，依據(jù)本實(shí)施例的半導(dǎo)體晶圓及半導(dǎo)體裝置的制造方法，可 以防止晶圓邊緣部的膜剝落或圖案斷續(xù)。
再有，以上就用SiOC膜(k 2.8)形成第一層間膜113或第二層間膜 123等的情況作了說(shuō)明，但不受此限，也可采用ULK膜(k 2.5)或ELK 膜(k 2.2)或旋轉(zhuǎn)涂敷的多孔質(zhì)MSQ膜(k 2.2)或它們的層疊膜來(lái)形成。
另夕卜，以上就用p-SiC膜(k 4.8)形成第二襯膜122或第三村膜132 等的情況作了說(shuō)明，但不受此限，也可采用p-SiCO膜和p-SiCN膜或 者p-SiN膜和它們的層疊膜來(lái)形成。或者是在布線下不配置襯膜的結(jié) 構(gòu)。
另夕卜，以上僅就由Ta形成阻擋層金屬的情況(Ta單層膜)作了說(shuō)明， ^f旦不受此限，也可以由Ta或TiN形成，或者由Ta、 Ti、 Ru或Mn的 氧化物和氮化物以及它們的層疊膜形成。
另夕卜，以上就用單層的抗蝕劑210進(jìn)行周邊曝光的情況作了說(shuō)明， 但不受此限，周邊曝光也可為釆用碳硬掩模的多層抗蝕劑流程，可以 在中間層進(jìn)行，或者也可用中間層及上層抗蝕劑進(jìn)行。從而，可以提 高分辨率。
另外，以上就用周邊曝光除去的晶圓邊緣部寬度即晶圓邊緣清除 寬度為3.0mm的情況作了說(shuō)明，^f旦不受此限，晶圓邊緣清除寬度也可 以是0.1 5.0mm。
另外，以上就用周邊曝光進(jìn)4亍晶圓邊緣部的除去的情況作了說(shuō)明， 但不受此限，或者也可通過(guò)側(cè)清除進(jìn)行，也可通過(guò)采用蝕刻液的背面 清除進(jìn)行，也可通過(guò)斜磨進(jìn)行，也可通過(guò)采用斜角蝕刻器的干蝕刻或 干灰化進(jìn)行。
另外，以上就在包含低k(k《3.0)膜的精細(xì)層中除去晶圓邊緣部， 在不含低k(k《3.0)膜的半球狀層中不除去的結(jié)構(gòu)作了說(shuō)明。但不受此 限，或者，也可在半球狀層包含^f氐k(k《3.0)膜的情況下除去晶圓邊緣 部。
圖IO是表示圖1中在半球狀層即第六襯膜162、第六層間膜163、 第七襯膜172及第七層間膜173含低k(k《3.0)膜的情況下除去了晶圓 邊緣部的圖。
圖ll是表示圖IO的半導(dǎo)體裝置的制造方法的一個(gè)工序的剖面圖。 即，實(shí)施圖5 8的工序后，如圖ll所示，在通路工序(形成第五通路 167和第六通路177的工序)的光刻時(shí)，用周邊曝光等在半J求狀層中除 去晶圓邊緣部來(lái)形成銅(Cu)布線。因而，第六銅殘留169及第七銅殘
留179在例如晶圓外周3.0mm的位置上，在晶圓外周上形成環(huán)狀，使 其覆蓋第五銅殘留159。
另外，以上就在雙金屬鑲嵌流程中除去晶圓邊緣部的情孔作了說(shuō) 明，但不受限于雙金屬鑲嵌流程，或者，也可以在SK(Single Damascene:單金屬鑲嵌)流程中除去晶圓邊緣部。
亦即，在雙金屬鑲嵌流程中，如上參照?qǐng)D7所述，在一個(gè)襯膜上 形成一個(gè)層間膜，依次將通路圖案及布線圖案開(kāi)口，將通路和布線一 并形成，在將通路圖案開(kāi)口時(shí)，在晶圓邊緣部除去不-故抗蝕劑掩才莫覆 蓋的層間膜，而在將布線圖案開(kāi)口時(shí)，不除去在晶圓邊緣部被抗蝕劑 掩才莫覆蓋的襯膜，在其后的襯膜蝕刻時(shí)，也同時(shí)在晶圓邊緣部除去村 膜。
再有，為了方便圖示，在有關(guān)單金屬鑲嵌流程的圖12等中，省略 多層布線結(jié)構(gòu)的部分的層間膜的標(biāo)記，而這些是用單金屬鑲嵌流程取 代與雙金屬鑲嵌流程有關(guān)的圖1等中的雙金屬鑲嵌流程來(lái)形成從第二 襯膜122至第七層間膜173的標(biāo)記。
<實(shí)施例2>
在實(shí)施例1中，如圖IO所示，就在精細(xì)層及半球狀層內(nèi)的各層中 一律進(jìn)行3.0mm周邊曝光，除去晶圓邊緣部的情孔作了說(shuō)明。但并不 受此限定，或者也可以在精細(xì)層和半5求狀層內(nèi)的各層中采用不同的晶 圓邊緣清除寬度。
圖19是表示實(shí)施例2的半導(dǎo)體晶圓的結(jié)構(gòu)的剖面圖。圖19表示 在圖10中使用如圖12所示的單金屬鑲嵌流程代替雙金屬鑲嵌流程， 同時(shí)在精細(xì)層及半球狀層內(nèi)的各層中，晶圓邊緣清除寬度隨著逐層向 上而變大的情況。具體地說(shuō)，在第一層中，將晶圓邊緣清除寬度取為 1.5mm，在第二層中將晶圓清除寬度取為1.6mm，隨著逐層向上晶圓 邊緣清除寬度以O(shè).lmm刻度增大。
另外，圖20~25是表示圖19的半導(dǎo)體裝置的制造方法的各工序的 剖面圖。即，圖20-25分別對(duì)應(yīng)于圖13~圖18，由于是大舉相同的工 序，其詳細(xì)說(shuō)明從略。
這樣，依據(jù)本實(shí)施例的半導(dǎo)體晶圓及半導(dǎo)體裝置的制造方法，與 實(shí)施例1比較，由于可以降低在晶圓邊緣部上殘存成側(cè)壁狀的銅殘留， 可以抑制圖案斷續(xù)。因而，與實(shí)施例l比較，更可以防止晶圓邊緣部 的膜剝落或圖案斷續(xù)。
<實(shí)施例3〉
在實(shí)施例2中，就在精細(xì)層及半球狀層內(nèi)的各層中晶圓邊緣清除 寬度隨著逐層向上形成而增大的情況作了說(shuō)明。但并不受此限定，晶 圓邊緣清除寬度也可在精細(xì)層及半多表狀層內(nèi)的各層中隨著逐層向上 形成而變小。
圖26是表示實(shí)施例3的半導(dǎo)體晶圓的結(jié)構(gòu)的剖面圖。圖26表示 就圖19而言晶圓邊緣清除寬度隨著逐層向上形成而變小的情況。具 體地說(shuō)，在第一層中，將晶圓邊緣清除寬度取為2.5mm，在第二層中， 將晶圓邊緣清除寬度取為2.4mm，隨著逐層向上形成晶圓邊緣清除寬 度以每層O.lmm變小。
另外，圖27 32是表示圖19的半導(dǎo)體裝置的制造方法的各工序的 剖面圖。即，圖27 32分別對(duì)應(yīng)于圖20~25，由于是大致相同的工序， 其詳細(xì)說(shuō)明從略。
這樣，本實(shí)施例的半導(dǎo)體晶圓及半導(dǎo)體裝置的制造方法與實(shí)施例2 一樣，與實(shí)施例l相比，可以降低在晶圓邊緣部上側(cè)壁狀地形成銅殘 留。
另外，與實(shí)施例2相比，可以縮短在多層布線結(jié)構(gòu)形成工序中暴 露殘存的銅殘留的期間。因而，與實(shí)施例2相比，更可以防止晶圓邊 緣部的膜剝落或圖案斷續(xù)。
<實(shí)施例4>
在實(shí)施例2 3中，就在精細(xì)層及半球狀層內(nèi)的各層上，使晶圓邊 緣清除寬度不同的情況作了說(shuō)明。但在每一層上使晶圓邊緣清除寬度
不同時(shí)，由于制法的種類增加，管理成本增大。
圖33;U^示實(shí)施例4的半導(dǎo)體晶圓的結(jié)構(gòu)的剖面圖。圖33表示 在圖19、 26中，不^f吏^-層上晶圓邊緣清除寬度不同，而使具有3.0 以下的介電常數(shù)的第二層間膜上使通路配置的第一層(Vx層，即低k 通路層間膜)和在具有3.0以下的介電常數(shù)的第三層間膜上使布線配置 的第二層(Mx層，即低k布線層間膜)的晶圓邊緣清除寬度不同的情況。 具體地說(shuō)，在交替層疊Mx層和Vx層后的多層布線結(jié)構(gòu)中，在Mx 層上，將晶圓邊緣清除寬度取為3.0mm，在Vx層上，將晶圓清除寬 度取為2.5mm。再有，為了便于圖示，在圖33中僅對(duì)配置第七布線 層178的第七層示出配置布線的My層和配置通路的Vy層。
另外，圖34~39是表示圖33的半導(dǎo)體裝置的制造方法的各工序的 剖面圖。亦即，圖34 39分別對(duì)應(yīng)于圖20 25或圖27~32，由于是大 致相同的工序，其詳細(xì)說(shuō)明從略。
如此，與實(shí)施例2 3相比，本實(shí)施例的半導(dǎo)體晶圓及半導(dǎo)體裝置 的制造方法可以減少制法的種類，因此可以降低管理成本。 [0078〗 <實(shí)施例5>
在實(shí)施例4中，就在精細(xì)層及半球狀層上，在M層中將晶圓邊緣 清除寬度取為3.0mm，在V層中將晶圓邊緣清除寬度取為2.5mm的 情況作了說(shuō)明。但是，例如，在M層包含低k(k《3.0)膜，V層不包 ^^(氐k(k《3.0)膜等的情況下，也可在M層中，將晶圓邊緣清除寬度 取為3.0mm，在V層中不進(jìn)行晶圓邊緣清除。
圖40是表示實(shí)施例5的半導(dǎo)體晶圓的結(jié)構(gòu)的剖面圖。圖40表示 在圖33中在V層不除去晶圓邊緣部的情況。
另夕卜，圖41~46是表示圖40的半導(dǎo)體裝置的制造方法的各工序的 剖面圖。即，圖41-46分別對(duì)應(yīng)于圖34~39,由于是大致相同的工序， 其詳細(xì)說(shuō)明從略。
在實(shí)施例1的單金屬鑲嵌流程中，如圖15所示，在將通路圖案開(kāi) 口時(shí)，在晶圓邊緣部上，除去未坤皮抗蝕劑掩才莫覆蓋的通路用襯膜及通 路用層間膜，如圖16所示，在將布線圖案開(kāi)口時(shí)，在晶圓邊緣部除 去未^皮抗蝕劑掩模覆蓋的布線用襯膜及布線用層間膜。
另一方面，在本實(shí)施例的單金屬鑲嵌流程中，如圖43所示，在將 通路圖案開(kāi)口時(shí)，在晶圓邊緣部上，不除去被抗蝕劑掩模覆蓋的通路 用村膜及通路用層間膜，如圖44所示，在將布線圖案開(kāi)口時(shí)，在晶 圓邊緣部上，除去未被抗蝕劑掩模覆蓋的布線用襯膜及布線用層間 膜。即，通過(guò)布線層的光刻時(shí)的周邊曝光，在晶圓邊緣部上預(yù)先除去 抗蝕劑掩才莫。除此之外，與實(shí)施例1的單金屬鑲嵌流程相同。
如此，與實(shí)施例4一樣，本實(shí)施例的半導(dǎo)體晶圓及半導(dǎo)體裝置的 制造方法，與實(shí)施例2 3相比，可以減少制法的種類，因此可以降低 管理成本。
再有，在本實(shí)施例中，通過(guò)在V層上不除去晶圓邊緣部，而在M 層上除去晶圓邊緣部，減少了層間膜的體積，因此，與圖3比較，可 以降低在晶圓邊緣部膜剝落發(fā)生的可能性。而且，通過(guò)除去M層，可 以防止由于散焦發(fā)生不希望的圖案，引起圖案走樣。另外，由于沒(méi)有 除去V層的晶圓邊緣部，在該V層的晶圓邊緣部上形成通路。由于該 通路處于晶圓邊緣部，被曝光時(shí)其高度與晶圓邊緣部以外的通路不 同，容易成為散焦?fàn)顟B(tài)。但是，即使孔狀的通路圖案被散焦，也只是
孔徑變小或圖案自身消失，并不會(huì)造成與圖案走樣相聯(lián)系的所不希望 的通路圖案，因此該通路不會(huì)與圖案斷續(xù)相聯(lián)系。
<實(shí)施例6>
在實(shí)施例5中，就在單金屬鑲嵌流程中，在V層上不除去晶圓邊 緣部(晶圓邊緣清除寬度0mm)，僅在M層中除去晶圓邊緣部(晶圓邊 緣清除寬度3.0mm)的情況作了說(shuō)明。但不限于單金屬鑲嵌流程，在雙 金屬鑲嵌流程中，也可以在V層上不除去晶圓邊緣部，僅在M層上 除去晶圓邊緣部。再有，在這樣的情況下，與實(shí)施例5不同，在M層 和V層二者均包含低k(k < 3.0)膜。
圖47是表示實(shí)施例6的半導(dǎo)體晶圓的結(jié)構(gòu)的剖面圖。圖47是表 示在圖40中用雙金屬鑲嵌流程取代單金屬鑲嵌流程的情況(然而，僅 多層布線結(jié)構(gòu)的最下層即第一層間膜113 —處用單金屬鑲嵌流程來(lái)形 成)。
另夕卜，圖48 52是表示圖47的半導(dǎo)體裝置的制造方法的各工序的 剖面圖。即，圖48對(duì)應(yīng)于圖41，圖49對(duì)應(yīng)于圖42,圖50對(duì)應(yīng)于圖 43~44,圖51對(duì)應(yīng)于圖45，圖52對(duì)應(yīng)于圖46，由于是大致相同的工 序，其詳細(xì)說(shuō)明從略。
在實(shí)施例1的雙金屬鑲嵌流禾呈中，如圖7所示，在一個(gè)襯膜上形 成一個(gè)層間膜，依次進(jìn)行通路圖案和布線圖案的開(kāi)口，將通路和布線 一并形成，而在將通路圖案開(kāi)口時(shí)，在晶圓邊緣部上除去未被抗蝕劑 掩模覆蓋的層間膜，在將布線圖案開(kāi)口時(shí)，在晶圓邊緣部上不除去被 抗蝕劑掩沖莫覆蓋的襯膜，在其后的村膜蝕刻時(shí)將晶圓邊緣部上的襯膜 同時(shí)除去。
另一方面，在本實(shí)施例的雙金屬鑲嵌流程中，如圖50所示，在一 個(gè)村膜上形成一個(gè)層間膜，依次進(jìn)行通路圖案和布線圖案的開(kāi)口，將 通路和布線一并形成，而在將通路圖案開(kāi)口時(shí)，在晶圓邊緣部上不除
去祐:抗蝕劑掩才莫覆蓋的襯膜及層間膜，在將布線圖案開(kāi)口時(shí)，在晶圓 邊緣部上部分地除去未^:抗蝕劑摘4莫覆蓋的層間膜的上部。即，用布 線層的光刻時(shí)的周邊曝光，在晶圓邊緣部上預(yù)先除去抗蝕劑掩模，由 于用該抗蝕劑掩模蝕刻到布線層的深度，在晶圓邊緣部上也除去到布 線深度(層間膜的上部^皮部分地除去)。除此以外，與實(shí)施例l的雙金 屬鑲嵌流程相同。
這樣，依據(jù)本實(shí)施例的半導(dǎo)體晶圓及半導(dǎo)體裝置的制造方法，在 雙金屬鑲嵌流程中，在V層上不除去晶圓邊緣部而使其殘存。因而，
與單金屬鑲嵌流程比豐交，即使在實(shí)施例1中說(shuō)明過(guò)的那樣的埋入材料 不足，用蝕刻量往往容易過(guò)多的雙金屬鑲嵌流程形成多層布線結(jié)構(gòu)的
情況下，可以防止因蝕刻工序而將接觸層間膜103除去。在將埋入材 料埋入被開(kāi)口的通路時(shí)，晶圓邊緣部也神皮堆積，但在晶圓邊緣部上難
以均勻地形成埋入材料。因此，用在晶圓邊緣部形成布線用溝槽時(shí)的 蝕刻工序蝕刻全部埋^V材料，其下的層碎支蝕刻的部分也容易露出。如
果V層殘存，則在埋入材料變得-殳有之后，被蝕刻的部分就成為V層。
因而，通過(guò)雙金屬鑲嵌流程，可以防止在晶圓邊緣部產(chǎn)生膜剝落或圖 案斷續(xù)。
<實(shí)施例7>
在實(shí)施例6中，就在V層上不除去晶圓邊緣部，而僅在M層中以 晶圓邊緣清除寬度3.0mm除去晶圓邊緣部的情況作了說(shuō)明。但是，在 M層中除去晶圓邊緣部時(shí)的晶圓邊緣清除寬度，在精細(xì)層及半球狀層 內(nèi)的各層中可以部分地不同。
圖53是表示實(shí)施例7的半導(dǎo)體晶圓的結(jié)構(gòu)的剖面圖。圖53表示 使圖47中M層中除去晶圓邊緣部時(shí)的晶圓邊緣清除寬度在精細(xì)層和 半球狀層之間不同的情況。具體i也說(shuō)，在精細(xì)層上，將M層的晶圓邊 緣清除寬度取為2.5mm，而在半J求狀層中，將M層的晶圓邊緣清除寬 度取為3.0mm。
另外，圖54上是表示圖53的半導(dǎo)體裝置的制造方法一工序的剖 面圖。即，在實(shí)施圖48-51的工序(在精細(xì)層中以晶圓邊緣清除寬度 2.5mm除去晶圓邊緣部)后，如圖54所示，在半多求狀層中以晶圓邊緣 清除寬度3.0mm除去晶圓邊緣部。除此之外，與實(shí)施例6相同。
如此，依據(jù)本實(shí)施例的半導(dǎo)體晶圓及半導(dǎo)體裝置的制造方法，與 實(shí)施例6比較，由于減小精細(xì)層中的M層的晶圓邊緣清除寬度，可以 將硅村底1有效利用至更外側(cè)，可以增加可搭載芯片數(shù)量。
權(quán)利要求
1.一種半導(dǎo)體晶圓，其中，設(shè)有半導(dǎo)體襯底；在所述半導(dǎo)體襯底上形成的多個(gè)柵結(jié)構(gòu)；覆蓋所述半導(dǎo)體襯底和所述柵結(jié)構(gòu)而配置的第一層間膜；以及在所述第一層間膜上配置的由多個(gè)第一層和多個(gè)第二層交替層疊而成的多層布線結(jié)構(gòu)，所述多個(gè)第一層各自包含具有3.0以下的介電常數(shù)的第二層間膜和通路，所述多個(gè)第二層各自包含具有3.0以下的介電常數(shù)的第三層間膜和布線，所述多個(gè)第二層包含在所述半導(dǎo)體襯底的晶圓邊緣部中被除去預(yù)定寬度的所述第三層間膜，所述第一層間膜和所述第二層間膜在所述半導(dǎo)體襯底的晶圓邊緣部沒(méi)有被除去。
2. 如權(quán)利要求1所述的半導(dǎo)體晶圓，其中， 所述多層布線結(jié)構(gòu)具有雙金屬鑲嵌結(jié)構(gòu)。
3. 如權(quán)利要求1或2所述的半導(dǎo)體晶圓，其中，所述多個(gè)第二層包含^皮除去與所述預(yù)定寬度不同的寬度的所述第 三層間膜。
4. 如權(quán)利要求3所述的半導(dǎo)體晶圓，其中， 被除去所述預(yù)定寬度的所述笫三層間膜或被除去與所述預(yù)定寬度不同的寬度的所述第三層間膜由多個(gè)膜構(gòu)成。
5. 如權(quán)利要求1或2所述的半導(dǎo)體晶圓，其中， 還設(shè)有將配置在所述半導(dǎo)體^J"底上的所述多個(gè)柵結(jié)構(gòu)分離的分離 膜，在所述半導(dǎo)體村底上所述第三層間膜被除去的區(qū)域未配置所述 柵結(jié)構(gòu)。
6. —種半導(dǎo)體裝置的制造方法，其中，設(shè)有準(zhǔn)備半導(dǎo)體襯底的工序；在所述半導(dǎo)體襯底上形成多個(gè)柵結(jié)構(gòu)的柵結(jié)構(gòu)形成工序； 覆蓋所述半導(dǎo)體村底和所述4冊(cè)結(jié)構(gòu)而形成第 一層間膜的第 一層間 膜形成工序；以及通過(guò)交替進(jìn)行第一層形成工序和第二層形成工序而在所述第一層 間膜上形成多層布線結(jié)構(gòu)的多層布線結(jié)構(gòu)形成工序，所述第 一層形成 工序形成包含具有3.0以下的介電常數(shù)的第二層間膜和通路的第一 層，所述第二層形成工序形成包含具有3.0以下的介電常數(shù)的第三層 間膜和布線的第二層，所述多層布線結(jié)構(gòu)形成工序包括在所述半導(dǎo)體襯底的晶圓邊緣部 以預(yù)定寬度除去所述第三層間膜的所述第二層形成工序，所述第一層間膜形成工序不包括在所述半導(dǎo)體襯底的晶圓邊緣部 除去所述第 一層間膜的工序，所述多層布線結(jié)構(gòu)形成工序不包括在所述半導(dǎo)體襯底的晶圓邊緣 部除去所述第二層間膜的所述第 一層形成工序。
7. 如權(quán)利要求6所述的半導(dǎo)體裝置的制造方法，其中， 在所述多層布線結(jié)構(gòu)形成工序中，所述多層布線結(jié)構(gòu)用雙金屬鑲嵌法形成。
8. 如權(quán)利要求6或7所述的半導(dǎo)體裝置的制造方法，其中， 所述多層布線結(jié)構(gòu)形成工序包括以與所述預(yù)定寬度不同的寬度除去所述第三層間膜的所述第二層形成工序。
9. 如權(quán)利要求8所述的半導(dǎo)體裝置的制造方法，其中， 所述預(yù)定寬度^f皮除去的所述第三層間膜或與所述預(yù)定寬度不同的寬度被除去的所述第三層間膜由多個(gè)膜構(gòu)成。
10. 如權(quán)利要求6或權(quán)利要求7所述的半導(dǎo)體裝置的制造方法， 其中，還設(shè)有在所述半導(dǎo)體襯底上形成分離所述多個(gè)^t結(jié)構(gòu)的分離膜的 工序，在所述柵結(jié)構(gòu)形成工序中，所述柵結(jié)構(gòu)不在所述半導(dǎo)體襯底上除 去了所述第三層間膜的區(qū)域形成。
全文摘要
提供可防止晶圓邊緣部的膜剝落或圖案斷續(xù)的半導(dǎo)體晶圓及半導(dǎo)體裝置的制造方法。在硅襯底(101)上，在用溝槽分離膜(500)分離的活性區(qū)上形成柵結(jié)構(gòu)(400)，進(jìn)而將接觸層間膜(103)、低k通路層間膜即V層和低k布線層間膜即M層交替成膜而形成多層布線結(jié)構(gòu)。在從第一層間膜(113)至第五層間膜(153)的精細(xì)層中除去M層的晶圓邊緣部，但不除去V層的晶圓邊緣部。另外，接觸層間膜(103)的晶圓邊緣部沒(méi)有被除去。
文檔編號(hào)H01L21/768GK101359646SQ20081012961
公開(kāi)日2009年2月4日 申請(qǐng)日期2008年7月31日 優(yōu)先權(quán)日2007年7月31日
發(fā)明者富田和朗 申請(qǐng)人:株式會(huì)社瑞薩科技